TW201220146A - Contact pad array - Google Patents

Contact pad array Download PDF

Info

Publication number
TW201220146A
TW201220146A TW099137512A TW99137512A TW201220146A TW 201220146 A TW201220146 A TW 201220146A TW 099137512 A TW099137512 A TW 099137512A TW 99137512 A TW99137512 A TW 99137512A TW 201220146 A TW201220146 A TW 201220146A
Authority
TW
Taiwan
Prior art keywords
contact
contact pad
array
contact pads
length
Prior art date
Application number
TW099137512A
Other languages
English (en)
Other versions
TWI407348B (zh
Inventor
Chung-Lung Li
Yun-Chung Lin
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW099137512A priority Critical patent/TWI407348B/zh
Priority to US13/071,490 priority patent/US8258634B2/en
Publication of TW201220146A publication Critical patent/TW201220146A/zh
Application granted granted Critical
Publication of TWI407348B publication Critical patent/TWI407348B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0613Square or rectangular array
    • H01L2224/06131Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0613Square or rectangular array
    • H01L2224/06134Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/06177Combinations of arrays with different layouts

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

201220146 六、發明說明: 【發明所屬之技術領域】 本發明係關於-種接觸塾陣列’特別是一種高空間利用率的接 觸整陣列’此接觸塾陣列中位於同一行的接觸墊於一方向上之投影 彼此重疊。 【先前技術】 隨者多媒體應用的普及,小尺寸的顯示螢幕已經無法滿足消費籲 大眾的需求’各廠商都致力於開發更大更薄的顯示面板。隨著顯示 螢幕尺寸的提升’ ®^板上的晝素數量也必須隨之增加’以維持面板 的解析度,並提供更精細的畫面。因此,在設計大尺寸顯示面板的 時候’必須-併增加掃描線(scanline)與資料線㈣心)的輸入端數 目° 舉例來谠在 QVGA(quarter Video Graphics Array)模式(320x240) 中 > 料線需要96(H固輸出端(32〇X3(RGB)),掃描線則需要個 輸出端’因此總共需要至少丨綱個輸出端。在VGA模式(_χ刪 中,則總共需要至少2400個輸出端(64〇χ3+48〇)。而在更高精細的 UXGA模式(1600x1200),則需要至少6〇〇〇個輸出端 (I_x3+12GG)。因此’為了使大尺寸面板能具有高解晰度,顯示面 板的輸出端的數目也必須隨之提升,以提供每條資料線或掃描線不 同的訊號。一般而言,這些輪出端的訊號,會由控制晶片(chip)來提 201220146 供。請參考第1圖,所繪示為習知顯示面板與控制晶片的結構示意 圖。如第1圖所示,顯示面板100上具有接觸塾陣列1〇2。接觸^ 陣列102具有複數個接觸塾1〇4,每健觸塾1〇4 t對應連接—條 導線106。控制晶片1〇8的表面也具有接觸墊陣列11〇,其包含複數 個接觸塾112 ’控制晶片108上接觸墊陣列11〇的排列形狀會對應 於下方顯示©板觸上的接觸墊_搬。故#控制晶片⑽安裝 至顯示面板100後,控制晶片108所產生的訊號可由接觸塾陣列削 _傳送至顯示面板100上的接觸墊陣列搬,再經由各個導線觸分 別傳送至顯示面板100上資料線(圖未示)與掃描線(圖未 刀 動顯示面板100上之顯示元件(圖未示)。 9 然而,如前文所述,高解晰度的大尺寸顯示面板需要更多的接 觸塾數目’習知接觸墊陣列搬,⑽的排財式已不能符合目前需 求。請參考第2圖,所緣示為習知接觸塾陣列的排列示意圖。如第 2圖所示’為了使導線廳能連接各個接觸塾1()4,接觸塾陣列ι〇2 魯中的每個接觸塾辦通常為交錯(staggered)的排列方式,也就是說, 同-組的接觸墊魏,獅在水平方向並不會重疊,故導線能 沿著垂直方向延伸而不會彼此電性連接。但從第2圖可以了解,這 樣的陣列設計對於空間的並不理想,仍然有空間並未被利用。 隨著接觸塾104數目的增加,若以習知的陣列設計,將會大幅辦加 接觸墊陣列皿,110上的面積,而不利於產品設計。 a 【發明内容】 201220146 以解決習知接觸墊陣列中空 本發明於是提供一種接觸墊陣列, 間運用率不佳的問題。 道本U之實施例,本發㈣提供—種接觸_列。接觸塾 陣列係設置於絲上,表面包含姐。絲上定財與邊緣實質上 二丁之f方向以及與邊緣實f上垂直之第二方向。接觸墊陣列包 含複數個第-接觸塾以及複數個第二接觸塾。第—接觸墊沿著第一 方向排列,各第—接包含兩辦行於第—方向 及兩個平行於第二方向之第—長邊。第二接觸墊沿著第排 列且第-接觸墊與第二接觸塾由邊緣沿著第二方向依序排列。每 個第-接於第二方向上對應有—轉二接難,射各第二接 觸墊包含兩個平行於第—方向之第二寬邊,以及兩個平行於第二方 向之第二長邊’且第二長邊之長度實質上小於第—長度之長度,第 -寬邊之寬度實質上大於第—寬叙寬度。每個第—細塾之第一 寬邊於第-方向處之投影完全重胁鮮—接難職之第二接觸 塾之第一寬邊於第一方向處之投影。 糟由本發明所提供的接觸塾陣列,可在相_積内容納更多的 接觸塾_ ’故更能節省成本’更適合大尺寸或祕喊的顯示面 板。 【實施方式】 為使熟習本發明所屬技術領域之—般技藝者能更進—步了解本 201220146 發明,下文特列舉本發明之數個較佳實施例,並配合所附圖式,詳 細說明本發明的構成内容及所欲達成之功效。 月多考第3圖,所緣示為本發明之一實施例中接觸墊陣列的排 一、心圖★第3圖所示,本實施例的接觸墊陣列3〇〇係設置於表 面302上’例如是控制晶片3〇1的表面上。表面迎具有邊緣 3〇4 ’而接觸墊陣列3〇〇則設置在表面逝靠近邊緣撕處。根據邊 鲁’彖删延伸的方向,可在表面3〇2上定義有與邊緣撕大體上平行 之第-方向306以及-與邊緣3〇4大體上垂直之第二方向3〇8,不 過在其他實施例部分,第一方向3〇6可以為直角座標γ軸的方向, 而第一方向308可以為直角座標χ軸的方向。如第3圖所示,本實 知例的接觸墊陣列300包含有複數個第一接觸塾31()與複數個第二 接觸墊312。各第-接觸塾則大體上沿著第一方向3〇6排列,且 每個第-接觸塾310包含兩個大體上平行於第一方向3〇6之第一寬 邊3M’以及兩個大體上平行於第二方向3〇8之第一長邊316。各第 鲁二接觸墊犯大體上亦沿著第一方向鄕排列。各第二接觸塾阳 包含兩個大體上平行於第-方向3〇6之第二寬邊318,以及兩個大 體上平行於第二方向308之第二長邊32〇。第一接觸塾31〇以及第 -接觸墊312由邊緣3〇4沿著第二方向依序排列,且每個第一 接觸塾3K)於第二方向3〇8上對應有—個第二接觸塾犯。 不同於習知技術中接觸墊104採取交錯而互不重疊的排列方式 (❸考第2圖),本發明其中一個特徵在於,第一接齡細之第 201220146 -寬邊3U於第-方向3〇6處之投影完全重疊於與之對應(即同一行) 之第-接觸墊312之第二寬邊318於第—方向3〇6處之投影。換言 之,第二接觸墊312在第一方向3〇6之投影會涵蓋且包含第一接觸 墊310在第-方向306之投影,即第二接觸塾312在第一方向3〇6 之投影值會大於第-接觸墊在第—方向裏之投影值。如此一 來,同一行的第一接觸墊310與第二接觸墊312在第一方向3〇6上 所需的寬度(W1+G1)即可縮短。於本發明較佳實施例中,如第3圖 所示,第一接觸墊310之其中一第一長邊316與第二接觸墊312之 其中-第二長邊320會沿著第二方向3〇8呈對齊方式排列,以獲得 最大的郎·率。而於本發明其他實施例中,第—長邊316與第 一長邊320沿著第二方向308亦可以毋需對齊。 此外,於本實施例中,為了提供相對應導線(圖未示)的連接, 第一寬邊314之寬度W1會小於第二寬邊318之寬度W2。相對而 吕,第二長邊320之長度L2即可縮短,故第一長邊316之長度 會大於第二長邊320之長度L2,如此-來,又可同時縮小同—行(組) 的第一接觸墊310與第二接觸墊312在第二方向3〇6上所需的長度。 舉例來說,第一長邊316之長度L1為100微米(μπι),第二長 邊之長度L2為60μηι,第一寬邊314之寬度|丨為15μιη,第二寬 邊318之寬度W2為24 μιη,而兩個第一接觸墊310之間的間距 (gap)Gl為15μιη。但本領域之技藝人士應可了解本發明之實施方式 並不限於此,在不影響接觸墊功能的情況下,各個接觸墊之長寬可 201220146 視產品的規格而做調整,其實施方式以第二接觸塾312在第一方向 306之投影涵蓋第一接觸塾31〇在第一方向遍之投影為原則。 本發明的接觸塾陣列300除了第一接觸塾31〇與第二接觸墊 312外’還可以視情況而設置有第三接觸墊322。請參考第4圖與第 5圖,所緣示為本發明之兩實施例中接觸塾_的排列示意圖。如 第4圖與第5圖所示’本實施例的接觸塾陣列300除了前述的第一 接觸塾310與第二接觸塾犯外,還設置有複數個沿著第一方向观 •排列的第三接砸322。第一接觸塾31〇、第二接觸塾312以及第三 接觸塾3D會由邊緣3〇4沿著第二方向3〇8依序排列,且每個第一 接觸墊310於第二方向308上對應有一個第二接觸㈣2以及一個 第三接觸塾322(即三者位於同一行)。每個第三接觸塾您包含兩個 平订於第-方向306之第三寬邊324,以及兩個平行於第二方向3〇8 之第三長邊326。 • 於本發明較佳實施例中,第二長邊320之長度L2以及第三長 邊326之長度L3,兩者皆會小於第一長邊316之長度u。於一實 施例中,如第4圖所示,第三長邊326之長度L3會等於第二長邊 320之長度L2。而於另一實施例中,如第5圖所示,第三長邊326 之長度L3會小於第二長邊320之長度L2。此外,第二寬邊318之 寬度W2以及第三寬邊324之寬度W3,兩者皆會大於第一寬邊314 之寬度W1。於一實施例中,如第4圖所示,第三寬邊324之寬度 .W3會等於第二寬邊灿之寬度-。而於另一實施例中,如第^ 201220146 所示,第三寬邊324之寬度W3會大於第二寬邊318之長度w2。 此外,第-寬邊314於第一方向306處之投影完全重疊於同一 行之第二寬邊312於第-方向3〇6處之投影,第二寬邊训於第一 方向306處之投影完全重疊於同一行之第三寬邊324於第一方向 306處之投影。於本發明較佳實施例中,位於同一行上的第一長邊 316、第二長邊320、第三長邊326,三者會沿著第二方向3〇8呈— 對齊方式排列。 如第4圖所示,於一實施例中,第一長邊316之長度u為1〇〇 μιη,第二長邊320之長度L2為50μηι’第三長邊326之長度口為 50μιη;第一寬邊314之寬度…丨為以口爪,第二寬邊318之寬度 W2為24㈣,第三寬邊324之寬度W3為24卿;而兩個第二^觸 墊312'之間的間距G2為12 μηι。於本發明另一實施例中,如第5 圖所示’第-長邊316之長度L1為1〇〇 μιη,第二長邊32〇之長度 L2為50μιη,第三長邊326之長度13為4〇从111;第一寬邊314^ 寬度W1為12μηι,第二寬邊318之寬度W2為24μm,第三寬邊 324之寬度W3為30μιη;而兩個第二接觸墊312之間的間距〇2為 12 μπι。但本領域之技藝人士應可了解本發明之實施方式並不限於 此,在不影響獅㈣能的情況下,各個接雕長寬可視產品的規 格而做調整。此外,本發明之接觸墊陣歹,u〇〇 ,亦可視產品設計,在 沿著第二方向308上依序設置有第四接觸墊、第五接觸墊…等,實 施方式大致與第三接觸墊相同,在此不加以贅述。 201220146 上述接觸塾陣列300的實施係以設置在控制晶片3〇1上為示 例,但本發明的接觸墊陣歹,j 3〇〇,亦可設置在其他裝置上,例如顯示 面板401上。可以了解的是,為了使控制晶片3〇1上的接觸墊陣列 3〇〇能對應於顯示面板4()1的接觸墊陣列柳,設置在顯示面板· 上的接觸墊陣列400的排列會與控制晶片3〇1上的接觸墊陣列3〇〇 呈現鏡像對稱(可參考第1圖)。請參考第6圖,所繪示為本發明之 -實補巾接觸墊_的排浙意圖,其鑛應於第3圖之接觸塾 陣列所緣示。如第6圖所示,位於顯示面板4〇1上之接觸塾陣列· 係與第3圖中位於控制晶片上之接觸墊陣列300 £現鏡像對稱。本 實施例的接觸塾陣列400同樣具有複數個第一接觸塾彻與第二接 觸塾412’其實施方式如第3圖之描述,在此不加以贅述。而為了 提供,示面板401上適當的資料線訊號或掃描線訊號,接觸塾陣列 還具有複數條第-導線428以及複數條第二導線獨。第一導線 428會連接於各第一接觸墊41〇中靠近邊緣404之第一寬邊414,第 •二導線43〇會連接於各第二接觸墊扣中靠近邊緣侧之第二寬邊 418’第一導線428和第二導線43〇之間並不會電性連接。.一. 請參考第7 ®、第8圖以及第9圖,所_為本發明之三實施 例中接觸墊陣列的排列示意圖,其中第7圖與第8圖係對應口 ^ 所繪製,第9圖係對應第5圖所繪製。如第7圖至第9圖所示,本 實施例之接觸墊陣列4〇〇除了前述第一接觸墊41〇、第二接觸墊 ,412、第一導線似與第二導線430以外,還包含複數個第三接觸墊 11 201220146 條第三導線432。第三接輕422的實施方式如第* 請。於本严432會_-接觸 4乂明之一貫施例中,如第7圖 連接第三接觸塾422中位於左方之第三長邊426,使得第L=會 428、第二導線43〇與第三導線极相較於同一行之第—接觸墊 4H) ^二接觸塾412以及第三接· 422皆位於同—側。而 明另一實施例中,如第8圖所示,第三導線432會連接右方之^ 長邊426,使得第—導線似、第二導線位於同—行, 墊樣、第:接娜412以及第三接·似之—侧^ = 432則位於另—側。而於本發明又一實施例中, 三導線432則是連接第三接觸細中靠近邊緣4G4之第Γ寬邊第 第9圖犧謝,㈣線432亦於_ 配_ 四接4°〇 * 4 ’亦可相對應設置有第四導線 或第五¥線,其實施方式與第三導線類似,在此孙以費述。 制晶二種接觸墊陣列的結構,可設置在控 陸心 姆應之顯示面板上。由於本發明的接觸塾 於第父财式來設置接觸墊,而是使得位於同—行的接觸塾 成太的^上之ί影彼此重疊,故可以節省許多空間,並具有降低 、;效。值得注意狀,本發明的接觸墊陣列可以設置在各種 、置上’其並不限於前述控制晶片與顯示面板,例如可以設置在各 種光電裝置、電子裝置或其他半導體裝置上,形狀及樣態不限,且 12 201220146 接觸塾的形狀並不限於本發明之矩形,吾人可依設計需求做成多邊 形、,圓形或任意形狀。凡可以提供電子或光學訊號之輸出入端的排 列形狀’皆屬於本發明之範圍内。 以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍 所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 籲第1圖綠示了習知顯示面板與控制晶片的結構示意圖。 第2圖繪示了習知接觸墊陣列的排列示意圖。 第3圖綠* 了本發明之—實施射接觸辦觸制示意圖。 第4圖與第5圖繪示了本發明之兩實施例中接觸塾陣列的排列示意 圖。 第6圖繪示了本發明之—實施射接觸列的排列示意圖。 第7圖至第9 ®繪示了本發明之三實施例中接觸墊陣列的排列示意 φ 圖。 【主要元件符號說明】 100 顯示面板 310,410 第一接觸墊 102,110 接觸墊陣列 312,412 第二接觸墊 104, 104a, 104b 接觸墊 314,414 第一寬邊 106 導線 316,416 第一長邊 13 201220146 108 控制晶片 318,418 第二寬邊 112 接觸墊 320, 420 第二長邊 300, 400 接觸墊陣列 322, 422 第三接觸墊 301 控制晶片 324,424 第三寬邊 401 顯示面板 326, 426 第三長邊 302,402 表面 428 第一導線 304, 404 邊緣 430 第二導線 306, 406 第一方向 432 第三導線 308, 408 第二方向 14

Claims (1)

  1. 201220146 七、申明專利範圍: 1. 一種接觸墊陣列,設置於一表面上,其中該表面包含一邊緣,該 表面上疋義有一與該邊緣貫質上平行之第一方向以及一與該邊 緣實質上垂直之第二方向,該接觸墊陣列包含: 複數個第—接觸墊,沿著該第—方向排列,其中各該第—接觸墊 包含兩個平行於該第一方向之第一寬邊,以及兩個平行於該 φ 第二方向之第一長邊;以及 複數個第二接觸塾’沿著該第一方向排列,且該等第-接觸墊與 該等第二接觸墊由該邊緣沿著該第二方向依序排列,且每個 °亥第接觸塾於該第二方向上對應有—個該第二接觸塾,其 中各该第二接觸墊包含兩個平行於該第一方向之第二寬 邊’以及兩個平行於該第二方向之第二長邊,且該第二長邊 之長度實質上小於該第—長度之長度,該第二寬邊之寬度實 鲁 質上大於該第一寬邊之寬度,其中每個該第一接觸墊之該第 寬邊於4第—方向處之投影完全重疊於與該第一接觸塾 μ k第—接觸墊之該第二寬邊於該第一方向處之投影。 申明專他15第1項所述之接觸轉列,其中每個該第-接觸 具请“第長邊與該第—接觸墊對應之該第二接觸墊之該第二 長邊,兩者沿著該第二方向呈一對齊方式排列。 、3.如中請專利範圍第1項所述之接觸墊陣列’還包含: 15 201220146 複數個第三接觸塾,沿著該第-方向排列,且該等第一接觸塾、 該等第二接觸墊以及該等第三接觸墊由該邊緣沿著該第二 方向依序排列,每個·該第二接觸墊於該第二方向上對應有一 健第三接觸墊’其中各該第三接觸塾包含兩個平行於該第 -方向之第三寬邊,以及兩個平行於該第二方向之第三長 邊,且該第三長邊之長度實質上小_第—長邊之紐。、 4. 如申請專利範圍第3項所述之接觸墊陣列,其中該第三長邊之長 度實質上小於等於該第二長邊之長度。 鲁 5. 如=請專利範圍第3項所述之接觸塾_,其中該第三寬邊之寬 度實質大於該第二寬邊之寬度。 6. 如申請專利範圍第3項所述之接觸墊陣列,其中該第三寬邊之寬 度實質等於該第二寬邊之寬度。 申明專利圍第3項所述之接觸塾陣列,其中每個該第一接觸籲 ^該第-長邊、與該第—接觸墊對應之該第二翻墊之該第二 、與該第二接觸墊對應之該第三接觸墊之該第三長邊,三者 沿著該第二方向呈一對齊方式排列。 =專利範圍第7項所述之接觸墊陣列,其中每個該第二接觸 之該第-寬邊於該第一方向處之投影完全重疊於與每個該第 16 201220146 方向處之 對叙__㈣邊於該第_ 9.==第1項所述之接嶋列,其一陣列係 =:=:項所述之接-陣列’其中該接晴列係 11.如申請專利範圍第1G項所述之接觸塾陣列,還包含: 複數條第-導線,連接於各該第一接觸塾中靠近該二緣之該第一 寬邊;以及 ^ 複數=第二導線,連摻於各該第一接觸墊中靠近該邊緣之該第二 寬邊。 12·如申請專利範圍第11項所述之接觸墊陣列,還包含. 複數個第三接觸塾,沿著該第一方向排列,且該等第一接觸塾、 該等第二接觸塾以及該等第三接觸墊由該邊緣沿著該第二 方向依序湖,每個該第二翻胁該第二方向上對應^一 個該第三接觸墊’其中各該第三接觸墊在該第一方向I具有 兩個第二寬邊’在該第二方向上具有兩個第三長邊°,其中該 第三長邊之長度實質上小於該第一長邊之長产。 17 201220146 13. 如申請專利範圍第12項所述之接觸墊陣列,還包含: 複數條第三導線,連接於各該第三接觸墊中靠近該邊緣之該第三 寬邊。 14. 如申請專利範圍第12項所述之接觸墊陣列,其中各該第三導線 連接於各該第三接觸墊之該兩第三長邊之其中一者。 八、圖式:
    18
TW099137512A 2010-11-01 2010-11-01 接觸墊陣列 TWI407348B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099137512A TWI407348B (zh) 2010-11-01 2010-11-01 接觸墊陣列
US13/071,490 US8258634B2 (en) 2010-11-01 2011-03-24 Contact pad array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099137512A TWI407348B (zh) 2010-11-01 2010-11-01 接觸墊陣列

Publications (2)

Publication Number Publication Date
TW201220146A true TW201220146A (en) 2012-05-16
TWI407348B TWI407348B (zh) 2013-09-01

Family

ID=45995789

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099137512A TWI407348B (zh) 2010-11-01 2010-11-01 接觸墊陣列

Country Status (2)

Country Link
US (1) US8258634B2 (zh)
TW (1) TWI407348B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI560599B (en) * 2015-04-12 2016-12-01 Tpk Touch Systems Xiamen Inc Touch panel and bonding pad structure thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153808A (ja) * 2014-02-12 2015-08-24 ソニー株式会社 半導体チップ、および、半導体モジュール
CN104898901B (zh) * 2014-03-05 2017-10-13 纬创资通股份有限公司 接垫结构以及触控面板
CN104363700B (zh) * 2014-11-13 2018-02-13 深圳市华星光电技术有限公司 印刷电路板
CN107919342B (zh) * 2016-10-09 2020-12-04 中芯国际集成电路制造(上海)有限公司 形成再分布焊盘的方法、半导体器件及电子装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3927441B2 (ja) * 2002-04-26 2007-06-06 三井化学株式会社 フィルムまたはシート
JP4313544B2 (ja) * 2002-05-15 2009-08-12 富士通マイクロエレクトロニクス株式会社 半導体集積回路
US7032827B2 (en) * 2004-06-18 2006-04-25 Super Talent Electronics, Inc. Combination SD/MMC flash memory card with thirteen contact pads
US20050281010A1 (en) * 2004-06-18 2005-12-22 Super Talent Electronics, Inc. Contact pad arrangement for integrated SD/MMC system
US7397121B2 (en) * 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
TWI357997B (en) * 2007-10-24 2012-02-11 Au Optronics Corp Outer lead structure, active device array substrat
TWI402586B (zh) * 2008-10-06 2013-07-21 Chunghwa Picture Tubes Ltd 液晶顯示面板
US8125072B2 (en) * 2009-08-13 2012-02-28 Infineon Technologies Ag Device including a ring-shaped metal structure and method
JP2011119506A (ja) * 2009-12-04 2011-06-16 Panasonic Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI560599B (en) * 2015-04-12 2016-12-01 Tpk Touch Systems Xiamen Inc Touch panel and bonding pad structure thereof

Also Published As

Publication number Publication date
US20120104620A1 (en) 2012-05-03
TWI407348B (zh) 2013-09-01
US8258634B2 (en) 2012-09-04

Similar Documents

Publication Publication Date Title
CN110286535B (zh) 显示模组、显示模组的制造方法及显示装置
CN109036145B (zh) 一种可拉伸显示面板和柔性显示装置
CN107390963B (zh) 触控基板及显示装置
US11552231B2 (en) Display device
WO2016019653A1 (zh) 柔性显示面板
CN109887458A (zh) 显示面板和显示装置
TW201220146A (en) Contact pad array
CN104919514A (zh) 有源矩阵基板和显示装置
TWI710838B (zh) 畫素陣列基板
TW201947566A (zh) 顯示面板及包含其之顯示裝置
CN111445807B (zh) Led拼接显示面板
CN106597713A (zh) 一种阵列基板和显示面板
WO2020155287A1 (zh) 显示面板及显示装置
CN105607360B (zh) 一种显示面板及显示装置
CN108183095B (zh) 柔性显示面板及其覆晶薄膜结构
CN109375443A (zh) 显示面板和显示装置
CN108649038A (zh) 一种阵列基板、显示面板及显示设备
US20240128278A1 (en) Bonding structure, display panel, flexible circuit board and display apparatus
TWI434115B (zh) 扇出線路
TWI377659B (en) Active device array mother substrate
US20200411562A1 (en) Array substrate and fabrication method thereof, display panel and display module
KR20200118167A (ko) 디스플레이 기판, 디스플레이 장치, 및 디스플레이 기판을 제조하는 방법
CN109767692B (zh) 一种显示面板
CN108695340A (zh) 一种显示面板及显示装置
JP2006227230A (ja) 液晶表示パネル