201218622 六、發明說明： 基於專利法主張優先權
本專利申請案主張於2010年2月26日提出申請的、標 題為「APPARATUS AND METHODS FOR SAMPLING RATE CONVERSION FOR WIRELESS TRANSCEIVERS」的美國 臨時申請案第61/308,790號的優先權，該臨時申請案已轉 讓給本案的受讓人，故以引用方式將其明確地併入本文。 【發明所屬之技術領域】 大體言之，本發明係關於用於無線收發機的取樣速率轉 換的裝置和方法’且更特定言之’本發明係關於用於高效 且靈活的取樣速率轉換的裝置和方法’其中該取樣速率轉 換可適性於無線收發機的系統效能。 【先前技術】 高級無線收發機需要無論在接收鏈還是發射键中皆支 援各種取樣速率，以適應不同的系統頻寬或者在該等收發 機中使用的不同操作頻帶。適應不同頻寬的一部分（諸 如，在收發機的基頻處理中）是經由將信號的一種取樣速 率轉換到另一種取樣速率的取樣速率轉換。可以在類比數 位轉換器（ADC )的輸出、數位類比轉換器（DAC )的輸 入或者使用信號取樣的基頻處理的任何其他部分（其要求 對取樣速率進行轉換或者調整）處執行此種轉換。收發機 中使用的用於適應不同頻寬或者頻帶的一般取樣速率轉 換（本案亦稱為「重取樣」）可以包括整數倍下取樣（亦 201218622 即5將對作缺、也> 仃取樣的速率減少一整數倍）或整數倍上 樣（亦即，將對信號進行取樣的速率增加一整數倍）或 者分數倍取檨 亦即’根據預定的分數值來改變取樣速 率）。然而，該當； , ^寺一般技術不能夠針對任意期望的特定重 取樣比來實現取樣速率轉換，而是受限於該等整數值或分 數值。因此’該等-般技術不具有將取樣速率轉換成任意 期望的其他取樣速率的靈活性。 此外用於取樣速率轉換的一般線性内插器通常提供有 限的影像抑制，尤其對於諸如基於〇FDma的系統（其包 括長期進化（LTE)、高級 LTE、WiMax ( IEEE 802.16 )和 超行動寬頻（UMB))的寬頻蜂巢式系統而言是如此。亦 即，一般内插器中的重取樣信號的頻譜可能包含期望的信 號頻譜的若干不想要的影像（或混疊），並且人們期望抑 制該等不想要的影像（通常經由濾波卜具有高輸入取樣 速率的咼階内插器可以實現更好的影像抑制。然而，此種 内插器具有通常需要很大數量的全乘器（full multiplexer ) 的向操作速率或咼取樣速率’在硬體和功耗方面，其對於 高速寬頻無線收發機而言是成本很高的。因此，人們需要 更高效且靈活的取樣速率轉換，此種取樣速率轉換具有高 速率輸入取樣以確保適當的影像抑制，但是在硬體和功耗 方面具有較低成本。 【發明内容】 根據一個態樣，揭示一種用於收發機中的取樣速率轉換 201218622 的方法。該方法包括：按照第一取樣速率對輸入信號進行 取樣’以實現一或多個輸入信號取樣。另外，該方法包括： 按照與該第一取樣速率相比更低的第二預定取樣速率，使 用複數個並行濾波器對該等輸入信號取樣進行濾波；及按 照該第二取樣速率對濾波後的取樣進行内插，以便按照與 該輸入信號的取樣速率不相同的取樣速率來實現輸出取 樣。 根據另一個態樣，揭示一種用於收發機中的取樣速率轉 換的裝置。該裝置包括：用於按照第一取樣速率對輸入信 號進行取樣，以實現一或多個輸入信號取樣的構件。此 外’該裝置包括：用於按照與該第一取樣速率相比更低的 第二預定取樣速率’使用複數個並行濾波器對該等輸入信 號取樣進行濾波的構件；及用於按照該第二取樣速率對濾 波後的取樣進行内插’以便按照與該輸入信號的取樣速率 不相同的取樣速率來實現輸出取樣的構件。 在另外的態樣中，揭示一種用於收發機中的取樣速率轉 換的裝置。該裝置包括：上取樣器，其配置為按照第一取 樣速率來設置輸入信號的取樣速率，以實現一或多個輸入 信號取樣。該裝置亦包括：多相濾波器，其包括複數個並 行濾波器，並且其配置為按照與該第一取樣速率相比更低 的第二預定取樣速率來對該等輸入信號取樣進行濾波。最 後，該裝置包括：内插器，其配置為按照該第二取樣速率 對濾波後的取樣進行内插，以實現該輸入信號的重取樣。 在又一個態樣中，揭示一種包括電腦可讀取媒體的電腦 201218622 程式産品。該媒體包括：用於使電腦在收發機中按照第一 取樣速率對輸入信號進行取樣’以實現一或多個輸入信號 取樣的代碼。該媒體亦包括：用於使電腦按照與該第一取 樣速率相比更低的第二預定取樣速率，使用複數個並行據 波器對該等輸入信號取樣進行濾波的代碼；及用於使電腦 按照該第一取樣速率對渡波後的取樣進行内插，以便按照 與該輸入仏说的取樣速率不相同的取樣速率來實現輸出 取樣的代碼。 【實施方式】 本發明提供了用於取樣速率轉換的裝置和方法，其中該 裝置和方法與一般的整數倍上/下取樣和分數取樣相比，實 現了更好的靈活性和效率。具體而言，本案的裝置和方法 提供了回應於收發機要求（諸如，根據無線收發機的 頻帶或系統頻寬）的敏捷（agile)取樣（亦即，高效且靈 活的取樣）^此種敏捷取樣速率轉換提供較好的系統效 旎，並且允許較靈活的系統配置。另外，所揭示的裝置和 方法提供了回應於收發機要求的敏捷取樣速率轉換，同時 亦藉由允許按照較高速率進行輸入取樣來實現良好的影 像抑制，並且藉由按照較低的取樣速率提供濾波和内插 (亦即，乘法操作）來降低硬體要求和功耗。 本案所描述的技術可以用於各種無線通訊網路，諸如正 父分頻多工（OFDM)分碼多工存取（CDMA )網路、分時 多工存取（TDMA)網路、分頻多工存取（FDMa)網路、 201218622 正交 FDMA ( OFDMA)網路、單載波 FDMA ( SC-FDMA) 網路等等。術語「網路」和「系統」經常可以互換使用。 CDMA網路可以實施諸如超行動寬頻（UMB )、通用陸地 無線電存取（UTRA)、cdma2000等的無線電技術。UTRA 包括寬頻 CDMA ( W-CDMA )和低碼片速率（LCR )。 cdma2000 涵蓋 IS-2000、IS-95 和 IS-856 標準。TDMA 網 路可以實施諸如行動通訊全球系統（GSM )的無線電技 術。OFDMA網路可以實施諸如進化型UTRA ( E-UTRA )、 IEEE 802.11、IEEE 802.16 ( WiMax )、IEEE 802.20、 Flash-OFDM等的無線電技術。UTRA、E-UTRA和GSM是 通用行動電訊系統（UMTS )的一部分。長期進化（LTE ) 是UMTS的使用E-UTRA的即將發佈版。在來自名為「第 三代合作夥伴計劃」（3GPP )的組織的文件中描述了 UTRA、E-UTRA、GSM、UMTS、LTE 和高級 LTE。在來 自名為「第三代合作夥伴計劃2」（3GPP2 )的組織的文件 中描述了 cdma2000。以上列舉並不是詳盡概述的，並且本 領域技藝人士應當瞭解的是，該等方法和裝置可適用於本 領域已知的其他各種無線電技術和標準。 本案使用「示例性的」一用語，以表示「用作示例、實 例或說明」。本案中描述為「示例性」的任何實施例不應 被解釋為比其他實施例更佳或更具優勢。 參看圖1，該圖圖示可以在其中使用本案的方法和裝置 的多工存取無線通訊系統的實例。節點B、存取點（AP ) 或者基地台100包括多個天線群組，其中一個天線群組包 8 201218622 括天線104和106,另一個天線群組包括天線1〇8和11〇, 並且另外一個天線群組包括天線112和114。在圖丨中， 對於每一個天線群組僅圖示兩付天線，然而，針對每一個 天線群組可以使用更多或更少的天線。使用者裝備（UE )、 存取終端（AT)或無線終端116與天線112和114進行通 訊，其中天線112和Π4在下行鏈路或前向鍵路12〇上向 存取終端116發送資訊，並且在上行鏈路或反向鏈路118 上從存取終端116接收資訊。存取終端1Z2與天線1〇6和 108進行通讯，其中天線1〇6和1〇8在前向鏈路126上向 存取終端122發送資訊，並且在反向鏈路124上從存取終 端122接收資訊。在FDD系統中，通訊鏈路U8、12〇、 124和126可以使用不同的頻率來進行通訊。例如，前向 鏈路120可以使用與反向鏈路118所使用頻率不相同的頻 率。 存取點可以是用於與終端進行通訊的固定站，並且存取 點亦可以稱為存取點、節點B、基地台或某個其他術語。 存取終端亦可以稱作為存取終端、使用者裝備（UE)、無 線通訊設備、終端、存取終端或者某個其他術語。 參看圖2’該圖圖示可以使用本案揭示的方法和裝置的 無線收發機200的示例性方塊圖》收發機200被示為分別 具有發射機（TX)部分202和接收機（RX)部分2〇4兩 者。具體而言’在TX部分202或RX部分204中均可以 使用本案所揭示的方法和裝置。此外應當注意的是，收發 機20〇可以經由圖1中的AT 122或AP 100來實現，其中 201218622 圖1中的該AT 122或AP 100 άτ ,ν社™， X iU(J可以使用本案所揭示的用於 敏捷重取樣的方法和裝詈中的紅h . 1衣直〒的任何一個或全部。此外進一 步應當注意，本案所揭示的用於重取樣的裝置和方法可適 用於發射部分202和接收部M04中的_者或兩者。 如圖所示，收發機糊包括接收和發射無線信號的天線 206或一些天線（206a和2〇讣）。τχ部分2〇2可以包括用 於對從處理器210 (如例如，數位信號處理器（Dsp))接 收的資料串流進行編碼的編碼器2〇8或等同功能。來自編 碼器208的編碼資料被傳送給波形產生器212，其中該波 形產生器212包括調制。為了進行說明，將取樣區塊214 示為發射鍵214的-部分，其中在該取樣區塊214中執行 根據本發明的重取樣。該重取樣操作可以包括對來自波形 產生區塊212的輸入信號取樣進行上取樣（或下取樣）、 濾波以及内插。最後，數位類比轉換器（DAC) 216將該 信號轉換成類比信號，以便由RF發射機（未圖示）經由 天線206a進行Rjp發射。 天線（例如’ 206b )亦將接收的信號傳送給接收部分204 中的類比數位轉換器（ADC) 218。ADC 218將類比信號 轉換成數位信號，並向取樣器22〇輸出譚數位信號。取樣 器220亦可以配置為進行重取樣，其中該重取樣操作包括 對輸入信號取樣進行上取樣（或下取樣）、濾波以及内插。 取樣器220的輸出是解調器222和解碼器224的輸入。解 碼器輸出串列位元串流，以便由設備200中的處理器210 使用。 10 201218622 應當注意的是，圖2中所示的功能區塊可以實施成收發 機裝置（例如，設備2〇〇 )中的硬體、軟體或者韌體。另 外，在軟體實施的情況下，設備2〇〇可以包括行動站數據 機（MSM )或者類似的積體電路，諸如，包括電腦可讀取 媒體或者與電腦可讀取媒體進行介面連接的特殊應用積 體電路（ASIC) ’纟中該電腦可讀取媒體在其上儲存有指 7，所儲存的指令在由處理器執行時使該處理器執行以上 描述的方法。 在淪述本案的方法和裝置之前並且經由指示，應當注意 的是，敏捷取樣速率轉換或者重取樣的思想是：回應於無 線系統的特定效能要求或者約束條件，可適性地將接收鏈 或發射鏈中的數位信號的取樣速率設置為任何頻率（亦 即並不爻限於系統固有頻率的整數或有理數倍）。具體 而言’在不同的無線設備中可能發生的多種情況中使用敏 捷重取樣可能是有益的’下文對此進行論述。 在一種情況中，在具有不同的RF頻帶的系統中，對於 相鄰RF頻帶之間的通道功率茂漏和對於信號影像上的功 率抑制可能存在不同的要求。因&，可適性地設置取樣速 率的此力冑在多冑帶無線設肖中造成功率抑牵㈤更佳最 佳化，並且該能力可以藉由允許回應於系統狀況且可適性 地設置取樣速率而變得更靈活和穩健。 在另-個實例中，多模式或多技術無線設備（例如，能 夠在諸如UMTS、CDMA2GGG的不同技術中操作的設備， 以及LTE多模式設備）需要在同—設備中支援若干不同的 11 201218622 技術。需要仔細設計每一個技術的取樣速率設置，使得每 個模式的信號影像不會使其他模式的信號效能惡化。此 外，一旦模式中的一個或一些模式的RF頻帶改變則可 能需要將所有取樣速率設置重新調整為適當的設置，使得 系統仍然維持期望的效能。因此，用於可適性地調整或改 變取樣速率比率的靈活技術（諸如，本案所揭示的敏捷重 取樣）是有益的。在該情況的特定實例中，已知具有可操 作用於多模式或多技術的無線設備，諸如支援包括LTE和 GPS兩者的多個技術的多模式數據機。在此種設備中，考 慮到所接收的GPS信號通常报弱並且可能相對地受到針 對LTE系統的發射信號的相鄰系統影像的主導，需要對用 於LTE的發射機部分中的數位類比轉換器（dac )取樣速 率進行適當地設置，使得該取樣速率不會產生與所接收的 GPS頻帶相干擾的影像。為了避免與Gps頻帶相干擾，用 於設置LTE DAC取樣速率的重取樣器將受益—於能夠可適 性地使LTE DAC取樣速率被設置為與Gps信號23〇4 MHz 大不相同的頻率值。對於在！^£無線設備中支援更多RF 頻帶的情況，或者對於在LTE無線設備中的不同系統頻寬 的情況，則顯而易見的是，在該情況下需要相應地調整 DAC重取樣速率’並且提供對設置重取樣速率的更大控制 將是有益的。 可以受益於敏捷重取樣的另—種情況是系統支援多個 系統頻寬（諸如在LTE中，設備需要支援多達6個不同的 系統頻寬）。敏捷取樣速率設置可以允許無線設備根據不 12 201218622 同頻寬來改變類比數位轉換器（ADC)取樣速率或數位類 比轉換器（DAC )取樣速率，此舉提供了功率節省或增強 的效能。例如，若選擇了較小的系統頻寬，則設備可以選 擇較i的八0。或〇八。取樣速率以便在报大程度上節省功 率或者，作為實例，在LTE所要求的寬頻配置中，系統 頻寬可以高達20 MHz。因此，需要將ADC取樣速率設置 付兩到足以將ADC量化雜訊抑制到足夠低的位準，以便具 有所要求的訊雜比（SNR )。 支援多個系統頻寬的系統中的（諸如LTE系統中的）、 可以受益於敏捷重取樣的特定情況是LTE設備的接收機部 分中的西格馬，德耳塔（sigma_deha) ADc。在使用西格馬 -德耳塔ADC的情況下，需要將ADC取樣速率與固有系統 頻寬的過取樣比率維持得足夠高，以便充分抑制來自西格 馬-德耳塔ADC的整形後的量化雜訊。此外，為了實現較 好的時鐘頻率’從具有很高頻率的時鐘源得出驅動Μ。 的時鐘，並且需要對該時鐘進行分頻以獲得賦能AD。所要 求的時鐘速率。考慮到以上兩個約束條件，adc輸出處的 取樣速率需要是敏捷的，以便具有更好的接收信號品質。 例如，可以期望允許ADC時鐘情況下的時鐘設置可包括針 對LTE系統的各種不同的和特定的速率，諸如，針對14 MHz、3MHz和5MHzLTE通道頻寬啦系統的速率或 者針對10 MHz通道頻寬LTE系統的速率。因此，在該情 況下，用於ADC輸出的取樣速率需要對ADc時鐘的頻繁 改變的時鐘設置做出回應地（亦即，敏捷地）改變。 13 201218622 - 以進一步指示的方式，圖3圖示具有時間連續濾波的重 . 取樣器的等效或理論模型则，其中該重取樣器可以在本 案所揭示的取樣速率轉換器中使用。提供該圖僅是為了說 明在執行取樣速率轉換的内插器中如何以敏捷或可適性 的方式實現敏捷取樣速率轉換或重取樣，並且為了提供用 ;藉由將輸入取樣速率4 (週期。的倒數）轉換成輸出 取樣速率心“或者週#月的倒數）來實現重取樣或内 插的數學模型。如猶後將詳細說明的，將該模型的概念應 用於本案所揭不的裝置和方法，以實現對信號取樣的可適 性或敏捷的内插或者取樣速率轉換。 具體而言，圖3對概念性混合類比/數位重取樣器進行建 模，其中該重取樣器具有用於影像抑制的時間連續濾波。 如圖所不，模型300包括：概念性時間連續的類比内插濾 波器302 ’其具有按照時間間隔^從概念性3〇6接 306接收輸入序列 以寫成：
收類比脈衝的脈衝回應沁⑺，其中DAC 3〇2的輸出可 ⑴。 。時間連續濾波器 Χ0=Σχ(,Μ)Λ/(ί-^7；) 措由在時刻。叫吏用線性内插重取樣設備3 04對進 行重取樣（亦即，線性重取樣，其中輸出速率週期L與輸 出信號取樣速率同步），可以獲得如下所示的内插結果 (interpolant): m (2) 儘管模型300僅圖示概念性DAC 306和濾波器302，但 是該概念圖亦圖示：可以基於輸入序列的已知變 201218622 數、渡波器的脈衝回應（亦即，心⑺）、以及輸入取樣的時 刻（亦即，mTm )和重取樣器輸出的期望時刻（亦即， )’來數位地計算重取樣器中的内插結果。相應地，為 了達到此目的’可以藉由對方程式（2)中的索引進行重 新排列來獲得更有用的格式。考慮m是輸入信號索引的情 況，將濾波器索引z•定義為： i=\.kT〇utlTtn\-m (3) 其中L」是/价^]，或者換言之，|_判是不超過$的最大整 數。今f卜，/ T以分別定義基點索引和分數間隔，如下所示： f^k =^〇«/^ ~mk (4) 方程式（2)可以重寫為 其中。因此 y(kToJ=y[(.mk+μk)Tin] =Σ4κ-〇4]λ；[(/+^)7；λ] ’ 1 (5) 其中Λ和Λ決定有限脈衝回應（FIR)内插器的分接點的 數量。例如’對於線性内插器而言，/1=0並且/1=1。亦可以 用A和A的不同值來表示高階内插器。 圖4提供了對速率轉換器3〇〇的輸入和輸出的取樣時序 之間的關係的說明，並且圖4亦針對跟在該論述之後的進 步實例k供了對取樣時序關係的指示性說明。如圖所 示，在輸入取樣等時線402中，取樣按照週期乃〃（或者按 照速率^„=1/7\„)來發生。沿用上文所使用的術語，每個 取樣發生在具有一系列整數信號索引w的時刻處，從而使 取樣發生在時刻mr,„、+ 等處。應當注意 15 201218622 的疋，所圖示的輸入取樣的統一幅度僅僅是示例性的並且 是為了方便進行說明，本領域技藝人士應當瞭解的是，實 際幅度取決於輸入信號；C。 輸出取樣等時線404是與等時線4〇2在時間上同步的等 時線。輸出取樣或内插結果是按照週期(或者按照速 率Fowl/r。"）從圖3的内插器3〇4輸出的，使得取樣發 生在時刻“、Α;Γ。“、等處。如圖4的實例 所示，輸出取樣表示對輸入取樣進行的重取樣，其中該等 輸入取樣被進行下取樣（亦即，該重取樣按照與輸入相比 更低的頻率來發生）》如本領域技藝人士所應當瞭解的， 儘管未圖示，但來自内插器3〇4的輸出取樣亦可以具有與 輸入的取樣頻率相比更高的取樣頻率（亦即，進行上取 樣）。 此外，應當注意，基於上文的方程式（4)，輸入取樣的 基點索引取樣時刻％Γί7Ι和輸出取樣的輸出時刻。“之間 的時間關係將等於隨後應當認識到的是，如方程式 (4)所不’可以對部分地基於輸入取樣速率與輸出取樣 速率的比率而得出的分數間隔々進行計算，並且該分數間 隔Α可以用於將輸出取樣速率調整到任何期望的取樣，即 使對於每一個内插結果輸出亦是如此。因此，可以計算此 種分數間隔或者類似功能的控制值，並且可以將其與内插 器一起使用’以便敏捷地或可適性地調整其所得的輸出取 樣速率。 進一步應當注意，圖3中的方塊306所示的DAC與接收 16 201218622 機中的DAC (諸如dAC 216)是有區別的，例如，方塊 3〇6所示的DAC實質上是一種虛擬DAC，其被圖示以說明 類比脈衝被輸入以供濾波器3〇2使用。另外，方塊3〇6表 不如上述方程式（2)或方程式（5)所表達的重取樣功能。 為了具有使用線性内插（諸如，在圖3中建模的線性内 插）的足夠影像抑制，較佳地，應當將針對取樣速率轉換 器的輸入取樣速率（例如，Fin )設置成足夠高的速率以抑 制影像。然而，實際上按照此種高取樣速率來對内插進行 時鐘控制疋不實用或不南效的。圖5圖示用於進行重取樣 的另一裝置500,其中該裝置5〇〇可以用於圖2的裝置（如 例如，取樣器214或220)。裝置500實現了較高的輸入取 樣速率，同時亦使用用於該裝置中的後續處理（例如，濾 波和線性内插）的較低時鐘速率來進行重取樣。因此，裝 置500特別地實現了具有良好影像抑制的敏捷重取樣或取 樣速率轉換’同時使功耗最小化。 如圖所示，根據用於建立第一取樣速率區域5〇4的第一 取樣速率時鐘輸入對從前一信號處理鏈5〇2接收的取樣進 行取樣。該輸入取樣速率或者從前一信號處理5〇2接收數 位取樣的速率是最終將被轉換到或者被重取樣到裝置5〇〇 輸出處的輸出取樣速率的輸入取樣速率。可以從任何已知 的時鐘設備（諸如振盪器）得出第一取樣速率時鐘。應當 注意的是，在一個態樣中，將第一取樣速率時鐘的速率設 置為高速率，以確保對由取樣產生的影像或混疊的適當影 像抑制。特定的速率可以由控制器（未圖示）來決定，並 17 201218622 且可以根據該特定速率所用於的特定收發機，將該特定 率設置為任何數量的值。 、 在個態樣中，可以藉由將外部時鐘（未圖示）增加一 個倍數（無論盆县煞勃 八h S Θ 一 Ζ、疋整數、分數還是定製的）或者以該倍數 進灯上取樣，來得出第—取樣速率時鐘。外部時鐘可以是 已-又置的時鐘，諸如DAC時鐘或ADC時鐘（僅作為實例）。 進一步應當注意，前一信號處理鍵502按照 的速率將取樣傳送給裝置⑽，並且第一取樣速率時= 伴隨的區域504實現來自502的輸入信號的取樣速率轉換 (使取樣速率等於第—取樣速率時鐘）。該轉換通常是上 取樣到與前-信號處理鍵的取樣速率相比更高的速率，以 便在伴隨有更高取樣速率的情況下實現更好的影像抑 制。儘管圖5中沒有明確圖示（但在圖6中經由CLK1(時 鐘U和暫存器604圖示），區域5〇4可以配置有經過上取 樣器以轉換到較高速率的鏈5G2的輸出。在_個實例中， 第-取樣速率時鐘可以用倍數8實現對參考時鐘的上取樣 (亦即，將取樣速率增加8倍）’但是，該第一取樣速率 時鐘亦可以是實現適當影像抑制所期望的任何值。本領域 技藝人士應當瞭解的是，可以基於特定的系統要求（諸 如，多個頻寬或頻率）來根據經驗決定取樣速率增加的最 佳量。在將參考時鐘上取樣8倍的實例中，離開第一取樣 速率區域5〇4的輸入信號取樣將按照來自前-處理鏈502 的取樣接收機的取樣速率的8倍取樣速率(例如，8 來將取樣傳送到另一個速率轉換器5〇6 ln 18 201218622 在取樣速率轉換到第一取樣速率之後，輸入信號取樣隨 後輸入到另一個速率轉換器5〇6，其中該速率轉換器506 配置為基於用於建立第二取樣速率區域508的輸入第二取 樣速率時鐘來將取樣速率改變到第二取樣速率◎在一個態 樣中’第二取樣速率時鐘低於區域5〇4的第一取樣速率時 鐘°進盯該第二取樣速率轉換的原因是：按照較低的時鐘 速率來實現後續濾波和線性内插的操作，以便實現功率節 省以及減少内插所要求的處理（亦即，減少乘法操作的數 量）。 然而，為了確保在後續濾波中對第一取樣速率時鐘的上 取樣所産生的所有另外取樣進行處理，隨後對速率轉換器 5〇6的輸出進行分離’並且所有取樣皆輸入到渡波器組別 的複數個濾波器中的每一個（圖5中沒有明確圖示，但圖 6的實例對其進行了進_步說明），其中滤波器組5 由複 數個並行遽波器（或者換言之，多相m )組成。因此， 藉由將取樣傳送給並行m，儘管該等m按照第二 取樣速率來操#(亦即，因為按照第二取樣速率將該等取 樣從轉換ϋ 506輸入到該等濾波器），但仍可以藉由簡單 也在特疋時刻從遽波器組5 1G的特定濾波器中選擇一個以 3出以輸人到線性内插器512’來對所有取樣進行處理 處波。特定的選擇可以由用於在多個輸人之間進行選摆 的任何已知設備（諸如，多工 擇 的眘" 夕工器（圖5中未圖示，但圊6 的實例對其進行了進—步說明)）來實現。 在個態樣中，據波器組510所實現的渡波可以是級聯 201218622 積分梳狀（CIC)有限脈衝回應（FIR)型濾波（例 且 (y7 Λ 〃 有等於 的脈衝回應或傳遞函數的低通濾、波器），或者 用於實現低通濾波以去除經由第一取樣速率時鐘實現的 上取樣所産生的鬲頻影像的任何其他類型的濾波（FIR 等）。此外，根據特定的應用要求（亦即，影像抑制要求）， 可以用其他FIR濾波器來替代該示例性FIR濾波器設計方 案。應當注意的是，濾波器組5 1〇類似於圖3中的概念性 濾波器302，並且可以根據以上結合圖3所論述的概念來 實施濾波器組5 1 0。 線性内插器512從複數個濾波器51〇中的所選擇的彼等 濾波器接收所選擇的濾波後的取樣並且執行内插（亦即， 另一次重取樣）’以便按照預定的輸出取樣速率來實現期 望的輸出信號取樣或内插結果。可以基於可適性控制輸入 來敏捷地或可適性地設置該特定速率，其中該可適性控制 輸入將内插器512的重取樣速率設置為任何期望的速率。 在一個態樣中，控制輸入所設置的期望輸出速率是基於各 種系統要求的。在一個態樣中，彳以基於先前關於圖3和 方程式（1) _(5)所論述的概念來配置線性内插器512。 在另-個態樣中，線性内512彳以配置有兩個濾波器 分接點，其表明複數個渡波器中的兩個遽波器的輸出被選 擇以輸入到内插器512,使得上文的方程式（5)(其可以 用於決定内插器512輸出）將僅僅要求單個乘法操;（例 如’值和八分別等於0和。來計算輸出信號取樣或内 20 201218622 插結果。因此，當以硬體、邏輯、韌體或者軟體來實施時， 可以在具有低複雜度和較少功耗的情況下實現内插。 如圖5所示，線性内插器512按照控制輸入設置所決定 的期望取樣速率，來向後續信號處理鏈514輸出信號取樣 或内插結果。應當注意，後續信號處理鏈5 14可以是收發 機的接收機部分或者發射機部分中的電路。舉兩個實例， 鏈514可以是解調器（在接收機的情況下，諸如圖2中的 解調器222 )，或者可以是DAC(在發射機的情況下，諸如 DAC 2 1 6 )。此外，應當注意，可以對後續信號處理鏈進行 時鐘控制，或者後續信號處理鏈可以按照輸出取樣速率或 輸入到鏈514的外部時鐘所決定的某個其他速率，來對該 等k號取樣或内插結果進行取樣。根據一個態樣，為了節 省汁算資源，如猶後所更詳細論述的，線性内插重取樣器 512亦可以配置為藉由減少速率來實施僅需要一個乘法器 的-階函數’從而節省了計算資源。應當注意，線性内插 器512類似於圖3中的概念性内插器3〇4，並且可以根據 以上結合圖3所論述的概念來實施線性内插器512。 圖6圖不用於取樣速率轉換的另一示例性裝置，其 中使用適當的時鐘控制和多工（Μυχ )操作來對重取樣進 行特疋的多相實施。亦應當注意，圖6的實例特別地圖示 可以在收發機的發射部分中使用的重取樣器6〇〇的實施的 實例，但應當注意，該設計方案亦適用於接收機部分。 在圖6的實例中，重取樣器6〇〇使用複數個並行的多相 <«·皮器6 0 2從而使传能夠按照與增加的輸入取樣速率相 21 201218622 比更低的取樣速率來處理輪入信號取樣。如圖6所示，信 號從前一信號處理鏈604輸入到重取樣器600，其中前— k號處理鏈604可以是各種信號處理功能或裝置中的任何 一種，如例如波形產生器212。根據輸入取樣速率'“其 亦被示為CLK 1 (時鐘1 ))對來自單元6〇4的信號的輸出 進行時鐘控制或取樣。將來自單元6〇4的信號取樣輸入到 一系列延遲暫存器606，後者亦由CLK 1進行時鐘控制。 如虛線608所示，CLK 1的時間域涵蓋處理鏈6〇4和延遲 暫存器606的輸出。應當注意，CLK 1可以由控制器（例 如’累加器或NCO ) 61 0來提供，其中稍後將進一步詳細 、述控制器61 0。然而，應當注意的是，在一個態樣中， 由控制器6 1 0的進位元輸出的反信號對CLK丨進行閘控 (如捎後所更詳細論述的，在控制器使用數控振盪器 (NCO )的情況下），以便減少時序信號干擾。 來自處理鏈604和延遲暫存器606中的每一個延遲暫存 器的取樣輸出被輸入到另一系列的延遲暫存器612，其中 按照與CLK 1不相同的CLK 2 (時鐘2)所表示的另一取 樣速率來對該等暫存器612進行時鐘控制。在一個實例 中’可以由速率轉換器614得出CLK2，其中該速率轉換 器614基於除以或乘以—整數值來將輸入時鐘的速率（諸 如’數位類比轉換器（DAC)時鐘（F^C))轉換到另一速 率。例如，該整數值可以是8，其中取樣速率減少8倍。 本領域技藝人士應當瞭解，可以根據各種設計考慮因素來 選擇該整數值。應當注意的是，速率轉換器614並非必須 22 201218622 疋整數倍轉換，而是亦可以配置為基於非有理數值或分數 值來轉換速率。在一個態樣中，應當注意的是，可以將CLK 2的速率設置得比CLK 2的速率低报多。在圖6的實例中， CLK 2所實現的取樣速率是重取樣器6〇〇的輪出取樣速率 (其亦表示為尸。„(或1/7^士此外，重取樣器6〇〇中的 2的區域邊界亦用虛線616表示。在一個特定實例中，應 當注意的是，第一取樣速率CLK i可以是128 88 MHz， 而第二取樣速率CLK 2設置為大約61.44 MHz。 在另外的態樣中，應當注意，速率轉換器614所實現的 向下速率轉換提供了另外的功率節省。藉由轉換到clk2 的較低時鐘速率，濾波器6〇2的多相濾波可以按照較低速 率來操作，或者可以按照較少的運算元量來操作，此舉提 供了濾波器操作的功率節省。 由延遲暫存器612進行閘控或時鐘控制的輸入取樣被輸 出到複數個濾波器602中的每一個（例如，針對該實例， 用元件符號6〇2〇到6028標記的&伊又定8倍的上取 樣’其中該上取樣需要八個濾波器加第九濾波器以處理回 繞（wrap around))，其中該複數個滤波器6〇2亦可以在 CLK 2的時間域616之下操作。因為使用了複數個渡波器 或多相滤波’所以其使得不再需要進行完全上取樣（由於 該並行處理）。此外，多相滤波@ 602的輸出構成了管道 位置A，後者是在進—步處理之前發生的時序位置。 每個濾波器602的輪屮鉍人„ 询耦合到多工器6 1 8，後者用於使 得能夠選擇該複數個瀘诚哭^ ^ 應/皮15 602中的兩個濾波器的輸出， 23 201218622 其中該等輸出進而被輸入到内插單元620。亦. 々叼，在一個 時刻（例如，管道位置B)處，來自複數個濾波器6〇2中 的僅兩個濾波器的輸出被輸入到内插器620 (如可以從方 程式（1) - (5)所推斷的）。由多工器618控制的對複數 個濾波器620中的兩個適當濾波器的選擇將確保頻譜影像 抑制是足夠的。在一個態樣中，使用分數間隔的來 控制多工器618 ;亦即，用分數間隔〜（其由總共κ個位 元組成）的數量為L的最高有效位元（MSB)來控制多工 器618 ,其中可如圖6中所示，該分數間隔由控制器（例
如，累加器或NCO)610進行決定，並且該分數間隔由cLK 2所閘控的延遲暫存器622進行時鐘控制。延遲暫存器622 的輪出與管道位置A相對應，其中管道位置A與濾波器 2的輸出在時間上相關。在圖6的特定實例中，數量l 等於3,使得分數間隔a的三個MSB被用來控制多工器 618輪出。 根據-個態樣，多工器618輸出來自相鄰的多相濾波器 士（例如，E〇和E! ’或者El和&，等等）的兩個單獨輸 =例如，多相渡波n 602〇和6〇2ι的輸出被選擇並且被 夕工器618輸出。在圖6的特定實例中，多相滤波使用九 二、波器602’其中可以使用三個控制位元來將多工器6^ 8 選擇為輸出人個不㈣輪出，其中L=3，或者分數間隔a :三個刪被用來控制多工器618選擇，從而導致八個不 力同的可能二元控制字M列如，若分數間隔〜的三個最高有 ^疋疋000，則多工器6 J8將被控制為輸出來自多相遽 24 201218622 波器E〇和El的輸出。按順序繼續，僅舉例而言，當輸出 工' 70疋001時’多工器618將輸出渡波器E!和E2的 輸出等等最後’最南有效控制位元組合⑴導致滤波器 &和e8的輸出被選擇為多工器618的輸出。多工器618 的此種控制確保基於分數間隔心來選擇正確的濾波器，其 中分數間隔…是控制器（例如，累加器或nc〇)6i〇基於 輸入控制字來計算得到的，其將在稍後論述。
多工器618的輸出以及針對内插單元620的分數間隔A 的剩餘K-L個最低有效位元（LSBs)的輸人發生在圖績 示的管道位置B處。從多工器618輸出的兩個所選擇的多 相渡波器輸出被傳送到内插單元62〇，特別是被傳送到加 法器或求和函冑624。在圖6的特定實例中’使來自遽波 器602中的一個遽波器的輸出值為負，從而使得從另一所 選擇的多相濾、波器輸出的輸出值中減去該值。隨後 得的和傳送給乘法器626,後者用於將，姓要史 1交有用於將該結果乘以分數間 隔A。應當注意的是，該乘法器626按照較低的取樣速率 (亦即’ S CLK 2的區域中）來操作，其提供了針對内插 的較低複雜度和成本。另外，由於在任意一個時刻僅選擇 兩個濾、波器的輸出，因此有效速率是1/8倍的操作。隨後， 將由乘法器626產生的乘積輪入到加法器628，其中該加 法器628將多相濾波器602中的一個濾波器的先前所減去 的輸出加上乘法器626所得的乘積。 内插器620的特定元件實現以下關係：成+丑…，其中 a~〇 ' 1.......#，#是濾波器回應或濾波器五（亦即，6〇2 ) 25 201218622 的全部數量。本領试社 纟錢技藝人士應當瞭解的是，可以根據本 莱先刖提出的方程戎r (1 )到方程式（5 )來推斷該關係。 在圖6的實例中，l 1如，若A的MSB實現了多工器618 對遽、波益E 〇未I F , 1的輸出的選擇，則内插器62〇的裝置將 產生結I㈣瑪，其中該結果亦可以表示為 P 〇-Ε }、+Ε1 〇 加法器628 (和内插單元㈣）的所得輸出是内插結果 3、已可適!·生地進行了重取樣的重取樣資料。隨後，該等 内插結果被輸出到後續信號處理鏈630。可以使用按照時 序γ_(等於1/w)❾乾淨（ciean)峨時鐘來對處理 鏈630進行時鐘控制。在_個態樣中，與咖ι或clk 2 相比，DAC時鐘速率f/r Λ -r _ 可U更鬲，並且處理鍵63〇 將處理速率上轉換到預定的較高速率^：。進—步庫當注 意的是，該上轉換可以僅僅是速率轉換器614所執行的速 率轉換的逆操作。 轉到控制器㈣，具體而言’該單元用於基於輸入控制 字來計算分·數間隔〜其中該輸人控制字可以由處理器（例 如DSP)或者收發機令的任何其他適當邏輯單元來決定。 在—個態、樣令’可以根據關係mc/ri”來計算控制字， 其中W是DAC取樣速率的週期（例如，CLK 3)，厂” 是輸入取樣速率的週期（例如，CLK1)。控制字被用來確 保計算得到的分數間隔〜用於對將由多工器618選擇的正 確m波器取樣進㈣別，錢進行適#的多相遽 波。因此，控料部分地基於（諸如，圖6的該實例中的） 26 201218622 收發機的發射部分的數位類比轉換器的特定取樣速率或 者對於接收機或收發機中的其他處理的情況，控制字可以 基於類比數位轉換器的取樣速率。因此’能夠基於多模式 或多技術無線設備的特定時鐘配置來可適性地設置該控 制字，其中該無線設備針對ADC或DAC要求不同的模式 或時鐘速率。換言之，回應於使用裝置6〇〇的系統的要求， 使用該控制字來可適性地並且敏捷地改變或調整裝置6〇〇 所執行的重取樣。因此，可以藉由選擇控制字以確保單元 620中的適當多相濾波和適當内插，來滿足收發機的期望 效能要求，諸如影像抑制要求。在一個態樣中，控制器61〇 可以被實施為包括數控振盪器（NC〇 )暫存器、相位累加 器或者其他已知的數位信號產生器，其中該數位信號產生 器可以使用輸入時鐘（例如，乾淨DAC時鐘）來産生時鐘 控制的離散時間離散值信號。在該實施中，隨後，基於輸 入取樣速率與輸出取樣速率的期望比率，控制器610可以 使用NCO的輸出和輸入控制字來計算分數間隔。 如本領域技藝人士所應當瞭解的，圖6的裝置提供了敏 捷且高效的取樣速率轉換技術，其中該技術能夠實現到任 何取樣速率的靈活速率轉換（亦即，並不限於整數或有理 數重取樣比）’而且，該技術由於使用線性内插器而具有 較低的複雜度’並且該技術針對重取樣所引入的頻譜混疊 實現了很高的影像抑制。圖6中的多相濾波的使用亦提供 了使用並行數位信號處理的虛擬高取樣速率。如先前所 述，經由一階線性内插，僅需要一個乘法器來進行重取 27 201218622 樣，其進一步減少了複雜度並提高了效率。此處亦應當注 意的是，儘管以收發機的發射機部分為背景來圖示圖6的 裝置，但是該裝置和其變型亦可適用於接收機。此外，本 領域技藝人士應當瞭解的是，圖5和圖6的系統可以替代 地配置用於將輸入信號下取樣到更低的取樣頻率。 另外，可以用類似於濾波器組5 1 0的級聯積分梳狀（cic ) 有限脈衝回應（FIR)濾波器來可以實施濾波器6〇2。然而， 本領域技藝人士應當瞭解的是’濾波器602並不限於CIC FIR濾波，並且可以根據應用要求（亦即，影像抑制要求） 來使用其他FIR濾波器設計。 亦應當注意，可以基於使用重取樣器的收發機所期望的 特定效能要求來決定第一取樣速率（諸如CLK 1 )。例如， 可以基於輸入取樣速率與輸出取樣速率的期望或預定比 率，使用輸入到控制器610的控制字來實現CLK i的設 置。此外，針對CLK 2的特定設置速率（無論其是經由整 數倍上取樣設置還是分數倍設置）可以基於諸如多模式或 多技術無線設備（其支援不同的頻寬或不同的技術）中的 收發機的所期望操作狀況，其中該等多模式或多技術無線 設備具有針對每個技術的取樣速率，或者具有來自多個系 統頻寬（諸如，在LTE中，纟中系統頻寬和取樣速率是變 化的或改變的）的取樣速率。另彳，可以針對複數個渡波 器（510或602 )中的每一個濾波器來預先決定特定的濾 波器係數，其中該等特定㈣波器係數部分地決定不同滤 波器的特定脈衡回應（例如，〜），其中該等特定脈衝回應 28 201218622 結合分數間隔來允許斜斟& 汗針對别—信號處理和後續信號處 理（例如，調制器、解胡哭 解調态、DAC或ADC )的特定速率的 適當濾波。 進-步應當注意的是，重取樣裝置（例如，5〇〇或6〇〇) 的輸出取樣速率可以被設置為包括無線系統的系統固有 頻率的非整數倍速率轉換值和非有理數倍的速率，其中在 該無線系統中，收發機能夠使用本案的方法和裝置所提供 的敏捷重取樣來進行操作。另外，至少一個效能要求包 括：收發機能夠在其上操作的至少一或多個射頻（rf)頻 帶（諸如，在多模式或多技術環境中）。效能要求亦可以 包括：收發機能夠在其中操作的無線系統的一或多個系統 頻寬（如例如，在支援多個頻寬的類似lte的系統中）。 圖7圖示用於無線收發機（諸如，圖2中的收發機) 中的取樣速率轉換的示例性方法7〇〇。如方塊6〇2所示， 方法700包括一過程··按照第一取樣速率對輸入信號進行 取樣’以獲得一或多個輸入信號取樣。僅作為兩個實例， 該過程可以經由圖5的實例中的第一取樣速率時鐘來實 現，其中該第一取樣速率時鐘實現輸入信號取樣的速率轉 換’或者，如圖6的裝置所示，該過程可以經由控制器61〇、 前一信號處理鏈604和由CLK 1進行時鐘控制的延遲暫存 器606所決定的CLK 1功能組合來實現。 在方塊702中的取樣之後，如方塊704所示，使用複數 個並行多相濾波器對輸入信號取樣進行濾波，其中該等遽 波器按照與第一取樣速率相比更低的第二預定取樣速率 29 201218622 來操作。另外，可以基於使 少一個效能要求來設置第二 塊704的過程可以由圖5中 用方法700的無線收發機的至 取樣速率。在一個實例中，方 的速率轉換器506和濾波器組 5 10來實施。在另一個實例中，可以使用結合CLK 2的多 相濾波器602和暫存器612 (如圖6所示）或者等效裝置 來實施方塊704的過程。另外，7〇4的過程可以包括：在 複數個多相濾波器的輸出之間進行選擇，其中該操作由多 工器618來完成，或者由用於在複數個信號之間進行選擇 的類似功能設備來完成。 此外，如方塊706所示，方法7〇〇亦包括：按照第二取 樣速率對濾波後的取樣進行内插，以便按照與輸入信號的 取樣速率（例如，）不相同的取樣速率（例如，) 來實現輸出取樣，或者換言之，實現輸入信號的重取樣。 該過程可以經由線性内插重取樣器（諸如，圖5的装置中 的線性内插器512，或者圖6的裝置中的内插單元620) 來實現。 圖8圖示用於無線收發機（諸如，圖2中的收發機2〇〇 ) 中的取樣速率轉換的另一重取樣裝置8〇〇β裝置8〇〇包括： 構件802 ’其用於按照第一預定取樣速率對輸入信號進行 取樣以實現一或多個輸入信號取樣。構件802可以經由以 下各項來實現：圖5的裝置中對輸入信號取樣進行上取樣 的第一取樣時鐘速率；或者圖6的裝置中的由控制器610 所決定的CLK 1進行時鐘控制或閘控的暫存器606、前— 信號處理鏈604;或者用於進行上取樣或增加取樣速率的 30 201218622 等效裝置。 襄置800亦被不為具有通gfL匯流排8〇4或者用於說明圖 8所示的各個構件或模組之間的通訊的類似通訊耗合。在 構件804進行取樣之後，將經上取樣的輸入信號取樣傳輸 到構件806 ’其中該構件806用於按照與第一預定取樣速 率相比更低的第二預定取樣速率來對該等輸入信號取樣 進行並行濾波。在一個態樣中’構件8 0 6可以經由按照第 二預定取樣速率（例如’ CLK 2)進行操作的複數個並行 多相濾波器來實施。另外’可以基於使用裝置8〇〇的無線 收發機的至少一個效能要求來設置第二預定取樣速率。具 體而言’可以經由結合CLK 2的多相濾波器6〇2和暫存器 612(如圖6所示）來實施構件706，或者，可以經由等效 裝置來實施構件706，其中該等效裝置使用用於設置操作 該等濾波器的時鐘或取樣速率的構件來實現並行濾波。作 為另一個實例，圖5的裝置中的濾波器組51〇可以使用能 夠按照第二預定取樣速率進行操作的複數個濾波器來實 施構件806。另外，構件806進一步可以操作以諸如藉由 使用多工器（例如，618)或用於在複數個信號之間進行 選擇的等效裝置，來在複數個多相濾波器的輸出之間進行 選擇。 裝置800亦包括：構件808,其用於按照第二預定取樣 速率對濾波後的輸入信號取樣進行内插，以便按照與如方 塊806所示的輸入信號的取樣速率（例如，π”）不相同的 取樣速率（例如，尸…）來實現輸出取樣，或者換言之， 31 201218622 實現輸入信號的重取樣。例如，構件8〇8可以經由線性内 插重取樣器（諸如，圖5的裝置中的内插器512’或者圖 6的裝置中的内插單元62G)來實施。此外，由於構件_ 具有並行漶波，所以用於內括&槐μ & & , 円插的構件能夠按照較低的取樣 速率進行操作，使得可以使㈣個乘法器（諸如乘法器 626)來執行内插，以便降低複雜度和成本。 亦應當注意的是，構件8G6和議可以按照第二預定取 樣速率（諸如CLK2)進行操作，其令如先前所論述的， 該第二預定取樣速率進而可以基於使用重取樣器的收發 機所期望的特定效能要求來進行決定。 裝置綱亦可以包括處理器81〇，諸如，用於實施或補 充圖8中所示的各個構件所執行的-或多個功能的微處理 器或通用處理器。此外’處理器81〇可以包括相關聯的記 憶體或電腦可讀取媒體812，以便儲存可由處理器81〇讀 =和執行的代碼或指令。應當注意的是，處理器81〇可以 疋通用處理Is、數位信號處理器（Dsp)、特殊應用積體電 路二ASIC)、現場可程式閘陣列（FpGA)或其他可程式邏 輯設備、個別閘門戎去雷a 次者電sa體邏輯、個別硬體元件或者其 任意組合。 圖9圖示裝置_的硬體實施的-部分，其中裝置900 =促進實現取樣速率轉換或重取樣。該電路農置用元 件符號900來表示，盆包括始妨 ，、包括綠路，並且可以是收發機200 的一種配置。在該廄用由 ’應當清楚的是，術語「電路 和「線路」被解釋為結構術語而不是功能術語。例如，線 32 201218622 路可以是電路元件（諸如多個積體電路元件）的集合，其 中該電路元件集合具有> ® 9戶斤圖示和描料處理及/或 記憶體元件、單元、方塊等等形式。 裝置_包括將若干電路鏈結在—起的中央資料匯流排 902。該等電路包括處理器9()4、接收電路9Q6、發射電路 9〇8和記憶體91〇。記.隐體910與處理胃9〇4進行電子通 訊，亦即，處理H 904可以從記憶體91()讀取f訊及/或向 記憶體910寫入資訊。 處理器904可以是通用處理器、中央處理單元（CPU)、 微處理器、數位信號處理器（DSp)、控制器、微控制器、 狀態機、特殊應用積體電路（ASIC)、可程式邏輯設備 (PLD)、現場可程式間陣列（FpGA) #。處理器⑽可 以包括處理設備的組合’例如’ Dsp和微處理器的組合、 複數個微處理器、一或多個微處理器與DSP核心的結合， 或者任何其他此類配置。 接收電路906和發射電路9〇8可以連接到叫射幻電 路’或者可以是灯電路的-部分，其中該RF電路沒有在 圖9中圖示。在向資料匯流排9〇2纟出所接收的信號之 別，接收電路906可以對該等信號進行處理和緩衝。此外， 在從設備_中發送來自資料匯流排9〇2的資料之前，發 射電路908可以對·哕杳4立、仓> * ^ 野該資科進灯處理和緩衝。處理器904可 以執行資料匯流排902的資料管理功能，並且進一步可以 通：資料處理功能，其中後者包括執行記憶體91。的 曰7内备。作為替代，發射電路9〇8和接收電路9〇6可以 33 201218622 是處理器904的一部分，而不是如圖9所示的單獨佈置。 記憶體910包括通常用元件符號912表示的一組指令。 指令9丨2可以由處理器9〇4執行以實施本案所描方 法’如例如，® 7的方法。指令912可以包括：用於按照 第一取樣速率對輪入信號進行取樣以實現一或多個輸入 信號取樣的代碼914。指令912亦可以包括：用於按照與 第-取樣速率相比更低的第二取樣速率來發起或控：輸 入信號取樣的並行濾波的代碼916。最後，指令912進一 步可以包括：用於發起或導致按照第二取樣速率對濾波後 的取樣進行内插，以便按照與輸入信號的取樣速率不相同 的取樣速率來實現輸出取樣的代碼918。 吕己憶體910中所示的指今912可1：义h α ?日V 叮以包括任何類型的電腦 可讀取語句。例如，記憶體910中的指令912可以代表一 或多個程式、常式、子常式、模組、函數、程序、資料集 等等。指Φ 912可以包括單個電腦可讀取語句和多個電腦 可讀取語句。 記憶體910可以s RAM(隨機存取記憶體）㈣。記憶 體910可以連接到另一個記憶體電路（未圖示），後者可 以是揮發性類型或者可以是非揮發性類型。作為替代，記 憶體910可以由其他電路類型構成’諸如EEPR0M(電子 可抹除可程式唯讀記憶體）、EPR0M (電子可程式唯讀記 憶體）、R〇M(唯讀記憶體）、ASIC (特殊應用積體電路）、 磁碟、光碟和本領域t熟知的其他記憶體。可以認為記憶 體910疋電腦程式産品的—個實例，纟中該電腦程式産品 34 201218622 包括其中儲存有指令912的電腦可讀取媒體。 根據上文的描述，本案的方法和裝置提供了用於多模式 或多頻帶無線數據機的敏捷取樣，其中該等多模式或多頻 帶無線數據機支援諸如LTE、UMTS、CDMA 2000和GPS 的多種技術。另外，使用多相濾波重取樣結構的敏捷取樣 速率轉換使得能夠進行具有有效影像抑制的任意取樣速 率轉換，同時使得能夠藉由減少内插操作所需要的取樣速 率來提供内插的較低複雜度（例如，在一階内插中僅一個 乘法器）。亦應當注意，本案的方法和裝置亦可適用於多 種通訊收發機，諸如，可適用於行動設備（例如，行動手 持裝置、使用者裝備（UE)、存取終端（AT)等等）和固 定站（例如，節點B、存取點（AP )、基地台等等）。 本領域技藝人士應當理解，資訊和信號可以使用多種不 同的技術和技藝中的任何一個來表示。例如，在貫穿上文 的描述中提及的資料、指令、命令、資訊、信號、位元、 符號和碼片可以用電壓、電流、電磁波、磁場或磁粒子、 光場或光粒子或者其任意組合來表示。 儘管在本案中為了使說明簡單而將所揭示方法示為並 描述為一系列或數個動作，但是應該理解的是，本案所描 述的過程並不受動作次序的限制，因為一些動作可以按照 不同次序發生，並且/或者可以與本案中圖示和描述的其: 動作同時發生。例如，本領域技藝人士應當瞭解的是，— 種方法可以替代地表示成一系列相互關聯的狀態或事件 (諸如在狀態圖中）。此外，並不需要所圖示的所有動作 35 201218622 來實她根據本案所揭示的方法的一個方法。 本領域技藝人士進-步應當瞭解，結合本案所揭示實施 例描述的各個說明性的邏輯區塊、模組、電路和演算法步 驟均可以實施成電子硬體、電腦軟體或兩者的組合。為了 清楚地說明硬體和軟體之間的此種可互換性，以上對各個 說明！·生的7G件、方塊、模組、電路和步驟均圍繞其功能進 行了整體描$。至於此種功能是實施成硬體還是實施成軟 體，取決於肖定的應、用和對整體系統所施加的設計約束。 本領域技藝人士可以針對每個特定應用，以變通的方式實 鉍所描述的功旎，但是，此種實施決策不應解釋為導致背 離本發明的保護範圍。 可以使用設計為執行本案所描述功能的通用處理器、數 位信號處理器（DSP )、特殊應用積體電路（ASIC )、現場 可程式閘陣列（FPGA )或其他可程式邏輯設備、個別閘門 或者電晶體邏輯、個別硬體元件或者其任意組合，來實施 或執行結合本案所揭示實施例描述的各個說明性的邏輯 區塊、模組和電路。通用處理器可以是微處理器，或者， 該處理器亦可以是任何一般的處理器、控制器、微控制器 或者狀態機。處理器亦可以實施為計算設備的組合，例 如’DSP和微處理器的組合、複數個微處理器、一或多個 微處理器與DSP核心的結合，或者任何其他此種配置。 結合本案所揭示實施例描述的方法或者演算法的步驟 可直接實現在硬體中、由處理器執行的軟體模組中，或兩 者的組合中。軟體模組可以常駐於RAM記憶體、快閃記 36 201218622 :::R〇M §己憶體、EPR〇M記憶體、EEPROM記憶體、 子器硬碟、可移除磁碟、CD R0M或者本領域已知的 =其他形式的储存媒體中。可以將一種示例性的健存媒 體輕合到處理器，抑L π # 士 而使該處理器能夠從該儲存媒體讀取 f訊以及向該儲存媒體寫入資訊。或者，儲存媒體亦可以 疋處理器的組成部分。處理器和儲存媒體可以常駐於ASIC 中該ASIC可以常駐於使用者終端中。或者，處理器和 儲存媒體亦可以作為個別元件常駐於使用者終端中。 為了使本領域任何技藝人士皆能夠實現或者使用本發 明，提供了對所揭示實施例的以上描述。對於本領域技藝 人士而s，對該等實施例的各種修改是顯而易見的，並且 本案定義的整體原理亦可以在不脫離本發明的精神或保 護範圍的基礎上適用於其他實施例。因此，本發明並非意 欲受限於本案所圖示的實施例，而是要與本案揭示的原理 和新賴特徵的最廣範圍相一致。 【圖式簡單說明】 圖1圖示一種可以在其中使用本案裝置和方法的多工存 取無線通訊系統。 圖2是收發機設備的方塊圖，在該收發機設備中可以使 用用於對資料進行基於資料的動態縮放的方法和裝置。 圖3是可以在圖2的裝置中使用的具有時間連續據波的 重取樣器的方塊圖。 圖4是圖示圖3的裝置中的輸入取樣和輸出取樣之間的 37 201218622 時序關係的示圖。 圖5是可以在圖2的裝置中使用的、具有並行濾波的重 取樣器的實施的示意圖。 圖6是可以在圖2的裝置中使用的、具有並行多相濾波 的重取樣器的另一實施的示意圖。 圖7是用於取樣速率轉換的方法的流程圖。 圖8是根據本發明的另一重取樣器裝置的示意圖。 圖9圖示根據本發明的、配置為促進取樣速率轉換的裝 置的硬體實施的一部分。 【主要元件符號說明】 100節點B/存取點（AP) /基地台 104 天線 106 天線 108 天線 110 天線 112 天線 114 天線 116使用者装備（UE) /存取終端（AT) /無線終端 118上行鏈路或反向鏈路/通訊鏈路 120下仃鏈路或前向鏈路/通訊鏈路 122 存取終端 124反向鏈路/通訊鏈路 126前向鏈路/通訊鏈路 38 201218622 200 無線收發機 202 發射機（TX)部分 204 接收機（RX)部分 206a 天線 206b 天線 208 編碼器 210 處理器 212 波形產生區塊/波形產生器 214 取樣區塊/取樣器 216 數位類比轉換器（DAC) 218 類比數位轉換器（ADC) 220 取樣器 222 解調器 224 解碼器 300 模型 302 概念性時間連續的類比内插濾波器 304 概念性内插器
306 概念性DAC 402 輸入取樣等時線 404 輸出取樣等時線 500 重取樣裝置 502 前一信號處理鏈 504 第一取樣速率區域 506 速率轉換器 39 201218622 508 第二取樣速率區域 510 濾波器組 512 線性内插器 514 後續信號處理鏈 600 重取樣裝置 602〇 多相;慮波器 602! 多相遽波器 6022 多相濾波器 6028 多相慮波器 E〇 多相渡波器 Ει 多相遽波器 E2 多相濾波器 604 前一信號處理鏈 606 延遲暫存器 608 虛線 610 控制器 612 延遲暫存器 614 速率轉換器 616 虛線 618 多工器 622 延遲暫存器 624 加法器/求和函數 626 乘法器 628 加法器 40 201218622 630 後續信號處理鏈 700 示例性方法 702 方塊 704 方塊 706 方塊 800 重取樣裝置 802 構件 804 通訊匯流排 806 構件 808 構件 810 處理器 812 記憶體/電腦可讀取媒體 900 裝置 902 中央資料匯流排 904 處理器 906 接收電路 908 發射電路 910 記憶體 912 指令 914 代碼 916 代碼 918 代碼 41