TW201206296A - Multilayer wiring substrate and method of manufacturing the same - Google Patents

Multilayer wiring substrate and method of manufacturing the same Download PDF

Info

Publication number
TW201206296A
TW201206296A TW100106316A TW100106316A TW201206296A TW 201206296 A TW201206296 A TW 201206296A TW 100106316 A TW100106316 A TW 100106316A TW 100106316 A TW100106316 A TW 100106316A TW 201206296 A TW201206296 A TW 201206296A
Authority
TW
Taiwan
Prior art keywords
layer
resin insulating
terminal
terminal portion
stacked
Prior art date
Application number
TW100106316A
Other languages
English (en)
Inventor
Shinnosuke Maeda
Takuya Torii
Tetsuo Suzuki
Satoshi Hirano
Original Assignee
Ngk Spark Plug Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Spark Plug Co filed Critical Ngk Spark Plug Co
Publication of TW201206296A publication Critical patent/TW201206296A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

201206296 六、發明說明: 【發明所屬之技術領域】 本申請案主張於2010年2月26日所申請之日本專利 申請案號201 0-〇4 1 469的優先權,以參考方式將該申請案 之整體揭露內容倂入本文。 本發明關於一種多層配線基板及其製造方法,該多層 配線基板具有多層堆疊式構成’且不具兩表面上依序形成 有增建層之所謂的核心基板’其中多層堆疊式構成係藉由 交替堆疊複數個樹脂絕緣層及複數個導體層而多層化,樹 脂絕緣層具有相同的樹脂絕緣材料作爲主要元件。 【先前技術】 近幾年來,作爲電腦之微處理器等用之半導體積體裝 置(1C晶片)在速度上已增進且功能更多,且因此,1C晶片 趨於增加端子數目及降低端子間之間距。通常,大量端子 以陣列式密集配置在1C晶片之底面上。這種端子組爲覆晶 連接至母板上之端子組。然而,因1C晶片側端子組與母板 側端子組間之端子間的間距差異大’在將1C晶片直接連接 至母板上時會有困難。因此,通常,製造含安裝在1C晶片 安裝配線基板上之1C晶片的半導體封裝’接著將其安裝在 母板上。 在核心基板之正反兩表面上形成有增建層之多層配線 基板被商業化爲形成此種封裝之1C晶片安裝配線基板。例 如,多層配線基板使用以樹脂浸漬(resin-impregnated)強化 纖維所形成之樹脂基板(玻璃環氧基板等)作爲核心基板。 -4 - 201206296 而且,藉由將樹脂絕緣層及導體層交替堆疊在具剛硬特性 之核心基板之正反表面上’形成增建層。亦即’在多層配 線基板中,核心基板作爲強化之角色且形成爲遠比增建層 還厚。此外'核心基板由貫穿其中之配線(詳目之’通孔導 體等)所形成,以電性連接形成在核心基板之正反兩表面上 之增建層。 近幾年來,隨著半導體裝置的高速化’所使用之信號 頻率已轉移至高頻帶。在此情況中,貫穿核心基板之配線 成爲一個大電感,造成高頻信號之傳送耗損或電路誤動 作,且妨礙高速化。爲解決此等問題’揭露不具核心基板 之多層配線基板(例如’見專利文件1)。因多層配線基板無 相當厚之核心基板而減少配線全長,故減少高頻信號之傳 送耗損,藉此,以高速運作半導體積體電路裝置是可能的。 相關技術文件 專利文件 [專利文件 1] JP-A 2009-117703 【發明内容】 在專利文件1中,提議一種多層配線基板,其中在1C 晶片之安裝表面上,除了形成1C晶片之連接端子以外,還 形成如晶片電容器等被動元件的連接端子。亦即,多層配 線基板中1C晶片之安裝表面的上面形成有連接標的各異 之複數種連接端子。而且,在具有與在1C晶片之安裝表面 側的最上外層的樹脂絕緣層之表面相同高度的位置,形成 複數種連接端子之表面。同樣地,若在與最上外層之樹脂 201206296 絕緣層表面的相同高度形成各連接端子,則在連接複數種 元件時會遭受困難。更詳言之,在藉由使用焊球在1C晶片 之連接端子上面形成有焊料凸塊的情況中,若1C晶片之連 接端子的表面係在與樹脂絕緣層之表面相同的高度,則難 以在端子上配置焊球。此外,在藉由使用焊料將晶片電容 器連接至被動元件之連接端子的情況中,因可僅在端子之 上表面上形成焊粒,所以可能會缺乏連接堅固性。 本發明已考慮到以上問題。本發明之目的在提供一種 多層配線基板供精確地連接1C晶片及被動元件。 依據本發明之第一例示觀點,提供一種多層配線基 板,包括: 堆疊式構成,係藉由交替堆疊複數個樹脂絕緣層及複 數個導體層而多層化,樹脂絕緣層係以相同的材料形成作 爲主要元件;複數個第一主表面側連接端子,係配置在堆 疊式構成之第一主表面上;以及複數個第二主表面側連接 端子,係配置在堆疊式構成之第二主表面上;其中複數個 導體層係配置在複數個樹脂絕緣層中且由直徑會隨著接近 第一主表面或第二主表面而擴張之導通導體(via conductor) 所連接:其中,複數個第一主表面側連接端子包含:1C晶 片連接端子,係具有作爲連接標的之1C晶片;及被動元件 連接端子,係具有作爲連接標的之被動元件且面積大於1C 晶片連接端子:1C晶片連接端子位於在最上外層之樹脂絕 緣層中所形成的開口中,該最上外層之樹脂絕緣層係曝露 於堆疊式構成之第一主表面;被動元件連接端子係由形成 201206296 在最上外層之樹脂絕緣層上的上端子部、及位於在最上外 層之樹脂絕緣層中上端子部之內側部位所形成之開口中的 下端子部所形成;其中最上外層之樹脂絕緣層的表面定義 爲參考表面;以及其中上端子部之上面高於參考表面,且 1C晶片連接端子之上面與下端子部之高度係等於或低於參 考表面之高度。 依據本發明之第一例示觀點,提供多層配線基板作爲 不具核心基板之無核心配線基板,其中交替堆疊由相同的 樹脂絕緣材料作爲主要元件所組成的複數個樹脂絕緣層、 及複數個導體層。在多層配線基板中,第一主要表面之上 設有兩種連接端子,亦即,1C晶片之連接端子及面積較1C 晶片之連接端子寬的被動元件之連接端子。被動元件之連 接端子由上端子及下端子所形成,上端子係形成在最上外 層之樹脂絕緣層.上,且下端子係配置在與在最上外層之樹 脂絕緣層之複數個部位所形成之開口相對應的位置。此 外,1C晶片之連接端子係配置在與在最上外層之樹脂絕緣 層中所形成各開口相對應的位置。在此情況中,將1C晶片 之連接端子的上表面及被動元件之連接端子的下部配置成 高度等於或低於最上外層之樹脂絕緣層表面(參考表面)。 有利的是,最上外層之樹脂絕緣層作用爲防焊阻劑(solder resist),使得可將用以連接1C晶片或被動元件之焊料準確 地設置在各連接端子上。此外,在被動元件之連接端子中, 於上端子部之內側形成複數個開口,且各開口塡有焊料, 藉此可確實地電性連接上端子部及下端子部。在此情況 201206296 中,被動元件之連接端子的上端子部及下端子部利用焊接 予以三維連接,且可將被動元件以充分堅固性連接至被動 元件之連接端子。此外,形成被動元件之連接端子的上端 子部係配置在高於參考表面之位置。亦即,用於連接被動 元件之被動元件之連接端子的上表面(上端子部)係配置在 高於1C晶片連接端子之上表面的位置。在以此種方式形成 1C晶片之連接端子及被動元件之連接端子時,可將1C晶 片及被動元件準確地連接至配置在不同高度位置之各連接 端子。 依據一實施方式,上端子部包含形成在最上外層之樹 脂絕緣層上的銅層及由銅層之銅以外的金屬所製成之塗布 金屬層。較佳是,銅層較塗布金屬層薄。以此種方式,可 降低上端子部對最上外層之樹脂絕緣層之參考表面的高度 (凸起量),且可輕易在上端子部上執行焊料印刷(solder print)。此時,若形成高的上端子部,則因端子側表面之面 積變得較大,故附著至端子側表面之焊料可能在水平方向 擴展。在此情況中,需以端子間之某些間隔配置被動元件 之連接端子。相反的,若形成低的上端子部,則因防止焊 料在水平方向擴展,故要以減少之端子間距配置被動元件 之連接端子是可能的。 較佳是,形成上端子部之塗布金屬層及銅層的總厚度 小或等於15μιη»依此方式,可確實地降低上端子部對最上 外層之樹脂絕緣層之參考表面的高度。 較佳是,上端子部之銅層爲無電解鍍銅層或銅膜,且 201206296 塗布金屬層係由包含形成在無電解鍍銅層或銅層上的無電 解鍍鎳層及無電解鍍金層之至少兩層所製成。在塗布金屬 層中,可將鈀層配置在無電解鍍鎳層及無電解鍍金層之 間。若銅層及塗布金屬層係由無電解電鍍所形成,則可形 成薄的上端子部。尤其是,若銅層係由無電解鍍銅所形成, 則可將銅層形成爲比銅層係由電解鍍銅所形成之情況來得 薄。結果,可降低上端子部對最上外層之樹脂絕緣層之參 考表面的高度。 較佳的是上端子部具有銅層端子部之上表面(面)及側 表面(面)覆以塗布金屬層的構成。以此種方式,上端子部 之銅層的上表面及側表面可確實地形成有焊料,藉此,可 以足夠剛性連接被動元件。 形成在與樹脂絕緣層之最上外層中之上端子部之內側 (內部區域)相對應之部位(複數個部位)的開口(或,實際上 爲複數個開口),可使樹脂材料曝露在內側表面,且可塗布 有銅層或塗布金屬層,藉以覆蓋內側表面。本文中,在開 口之內側表面覆以銅層或塗布金屬層之情況,被動元件之 連接端子的上端子部及下端子部可利用銅層或塗布金屬層 以電性連接。此外,在開口內側表面之樹脂材料被曝露的 情況,因不需在內側表面上設置銅層或塗布金屬層’故可 輕易形成被動元件之連接端子。 形成在複數個樹脂絕緣層中之導通導體可具有沿第二 主要表面側至第一主要表面側之方向直徑逐漸擴張之形 狀。以此種方式,可準確製造不具核心基板之無核心配線 201206296 基板。 較佳的是複數個樹脂絕緣層由不具光硬化特性之樹脂 絕緣材料所形成,例如,熱固性樹脂絕緣材料之硬化物。 在此情況中,形成有各種連接端子之最上外層之樹脂絕緣 層,係由具有與內側之樹脂絕緣層相同優越絕緣特性之樹 脂絕緣材料所形成,藉此可減少連接端子間之間隔,且因 此可以高密度整合多層配線基板。 形成複數個樹脂絕緣層之適當的高分子材料可包含, 例如,如環氧樹脂、酚樹脂、胺基甲酸酯樹脂、矽樹脂、 聚醯亞胺樹脂等之熱固性樹脂,以及如聚碳酸酯樹脂、丙 烯酸樹脂、聚縮醛樹脂、聚丙烯等之熱塑性樹脂。此外, 適當的高分子材料可包含以上樹脂及如玻璃纖維(玻璃織 布或玻璃不織布)或聚醯胺纖維等之有機纖維之複合材 料,或可包含樹脂複合物,例如以如下方式形成之樹脂複 合物:將如連續多孔性PTFE之三維網狀氟化樹脂系材料 浸漬以如環氧樹脂等之熱固性樹脂。同時,關於”具有相同 樹脂絕緣材料作爲主要元件之複數個樹脂絕緣層”,例如若 在所有複數個樹脂絕緣層中使用相同熱固性樹脂作爲主要 材料,則即使如浸漬在熱固性樹脂中之有機纖維的添加物 有所差異,亦可將此種情況包含至本發明之詳細實施例。 依據本發明之第二例示觀點,提供一種製造多層配線 基板之方法,多層配線基板具有:堆疊式構成,係藉由交 替堆疊複數個樹脂絕緣層及複數個導體層而多層化,樹脂 絕緣層係以相同的材料作爲主要元件形成;複數個第一主 -10- 201206296 表面側連接端子,係配置在堆疊式構成之第一主表面上; 複數個第二主表面側連接端子,係配置在堆疊式構成之第 二主表面上;以及複數個導體層,係配置在複數個樹脂絕 緣層中且由直徑會沿著面對第一主表面或第二主表面之方 向而擴張之導通導體所連接;該方法包括:基底製備製程, 係製備上面堆疊有可剝離狀態之堆疊金屬箔的基底;增建 製程,係將複數個導體層及複數個樹脂絕緣層交替堆疊在 堆疊金屬箔上’藉以形成堆疊式構成且其中將塗布金屬箔 塗布在其最上外層之最外表面上;開口形成製程,係於增 建製程後,在最上外層之樹脂絕緣層中形成開口,藉以將 與第一主表面側連接端子之下端子部相對應的導體層曝 露;端子形成製程’係於增建製程後,部分地蝕刻塗布金 屬箔,藉以形成第一主表面側連接端子之上端子部·,以及 基底移除製程,係於開口形成製程及端子形成製程後移除 基底。 依據本發明之第二例示觀點,藉由以增建製程交替堆 疊複數個樹脂絕緣層及複數個導體層形成堆疊式構成。此 後’在開口形成製程中,開口係形成在最上外層之樹脂絕 緣層中,藉以使開口中之下端子部的導體層曝露。而且, 在端子形成製程期間,可將設置在最上外層作爲增建材料 之金屬箔部份蝕刻以形成上端子部的圖案。以此方式,可 準確地形成由上端子部及下端子部所形成之第一主表面側 連接端子。而且’在第一主表面側連接端子中,以焊料塡 充開口,藉此可電性連接上端子部及下端子部。在此情況 -11 - 201206296 中,第一主表面側連接端子之上端子部及下端子部可透過 焊料予以三維連接,藉此可充分確保在第一主表面側連接 端子處焊接連接之強度。 在增建製程中,’較佳的是,複數個樹脂絕緣層係由不 具光硬化性之樹脂絕緣材料的硬化物所製成。依此方式, 形成有各種連接端子之最上外層之樹脂絕緣層係由具有與 內側之樹脂絕緣層相同優越絕緣特性之樹脂絕緣材料所形 成,藉此可減少連接端子間之間隔,且因此可以高密度整 合多層配線基板。 在開口形成製程中,較佳的是,藉由執行雷射鑽孔製 程,將含增建材料之金屬箔上之金屬箔、及最上外層之樹 脂絕緣層形成開口。依此方式,可將開口準確形成在上端 子部之內側部位。 依據一實施方式,將含增建材料之金屬箔上的金屬箔 部份蝕刻’藉以.形成第一主表面側連接端子之上端子部, 且之後’藉由執行開口形成製程形成開口。依此方式,於 端子形成製程期間’可形成在與開口相對應之部位具有通 孔之上端子部。而且,在開口形成製程中,藉由僅處理樹 脂絕緣層而不處理金屬箔便可輕易形成開口。 依據本發明之第三例示觀點,提供一種製造多層配線 基板之方法’該多層配線基板具有:堆疊式構成,係藉由 交替堆疊複數個樹脂絕緣層及複數個導體層而多層化,樹 脂絕緣層係以相同的材料作爲主要元件而形成;複數個第 一面側連接端子’係配置在堆疊式構成之第一主表面上; -12- 201206296 複數個第二主表面側連接端子,係配置在堆疊式構成之第 二主表面上;以及複數個導體層,係配置在複數個樹脂絕 緣層中且由直徑會沿著面對第一主表面之方向而擴張之導 通導體所連接;該方法包括:基底製備製程,係製備上面 堆疊有可剝離狀態之堆疊金屬箔的基底;增建製程,係將 複數個導體層及複數個樹脂絕緣層交替堆疊在堆疊金屬箔 上,形成堆疊式構成;開口形成製程,係於增建製程後, 在最上外層之樹脂絕緣層上執行雷射鑽孔製程,藉以形成 複數個開口,每一個開口將與複數個第一主表面側連接端 子之每一者之下端子部相對應的導體層部位曝露;整體鍍 敷製程,係在堆疊式構成上執行無電解鍍銅,以形成覆蓋 複數個開口及複數個樹脂絕緣層之整體鍍敷層;端子形成 製程,係於整體鍍敷製程後,部分地蝕刻形成在最上外層 之樹脂絕緣層上之整體鍍敷層,在圍繞每一個開口之上部 位的區域形成複數個第一主表面側連接端子之每一者的上 端子部;以及基底移除製程,係於開口形成製程及端子形 成製程後移除基底。依據本發明之第三例示觀點,可準確 形成由上端子部及下端子部所形成之第一主表面側連接端 子。 【實施方式】 [第一示實施例] 之後’將參考圖式’說明依據本發明第一例示實施例 之詳細多層配線基板。 第1圖爲表示依據本發明第一例示實施例之多層配線 -13· 201206296 基板之示意構成的放大切面圖。第2圖爲觀自上方之多層 配線基板的平面圖且第3圖爲觀自下方之多層基板的平面 圖。 如第1圖中所示,多層配線基板10爲形成不具核心基 板之無核心配線基板,且具有藉由交替堆疊四層樹脂絕緣 層21、22、23、24及以銅形成之導體層26而多層化之配 線堆疊部3 0 (堆疊結構),其中樹脂絕緣層係以相同的樹脂 絕緣材料作爲主要元件形成。樹脂絕緣層21至24之每一 者係使用不具光硬化性之樹脂絕緣材料所形成,更詳言 之,爲包含熱固性環氧樹脂之硬化物作爲主要材料的增建 材料。在多層配線基板10中,在配線堆疊部30之上表面 31(第一主表面側)上配置有複數個連接端子41、42(第一主 表面側連接端子)。 如第1及2圖中所示,本發明之第一例示實施例的多 層配線基板1 〇包含將連接至作爲連接標的1C晶片之1C晶 片連接端子41、及將連接至作爲配置在配線堆疊部30之 上表面31之複數個連接端子41、42之晶片電容器(被動元 件)的電容連接端子42 (被動元件之連接端子)。在配線堆疊 部3 0之上表面3 1側,複數個1C晶片連接端子41係以陣 列形式配置在位於基板中心之晶片安裝區43上。此外,電 容器連接端子42爲面積大於1C晶片連接端子41且配置在 晶片安裝區43外側之連接端子。 同時,如第1及3圖中所示,在配線堆疊部30之下表 面32側(第二主表面側),以陣列形式配置LGA(地柵格陣 -14- 201206296 列,land grid array)用之複數個連接端子45 (作爲第二主表 面連接端子之母基板用之連接端子),而LGA之連接標的 爲母板(母基板)。此等母基板用之連接端子45的面積寬於 上表面31側之1C晶片連接端子41及電容器連接端子42。 樹脂絕緣層21、22、23、24,每一者設有導通孔33 及導通導體34。導通導體34皆具有直徑在相同方向(如第 1圖中所示,沿下表面側至上表面側方向)逐漸擴張之形 狀,且作用爲將導體層26、1C晶片連接端子41、電容器 連接端子42、及母基板用之連接端子45彼此電性連接, 成可運作。 在配線堆疊部3 0之上表面3 1,開口 3 5係形成在已被 曝露成最上外層之第四層的樹脂絕緣層24中,且1C晶片 連接端子41係以使其上表面高度低於樹脂絕緣層24表面 (參考表面)的方式形成在開口 35中。1C晶片連接端子41 係由作爲主要材料之銅所形成,且具構成爲僅有曝露在開 口 35中之銅層的上面被鍍敷層46覆蓋(詳言之,爲鎳金鍍 敷層)。而且’使經曝露之1C晶片連接端子41之上面成爲 透過焊料凸塊(未示出)覆晶連接至1C晶片。 如第1及4圖中所示’電容器連接端子42係由形成在 最上外層之樹脂絕緣層24上的上端子部42a、及形成在內 層之樹脂絕緣層上的下端子部42b所形成。在最上外層之 樹脂絕緣層24中,開口 36係形成在位於上端子部42a內 側區中之複數個部位(在本例示實施例爲兩個部位),且下 端子部42b係配置在與開口 36相對應之部位。在本例示實 -15- 201206296 施例中,樹脂絕緣層24之樹脂材料係曝露在開口 3 6之內 側表面。 電容器連接端子42之上端子部42a係形成在比樹脂絕 緣層24之表面(參考表面)高之其上表面位置,且下端子部 4 2 b係形成在高度與I c晶片端子4 1之上表面相同的位置。 亦即,在依據本發明之本例示實施例的多層配線基板10 中,1C晶片連接端子’4 1之上表面的高度異於電容器連接 端子42之上表面,面積相當大之電容器連接端子42之上 表面係構成爲高於面積相當小之1C晶片連接端子41之上 表面。 電容器連接端子42之上端子部42 a具有形成在最上外 層之樹脂絕緣層24上之銅層47、及形成爲覆蓋銅層47之 上表面與側表面之鍍敷層48 (塗布金屬層)。在上端子部42 a 中,銅層47之厚度(大致爲5μιη)比鍍敷層48之厚度(大致 爲8μηι)薄,且銅層47與鍍敷層48之總厚度小於15μπι。 鍍敷層48係由銅以外之金屬形成。依據本發明之本例示實 施例,鍍敷層48係由兩層無電解鍍鎳層及無電解鍍金層製 成。 電容器連接端子42之下端子部42b係由作爲主要元件 之銅層所形成,且只有曝露在開口 36中之銅層的上表面被 銅以外之鍍敷層48 (詳言之爲鎳金鍍敷層)覆蓋。而且,在 電容器連接端子42中’以焊料(未示出)塡充開口 36,藉以 將上端子部42a與下端子部42b相互電性連接,且透過焊 料連接晶片電容器之外部端子。 -16- 201206296 如第1圖中所示,在配線堆疊部3 0之下表面3 2側, 複數個開口 3 7係形成在呈曝露之最外層之樹脂絕緣層2 i 中’且對應複數個開口 37之位置而配置母基板連接端子 45。詳言之,母基板連接端子45係由作爲主要材料之銅所 形成且端子外面45a係配置在自最外層之樹脂絕緣層2 1之 表面2 1a凹陷的內側。此外,母基板連接端子45具有一種 構成,其中只有經曝露在開口 37中之銅層的上表面被銅以 外之鎪敷層49 (詳言之爲鎳金鍍敷層)覆蓋。而且,母基板 連接端子45之外表面係透過焊接(未示出)連接至母基板。 例如,可依以下順序製造如上構成之多層配線基板1 0» 首先,在增建製程中,製備具有充分堅固性之支撐基 板(玻璃環氧基扳等),且藉由增建樹脂絕緣層21至24及 導體層2 6,將配線堆疊部3 0形成在支撐基板上。 以下將更詳加說明。如第5圖中所示,藉由將環氧樹 脂製成之接著薄片狀之絕緣樹脂系材料施加在支撐基板50 上,形成基底樹脂絕緣層51,藉以取得由支撐基板50及 基底樹脂絕緣層5 1所形成之基底板52。而且,如第6圖 中所示,堆疊金屬片54係配置在基底樹脂絕緣層51之上 表面上(基底製備製程)。本文中,堆疊金屬片54係配置在 基底樹脂絕緣層51上,藉以確保接著力,可使堆疊金屬片 54在後續製程中不會自基底樹脂絕緣層51剝離。堆疊金 屬片54係藉由將兩片銅箔55、56(堆疊金屬箔)接著成可剝 離狀態而形成。詳言之,堆疊金屬片54係透過金屬鍍敷(例 如,鉻鍍敷、鎳鍍敷、鈦鍍敷或此等鍍敷之混合)形成銅箔 -17- 201206296 5 5及銅箔5 6陣列。 之後,與母基板連接端子45相對應之金屬導體係形成 在堆疊金屬片54上。更詳言之,藉由執行無電解鍍銅(未 示出),形成覆蓋堆疊金屬片54或基底52之整體表面鍍敷 層。用於形成防鍍阻劑之乾膜係積層在堆疊金屬片54之上 表面上,且使乾膜曝光及顯影。結果,製備在與母基板連 接端子45(見第7圖)相對應之部位具有開口之防鍍阻劑57 的預定圖案。而且,在已形成防鍍阻劑5 7之狀態,選擇性 執行電解鍍銅,藉以將金屬導體58形成在堆疊金屬片54 上,且將防鍍阻劑5 7剝離(見第8圖)。 在形成金屬導體58後,以粗糙化製程(CZ製程)處理 金屬導體5 8之表面以增強樹脂絕緣層與金屬導體5 8間之 接著力。此時,將金屬導體58之表面粗糙化且同時將金屬 導體58之邊緣變圓。接著,如第9圖中所示,配置薄片狀 之樹脂絕緣層21以圍繞上面形成金屬導體58之堆疊金屬 片54,之後,實施樹脂絕緣層21之接著。本文中,樹脂 絕緣層21係穩固地接著至_疊金屬片54及金屬導體58, 且同時在堆疊金屬片54之周圍區域接著至基底樹脂絕緣 層51,藉以密封堆疊金屬片54。 如第1 0圖中所示,藉由執行,例如,使用準分子 (Excimer)雷射、或UV雷射、或C02雷射等之雷射製程, 在樹脂絕緣層21之預定位置(金屬導體58之上部位)形成 導通孔33。隨後,可透過使用如過錳酸鉀溶液等之蝕刻溶 液的除渣製程來去除各導通孔33中之殘渣。同時,在除渣 -18- 201206296 製程中,可執行使用蝕刻溶液之製程以外之使用〇2電漿的 電漿灰化製程。 在除渣製程後,藉由執行依據習知方法之無電解鍍銅 及電解鍍銅,將導通導體34形成在各導通孔33中。此外, 藉由執行依據習知方法(例如,半加成法)之蝕刻製程,在 樹脂絕緣層21上將導體層26圖案化(見第11圖)。 此外,藉由與將第一層之樹脂絕緣層21及導體層26 堆疊在樹脂絕緣層21相同之方法,形成第二至第四層之樹 脂絕緣層22至24及導體層26(增建製程)。本文中,藉由 使用具有銅箔之增建材料,形成最外層之樹脂絕緣層2 4, 且藉由使用不具有銅箔之一般增建材料,形成其它樹脂絕 緣層22、23。結果,如第12圖中所示,形成藉由交替堆 疊複數個樹脂絕緣層21至24及複數個導體層26而多層化 之配線堆疊部60,且以銅箔62(塗布金屬箔)塗布配線堆疊 部60之上表面(樹脂絕緣層60之最外表面)。 如第13圖中所示’藉由雷射鑽孔製程來處理最上外層 之樹脂絕緣層24 ’藉以在樹脂絕緣層24中形成貫穿銅箔 62之開口 35、36(開口形成製程)。隨後,執行除渣製程, 藉由使用過錳酸鉀溶液或02電漿等,去除各導通孔35、 3 6中之殘渣。同時,如第1 3圖中所示,在配線堆疊部6 0 中’位在堆疊金屬片54上之區域係與多層配線基板1 〇之 配線堆疊部3 0相對應。此外,在配線堆疊部6 〇中,透過 開口 35曝露之一部份導體26係與1C晶片連接端子41相 對應’透過開口 36曝露之一部份導體26係與電容器連接 -19- 201206296 端子42之下端子部42b相對應。 在除渣製程步驟後,部分地蝕刻樹脂絕緣層24表面上 之銅箔62,藉以形成電容器連接端子42之上端子部42 a(端 子形成製程)。更詳言之,用於形成防蝕阻劑之乾膜係積層 在配線堆疊部60之上表面上(銅箔62之表面),且使乾膜 曝光及顯影。因此,形成防飩阻劑63·之預定圖案以覆蓋與 上端子部42a相對應之部位(開口 36及外緣)。在該狀態, 蝕刻配線堆疊部60以移除銅箔62之非必要部位,藉以在 最外層之樹脂絕緣層24上形成上端子部42a,且之後,將 防蝕阻劑63剝離(見第1 5圖)。 在開口形成製程及端子形成製程之程序(procedure) 後,藉由切片裝置(未示出)切割配線堆疊部60,藉以移除 配線堆疊部3 0之周圍區域(切割製程)。此時,如第1 5圖 中所示,沿配線堆疊部3 0與周圍部位64間之邊界(由第1 5 圖中箭頭所示之邊界),全部切除位在配線堆疊部30下方 之基底52(支撐基板50及基底樹脂絕緣層51)。依據切割 製程,曝露出已爲樹脂絕緣層21所密封之堆疊金屬片54 的外緣部位。亦即,移除周圍部位64,藉以移除在基底樹 脂絕緣層5 1與樹脂絕緣層21之間的接著部。結果,僅透 過堆疊金屬片54連接配線堆疊部30及基底52。 本文中,如第16圖中所示,在堆疊金屬片54中,在 介面處剝離一對銅箔5 5、5 6,藉以自配線堆疊部3 0移除 基底52’將銅箔55曝露在配線堆疊部30之下表面上(樹脂 絕緣層2 1)。 -20- 201206296 之後,在配線堆疊部3 0之下表面3 2側,藉由蝕刻移 除銅箔55同時留下金屬導體58部位,藉以形成母基板連 接端子45。詳言之,用於形成防蝕阻劑之乾膜係積層在配 線堆疊部3 0之上表面3 1上,且使乾膜曝光及顯影,藉以 形成覆蓋上表面3 1之整體表面之防蝕阻劑。在該狀態,蝕 刻配線堆疊部3 0以完全移除銅箔5 5,且同時,部分地移 除金屬導體58之下部位。結果,在樹脂絕緣層24中形成 開口 37,且留在開口 37中之金屬導體58變成母基板連接 端子45(見第17圖)。 之後,依序將敷1C晶片連接端子41之表面、電容器 連接端子42之表面(上端子部42a之上表面與側表面以及 下端子部42b之上表面)及母基板連接端子45之表面無電 解鍍敷及電解鍍,藉以在各端子41、42、45表面上形成鎳 金鍍敷層46、48、49。如第1圖中所示,透過以上製程製 造多層配線基板1 〇。 因此,依據例示實施例,可獲得以下效果。 (1)依據本實施例,在多層配線基板10中,電容器連 接端子42包含上端子部42a及下端子部42b,上端子部42a 係形成在最外層之樹脂絕緣層上,且各下端子部42b係配 置成對應於形成在樹脂絕緣層24中之複數個部位的開口 36。此外,1C晶片端子41係配置成對應於形成在樹脂絕 緣層24中之開口 35,且1C晶片端子41之上表面及電容 器連接端子42之下端子部42b係配置在高度低於最外層之 樹脂絕緣層24之表面的位置。因此,最外層之樹脂.絕緣層 •21- 201206296 24作用爲防焊阻劑,藉此可在各連接端子41、42上 地形成焊料用於連接1C晶片或晶片電容器的焊料。似 在電容器連接端子42中,在上端子部42 a之內部區域 兩個開口 36,且以焊料塡充各開口 36,藉此可確實地 連接上端子部42a及下端子部42b。在此情況中,電 連接端子42之上端子部42a及下端子部42b係透過焊 三維連接,且電容器連接端子42可被焊接而連接至具 堅固性之晶片電容器。此外,電容器連接端子42中所 上端子部42a係配置在較樹脂絕緣層24表面還高之右 亦即,用於連接晶片電容器之電容器連接端子42之上 (上端子部42a)係配置在較1C晶片連接端子41之上表 高之位置。若1C晶片連接端子41及電容器連接端子 配置爲如此,則具有不同高度之各連接端子41、42可 地連接至1C晶片及晶片電容器。 (2)在本實施例中,電容器連接端子42之上端子g 具有銅層47及鍍敷層48,且銅層47係形成比鍍敷 薄。依此方式,若形成上端子部42a,則上端子部42a 度(凸出量)可能低於樹脂絕緣表面,藉此可在上端子音 上輕易執行焊料膏印刷。此外,若上端子部42a係形 高度,則焊料未在水平方向擴展,藉此可將電容器連 子4 2配置成減少之端子間的間距。此外,在厚厚地形 端子部42a之情況,必須以半加成法執行額外之電解 製程。依據本實施例,形成上端子部42a之銅層47 厚度爲5 μιη,藉此可省略電解鍍銅製程。結果,可 準確 :外, 形成 電性 容器 料作 充分 含之 l. P?a /·置。 表面 面還 42係 確實 15 42a 層48 之高 15 42a 成低 接端 成上 鍍銅 :薄至 ,少形 -22- 201206296 成多層配線基板10之製程數目。 (3 )在多層配線基板1 〇中,依據本發明之本例示實施 例’電容器連接端子42之上端子部42a具有一種構成,其 中係以鍍敷層48覆蓋銅層47之上面及側面。依此方式, 可確實地將焊料形成在上端子部之上面,藉此可充分堅固 地焊接晶片電容器。 第二例示實施例 接著,依據本發明之第二例示實施例,將參考圖式, 詳細說明多層配線基板。如第1 8圖中所示,在依據本例示 實施例之多層配線基板10A中,形成在配線堆疊部30之上 面31側之電容器連接端子42及其製造方法係與第一例示 實施例者相異。之後,將主要說明第一例示實施例與第二 例示實施例之間的差異。 如第18及19圖中所示,電容器連接端子42包含形成 在最上外層之樹脂絕緣層24上的上端子部42a、形成在內 側層之樹脂絕緣層23上的下端子部42b、及用於連接上端 子部42a及下端子部42b之中端子部42c。如同在上端子部 42a中,中端子部42c係由銅層47及鍍敷層48形成,藉以 覆蓋開口 3 6之整體內側。亦即,依據本例示實施例’不像 本發明之第一例示實施例’開口 3 6內側中之樹脂絕緣層 2 4之樹脂材料未被曝露。此外’在第一例示實施例中’係 由包含增建材料之銅箔的銅箔62形成上端子部42 a之銅層 47。相反的,依據本例示實施例’形成上端子部42a及中 端子部42c之銅層47係由無電解鍍銅層形成。同時’形成 -23- 201206296 上端子部42a及中端子部42c之銅層48(塗布金屬只 同在本發明之第一例示實施例中,係由兩層無電解 及無電解金層形成。 依據本發明之本例示實施例,依以下順序製造 線基板1 0 A。 首先,如第20圖中所示,如同在本發明之第一 施例中,藉由執行增建製程,形成配線堆疊部60A。 依據本發明之本例示實施例,如同內層側邊之樹脂 21至23,最上外層之樹脂絕緣層24亦被包含在使 箔之一般增建材料的配線堆疊部60A中。 在增建製程後,藉由雷射鑽孔製程處理最上外 脂絕緣層24,藉以在樹脂絕緣層24上形成複數個開 36。此外,透過使用蝕刻溶液或〇2電漿等之除渣製 除各開口 3 5、3 6中之殘渣。之後,如第2 1圖中所 由執行無電解鍍銅(整體鍍敷製程),形成整體覆蓋 緣層24中之開口 35、36之內部及樹脂絕緣層213 整體鍍敷層71。 在整體鍍敷製程後,部分地蝕刻整體鍍敷層7 1 形成上端子部42a之銅層47及電容器連接端子42 子部42c(端子形成製程)。更詳言之,用於形成防蝕 乾膜係積層在配線堆疊部之上表面(整體鍍敷層71;; 上,使乾膜曝光及顯影,藉以形成覆蓋與上端子部 對應部位之防蝕阻劑72的預定圖案(見第22圖)。 態,蝕刻配線堆疊部6 0 A以移除整體鍍敷層7 1之非 I ),如 鑛鎳層 多層配 例示實 同時, 絕緣層 用無銅 層之樹 □ 35、 程可去 示,藉 樹脂絕 E 24的 ,藉以 之中端 阻劑之 匕表面) 42a相 在此狀 必要部 -24- 201206296 位,藉以在最上外層之樹脂絕緣層24上及開口 36中形成 銅層47,且接著剝離防蝕阻劑72(見第23圖)。同時,在 圍繞樹脂絕緣層24上之開口 3 6之上緣部位之區域所形成 的銅層47,係與上端子部42a相對應,且在開口 36之內 側所形成之銅層47係與中端子部42c相對應。 之後,如同在本發明之第一例示實施例中,當執行切 割製程及基底移除製程時,複數個樹脂絕緣層21至24及 複數個導體26係交替堆疊,藉以形成多層配線堆疊部30。 之後,在配線堆疊部3 0之下表面3 2側,蝕刻且移除銅箔 55同時留下金屬導體58之部位,藉以形成母基板連接端 子4 5。 此外,藉由依序執行無電解鍍鎳及無電解鏟金來鍍敷 1C晶片連接端子41之表面、電容器連接端子42之表面、 及母基板連接端子45之表面,藉以在端子41、42、45之 各表面上形成鎳金鏟敷層46、48、49。如第18圖中所示, 在上述程序期間製造多層配線基板1 0 A。 依據本例示實施例製造之多層配線基板1 0 A亦可具有 與本發明之第一例示實施例中相同的效果。 同時,本發明之各實施例可修飾如下。 依據本發明之第一例示實施例,開口 3 5、3 6係形成在 樹脂絕緣層24中,且接著,藉由執行端子形成製程,將電 容器連接端子42之上端子部42a形成在樹脂絕緣層24 上。然而,本發明不限於此種情況。在第一例示實施例中, 可以執行端子形成製程且接著執行開口形成製程的此種方 -25- 201206296 式來修飾。例如,藉由增建製程形成如第1 2圖中所示之配 線堆疊部60,且接著執行端子形成製程。在端子形成製程 期間,在配線堆疊部6 0之上表面(銅箔6 2之表面)上形成 有覆蓋與上端子部42a相對應部位之防蝕阻劑74的預定圖 案(見第24圖)。在防蝕阻劑74形成與開口 36之形成部位 相對應之通孔。 在已形成防蝕阻劑74之狀態,蝕刻配線堆疊部60以 移除銅箔62之非必要部位,藉以在最上外層之樹脂絕緣層 24上形成上端子部42a,且接著剝離防蝕阻劑74(見第25 圖)。此時,在上端子部42a形成使樹脂絕緣層24曝露之 通孔。在端子形成製程後,執行開口形成製程,且透過雷 射鑽孔來處理最上外層之樹脂絕緣層24,藉以在樹脂絕緣 層24中形成複數個開口 35、36(見第15圖)。同時,在本 文中,雷射照射形成在上端子部42a中之通孔的位置,藉 以形成開口 3 6。依此方式,因不需藉由雷射鑽孔製程來處 理銅箔62,故可在樹脂絕緣層24中準確地形成開口 3 6同 時防止雷射輸出。 在各例示實施例中,係對一個電容器連接端子42形成 兩個開口 3 6。然而,本發明不限於此種情況,但如同第26 圖中所示之電容器連接端子42,可形成相當大數目之開口 36。在此情況中,因可減少每一個開口 36之尺寸,故可有 效地使用雷射鑽孔製程。此外,因可均勻地獲得由開口 3 6 之凸塊所造成的錨定效果(anchor effect),故可增強電容器 連接端子42相關之可靠性。此外,對一個電容器連接端子 -26- 201206296 42可形成每一者之尺寸與形狀相異之複數個開口 36。 方式,若對一個電容連接端子42形成複數個開口 36 因透過焊料形成複數條連接路徑,所以即使切斷一個 36中之一條連接路徑,仍可藉由另一個開口 36中之 條連接路徑確實地電性連接上端子部42 a及下端子部 在各例示實施例中,塗布各連接端子41、42、45 敷層46、48、49爲鎳金鍍敷層,但可允許銅鑛敷層以 鍍敷層,例如,如鎳鈀金鍍敷層之鍍敷層可取代鎳金. 接著,以下將列出依遍如前所述之各例示實施例 技術精神。 (1)多層配線基板具有堆疊式構成,係藉由交替堆 數個樹脂絕緣層及複數個導體層而多層化,樹脂絕緣 以相同的材料作爲主要元件來形成;複數個第一主表 連接端子係配置在堆疊式構成之第一主表面側上;複 第二主表面側連接端子係配置在堆疊式構成之第二主 側上;複數個導體層係配置在複數個樹脂絕緣層中, 直徑會沿面對第一主表面側或第二主表面的方向而擴 導通導體所連接,複數個樹脂絕緣層係以相同的增建 作爲不具光硬化性之樹脂絕緣材料之硬化物之主要 來形成;主表面側上面設有兩種連接端子作爲複數個 主側連接端子:1C晶片連接端子,係連接至作爲連接 之IC晶片;及被動元件連接端子,係連接至作爲複數 一主側連接端子的之被動元件且面積大於1C晶片連 子;1C晶片連接端子係配置成對應於形成在最上外層 依此 ,則 開口 另一 42b° 之鍍 外之 層。 中的 疊複 層係 面側 數個 表面 且由 張之 材料 元件 第一 標的 個第 接端 之樹 -27- 201206296 脂絕緣層中之開口,最上外層之樹脂絕緣層係曝露在堆疊 式構成之第一主表面側;被動元件連接端子係由上端子部 和下端子部形成;其中上端子部係形成在最上外層之樹脂 絕緣層上:下端子部係配置成與形成在最上外層之樹脂絕 緣層中之上端子部內側之複數個部位的開口相對應;在將 最上外層之樹脂絕緣層之表面設爲參考時,上+端子部之上 面高於參考面,1C晶片連接端子之上面及下端子部的高度 等於或低於參考面的高度。 (2) 在技術精神(1)中,在複數個樹脂絕緣層中所形成之 所有導通導體的直徑會隨著接近第一主表面而擴張。 (3) 製造多層配線基板之方法,該多層配線基板具有堆 疊式構成,係藉由交替堆疊複數個樹脂絕緣層及複數個導 體層而多層化,樹脂絕緣層係以相同的材料作爲主要元件 形成;複數個第一面側連接端子係配置在堆疊式構成之第 一主表面側上;複數個第二主表面側連接端子係配置在堆 疊式構成之第二主表面側上;以及複數個導體層係配置在 複數個樹脂絕緣層中,且由直徑會沿著面對第一主表面側 之方向而擴張之導通導體所連接;該方法包含基底製備製 程,係製備藉由堆疊金屬箔成爲可剝離狀態所形成之基底; 增建製程,係將複數個導體層及複數個樹脂絕緣層交 替堆疊成多層,藉以形成將含增建材料之金屬箔配置在最 上外層的堆疊式構成,其中樹脂絕緣層係由不具光硬化性 之樹脂絕緣材料的硬化物所形成;開口形成製程,係於增 建製程後,形成開口以將與最上外層之樹脂絕緣層中第一 -28- 201206296 主表面側連接端子之下端子部相對應的導體層曝露;端子 形成製程,係於增建製程後,部分地蝕刻含增建材料之金 屬箔上的金屬箔,藉以在第一主表面側連接端子形成上端 子部;以及基底移除製程,係於開口形成製程及端子形成 製程後移除基底。 (4)在技術精神(1)中,透過開口形成製程中之雷射鑽孔 來處理含增建材料之金屬箔上的金屬箔及最上外層之樹脂 絕緣層。 【圖式簡單說明】 參考以下圖式,將詳述本發明之例示觀點,其中: 第.1圖爲表示依據本發明第一例示實施例之多層配線 基板之示意構成的切面圖; 第2圖爲表示依據本發明第一例示實施例之多層配線 基板之示意構成的平面圖; 第3圖爲表示依據本發明第一例示實施例之多層配線 基板之示意構成的平面圖; 第4圖爲表示依據本發明第一例示實施例之電容器連 接端子的平面圖; 第5圖爲表示製造依據本發明第—例示實施例之多層 配線基板之方法的說明圖_ ; 第6圖爲表示製造依據本發明第一例示實施例之多層 配線基板之方法的說明圖; 第7圖爲表示製造依據本發明第一例示實施例之多層 配線基板之方法的說明圖; •29- 201206296 第8圖爲表不製造依據本發明第—例示實施例之多層 配線基板之方法的說明圖; 第9圖爲表不製造依據本發明第—例示實施例之多層 配線基板之方法的說明圖; 第10圖爲表不製造依據本發明第—例示實施例之多 層配線基板之方法的說明圖; 第n圖爲表不製造依據本發明第~例示實施例之多 層配線基板之方法的說明圖; 第12圖爲表示製造依據本發明第—例示實施例之多 層配線基板之方法的說明圖; 第13圖爲表不製造依據本發明第—例示實施例之多 層配線基板之方法的說明圖; 第14圖爲表不製造依據本發明第—例示實施例之多 層配線基板之方法的說明圖; 第15圖爲表示製造依據本發明第—例示實施例之多 層配線基板之方法的說明圖; 第16圖爲表示製造依據本發明第—例示實施例之多 層配線基板之方法的說明圖; 第17圖爲表示製造依據本發明第—例示實施例之多 層配線基板之方法的說明圖; 第18圖爲表不依據本發明第二例示實施例之多層配 線基板之示意構成的切面圖; ,第19圖爲表不依據本發明第二例示實施例之電容器 連接端子的平面圖; -30- 201206296 第2〇圖爲表示製造依據本發明第二例示實施例之多 層配線基板之方法的說明圖; 第21圖爲表示製造依據本發明第二例示實施例之多 層配線基板之方法的說明圖; 第22圖爲表示製造依據本發明第二例示實施例之多 層配線基板之方法的說明圖; 第23圖爲表不製造依據本發明窜—你丨—& 膝今毁明弟一例不實施例之多 層配線基板之方法的說明圖; 第24圖爲表示製造依據本發明另一例示實施例之多 層配線基板之方法的說明圖; 第25圖爲表示製造依據本發明另一例示實施例之多 層配線基板之方法的說明圖;以及 第26圖爲表示依據本發明另一例示實施例之電容器 連接端子的平面圖。 【主要元件符號說明】 10 多 層 配 線 基板 2 1 樹 脂 絕 緣 層 22 樹 脂 絕 緣 層 23 樹 脂 絕 緣 層 24 樹 脂 絕 緣 層 26 導 體 層 3 0 配 線 堆 疊 部 3 1 上 表 面 4 1 連 接 端 子 -31 - 201206296 42 連接端子 43 晶片安裝區 32 下表面 45 連接端子 3 3 導通孔 3 4 導通導體 3 5 開口 46 鍍敷層 42a 上端子部 42b 下端子部 47 銅層 48 鍍敷層 3 6 開口 3 7 開口 4 5a 端子外面 2 1a 表面 49 鑛敷層 50 支撐基板 5 1 基底樹脂絕緣層 52 基底板 54 堆疊金屬片 5 5 銅箔 56 銅箔 57 防鍍敷阻劑 -32- 201206296 5 8 金 屬 導 體 60 配 線 堆 疊 部 62 銅 箔 60 樹 脂 絕 緣 層 1 0A 多 層 配 線 基板 42c 中 端 子 部 60A 配 線 堆 疊 部 7 1 鍍 敷 層 72 抗 蝕 刻 劑 74 抗 鈾 刻 劑 -33-

Claims (1)

  1. 201206296 七、申請專利範圍: 1 . 一種多層配線基板,包括: 堆疊式構成’係藉由交替堆疊複數個樹脂絕緣層及 複數個導體層而多層化’該等樹脂絕緣層係以相同的材 料作爲主要元件來形成; 複數個第一主表面側連接端子,係配置在該堆疊式 構成之第一主表面上;以及 複數個第二主表面側連接端子,係配置在該堆疊式 構成之第二主表面上;其中 該等複數個導體層係配置在該等複數個樹脂絕緣 層中且由直徑會隨著接近第一主表面或第二主表面而 擴張之導通導體(via conductor)所連接,其中, 該等複數個第一主表面側連接端子包含·· 1C晶片連 接端子’係具有作爲連接標的之1C晶片;及被動元件 連接端子,係具有作爲連接標的之被動元件且面積大於 該1C晶片連接端子; 該1C晶片連接端子位於在最上外層之樹脂絕緣層 中所形成的開口中,該最上外層之樹脂絕緣層係曝露於 該堆疊式構成之第一主表面; 該被動元件連接端子係由上端子部及下端子部所 形成,該上端子部係形成在最上外層之樹脂絕緣層上的 上端子部,下端子部係位於在最上外層之樹脂絕緣層中 該上端子部之內側部位所形成之開口中;其中 該最上外層之樹脂絕緣層的表面定義爲參考表 -34- 201206296 面;以及,其中 該上端子部之上面高於該參考表面,且該〗c晶片 連接端子之上面與該下端子部之高度係等於或低於該 參考表面之高度。 2.如申請專利範圍第1項之多層配線基板,其中 該上端子部包括形成在該最上外層之樹脂絕緣層 上的銅層’以及形成在該銅層上且包括銅以外之金屬的 塗布金屬層(coating metal layer)。 3 ·如申請專利範圍第2項之多層配線基板,其中 該銅層及該塗布金屬層之總厚度小於或等於 1 5 μ m。 4 ·如申請專利範圍第2項之多層配線基板,其中 該上端子部之銅層爲無電解鍍銅層或銅箔層,且該 塗布金屬層係由至少兩層所形成,該等兩層包含形成在 無電解鍍銅層或銅箔層上的無電解鍍金層及無電解鍍 鎳層。 5 ·如申請專利範圍第2項之多層配線基板,其中 該銅層之上面及側面係以該塗布金屬層覆蓋。 6.如申請專利範圍第2項之多層配線基板,其中 形成在最上外層之樹脂絕緣層中之該上端子部之 內側部位的該開口係用於將樹脂材料曝露在內側。 7 ·如申請專利範圍第1項之多層配線基板,其中 該等複數個樹脂絕緣層係以相同的增建材料 (buildup material)作爲不具光硬化性之樹脂絕緣材料之 -35- 201206296 硬化物之主要元件來形成。 8 ·如申S靑專利範圍第1項之多層配線基板,其中 形成在該等複數個樹脂絕緣層中之該等所有導通 導體係直徑隨著接近第一主表面而擴張。 9. 一種製造多層配線基板之方法,該多層配線基板具有: 堆疊式構成,係藉由交替堆疊複數個樹脂絕緣層及 複數個導體層而多層化,該等樹脂絕緣層係以相同的材 料作爲主要元件來形成;複數個第一主表面側連接端 子’係配置在該堆疊式構成之第一主表面上·,複數個第 二主表面側連接端子,係配置在該堆疊式構成之第二主 表面上;以及該等複數個導體層,係配置在該等複數個 樹脂絕緣層中且由直徑會沿著面對第一主表面或第二 主表面之方向而擴張之導通導體所連接:該方法包括: 基底製備製程,係製備上面堆疊有可剝離狀態之堆 疊金屬箔的基底; 增建製程,係將該等複數個導體層及該等複數個樹 月ΐ絕緣層交替堆疊在該等堆疊金屬箔上,藉以形成該堆 疊式構成且其中將塗布金屬箱(coating metal foil)塗布 在其最上外層之最外表面上; 開口形成製程,係於該增建製程後,在該最上外層 之樹脂絕緣層中形成開口,藉以將與該第一主表面側連 接端子之下端子部相對應的導體層曝露; 端子形成製程,係於該增建製程後,部分地蝕刻該 塗布金屬箔,藉以形成該第一主表面側連接端子之上端 -36- 201206296 子部;以及 基底移除製程,係於該開口形成製程及端子形成製 程後移除該基底。 1 0·如申請專利範圍第9項之製造多層配線基板之方法,其 中 在該端子形成製程部分地蝕刻該塗布金屬箔,藉以 形成該第一主表面側連接端子之上端子部後,執行形成 該開口之該開口形成製程》 1 1 .如申請專利範圍第9項之製造多層配線基板之方法,其 中 在該開口形成製程中,透過雷射鑽孔來處理該堆疊 式構成上之該金屬箔及最上外層之樹脂絕緣層。 12. —種製造多層配線基板之方法,該多層配線基板具有: 堆疊式構成,係藉由交替堆疊複數個樹脂絕緣層及 複數個導體層而多層化,該等樹脂絕緣層係以相同的材 料作爲主要元件來形成;複數個第一主表面側連接端 子,係配置在該堆疊式構成之第一主表面上;複數個第. 二主表面側連接端子,係配置在該堆疊式構成之第二主 表面上;以及該等複數個導體層係配置在該等複數個樹 脂絕緣層中且由直徑會沿著面對第一主表面之方向而 擴張之導通導體所連接;該方法包括: 基底製備製程,係製備上面堆疊有可剝離狀態之堆 疊金屬箔的基底; 增建製程,係將該等複數個導體層及該等複數個樹 -37- 201206296 脂絕緣層交替堆疊在該等堆疊金屬箔上,形成該堆疊式 構成; 開口形成製程,係於該增建製程後,在最上外層之 樹脂絕緣層上執行雷射鑽孔製程,藉以形成複數個開 口’各開口將與該等複數個第一主表面側連接端子之每 —者之下端子部相對應的導體層部位曝露; 整體鍍敷製程’係在該堆疊式構成上執行無電解鍍 銅,以形成覆蓋該等複數個開口及該等複數個樹脂絕緣 層之整體鍍敷層; 端子形成製程,係於該整體鍍敷製程後,部分地蝕 刻形成在該最上外層之樹脂絕緣層上之該整體鍍敷 層’在圍繞各開口之上部位的區域形成該等複數個第一 主表面側連接端子之每一者的上端子部;以及 基底移除製程,係於該開口形成製程及端子形成製 程後移除該基底。 -38-
TW100106316A 2010-02-26 2011-02-25 Multilayer wiring substrate and method of manufacturing the same TW201206296A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010041469A JP2011181542A (ja) 2010-02-26 2010-02-26 多層配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
TW201206296A true TW201206296A (en) 2012-02-01

Family

ID=44505170

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100106316A TW201206296A (en) 2010-02-26 2011-02-25 Multilayer wiring substrate and method of manufacturing the same

Country Status (5)

Country Link
US (1) US8450622B2 (zh)
JP (1) JP2011181542A (zh)
KR (1) KR20110098677A (zh)
CN (1) CN102194791A (zh)
TW (1) TW201206296A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5504149B2 (ja) * 2009-12-28 2014-05-28 日本特殊陶業株式会社 多層配線基板
JP6105316B2 (ja) * 2013-02-19 2017-03-29 京セラ株式会社 電子装置
JP2017151257A (ja) * 2016-02-24 2017-08-31 株式会社ジャパンディスプレイ 表示装置
US10361121B2 (en) * 2016-05-13 2019-07-23 Intel Corporation Aluminum oxide for thermal management or adhesion
KR102167540B1 (ko) * 2018-05-21 2020-10-20 (주)유니젯 다층기판의 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5224784B2 (ja) 2007-11-08 2013-07-03 新光電気工業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
KR20110098677A (ko) 2011-09-01
US20110211320A1 (en) 2011-09-01
JP2011181542A (ja) 2011-09-15
US8450622B2 (en) 2013-05-28
CN102194791A (zh) 2011-09-21

Similar Documents

Publication Publication Date Title
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
TWI475938B (zh) 多層配線板及其製造方法
KR101329896B1 (ko) 다층 배선기판 및 그 제조방법
JP5855905B2 (ja) 多層配線基板及びその製造方法
US8580066B2 (en) Method for manufacturing multilayer wiring substrate
KR101215246B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
KR101281410B1 (ko) 다층 배선기판
TWI492688B (zh) 多層配線基板的製造方法
JP5566771B2 (ja) 多層配線基板
JP2012044158A (ja) 多層配線基板及びその製造方法
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
JP2011155251A (ja) 多層配線基板
TW201206296A (en) Multilayer wiring substrate and method of manufacturing the same
JP5638269B2 (ja) 多層配線基板
JP2013149810A (ja) 多層配線基板の製造方法
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR100815322B1 (ko) 인쇄회로기판 및 그 제조방법
JP5269757B2 (ja) 多層配線基板
JP2015220354A (ja) 配線基板の製造方法
KR101189330B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20120072685A (ko) 인쇄회로기판 및 그의 제조 방법
JP2011171404A (ja) 半導体装置用tabテープ及びその製造方法