TW201135493A - Memory having information refinement detection function, method for using same, and device including the memory - Google Patents

Description

201135493 六、發明說明： 【發明所屬之技術領域】 本發明，係有關於具備資訊過濾偵測機能的記憶體、 使用該記憶體的資訊偵測方法、含有該記憶體的裝置、資 -訊偵測方法、記憶體使用方法、及記憶體位址比較電路。 【先前技術】 在資訊被作資料化並能夠方便的作利用之時代中，爲 了能夠從此龐大之資訊資料中而偵測出適當的資訊並作利 用’係仍殘留有各種的課題。特別是，關於在以畫像辨識 、語音辨識、OCR文字辨識、全文檢索、指紋等之生體認 證等作爲代表之資訊偵測中而成爲共通之基礎的技術中， 係存在有從資訊中而將一致或者是類似的資訊（模態）偵 測出來或者是解析出來之模態辨識技術，此種技術，在社 會基礎公共設備、產業用設備、工廠設備或者是數位相機 或家電商品、乃至於最新的機器人或者是人工智慧等之各 種的技術領域中，均有被作利用，並成爲在高度之資訊處 理中所不可或缺者。 • 然而，在以模態辨識作爲其中一例之資訊偵測中的最 W 大之課題，係在於資訊的比較時之比較組合次數（檢索次 數），通常，係尋找出對象之資訊中的最適當之演算法來 將組合比較次數（檢索次數）作削減、或者是依存於作爲 對象之資訊的內容而使用超級電腦等之高速的演算處理機 器來尋找出答案，又’依存於情況’亦會有需要對於偵測 201135493 之精確度作犧牲的情形。 本發明，係爲一種實現了能夠對於上述一般之身爲模 態辨識或者是資訊偵測技術中的長年課題之資訊偵測的精 確度作保證並且能夠將比較組合次數（檢索次數、檢索時 間）作最大限度之降低的記憶體'以及該記憶體之利用方 法，並與由相同申請人、相同發明者之在20 10年2月18日 申請（日本特願2010-33376，「資訊處理裝置之資訊的共 通管理方法、資訊之偵測方法、資料及位址之相對關係統 括並列比較聯想記憶體、具有將資訊作共通管理之機能的 資訊處理裝置、其軟體程式」中的資料及位址之相對關係 統括並列比較聯想記憶體）有所關連。本申請案，係將該 申請案主張爲優先權》 同樣的，2010年3月4日的日本專利申請之特願2010-472 1 5「具備有資訊過濾偵測機能之半導體積體電路、其 之使用方法、使用有此半導體積體電路之裝置」，係爲從 上述日本特願20 1 0-3 3 3 76作了獨立的發明，並將發明名稱 之表現變更爲「具備有資訊過濾偵測機能之半導體積體電 路j ，而對於本發明之最大特徵的「雙重並列之合格與否 判定結果之邏輯演算的想法」更加明確化者。又，係將作 偵測之資訊的範圍，並不僅侷限於二維之畫像，而亦擴大 至了從一維乃至多維之資訊者。本申請案，係將該申請案 之全體主張爲優先權。 本申請案，係將上述之2件的先申請案作了統合’而 以上述日本特願2010-47215爲主，再追加用以削減資訊過

S -6- 201135493 濾電路數之手段、雙重並列邏輯演算之多重化手段、乃至 於以對於人工智慧之應用等作爲其中一例之此記憶體的使 用方法’而對於說明作追加，並對於一部份之表現方法作 了變更。 如同前述所說明一般，以圖案辨識或者是圖案匹配作 爲其中一例之資訊偵測的技術，其範圍係極爲廣泛，在與 該檢索時間之縮短有所關連的發明中，係存在有龐大的數 量’但是’像是本發明一般之爲了縮短偵測時間而將身爲 諾依曼型電腦之宿命的「個別記憶體之逐次處理」一事本 質性地作了避免的手法或者是此種記憶體之例，係並不存 在。 作爲參考，在日本特開平7-114577之「資料檢索裝置 、資料壓縮裝置以及方法」中，係揭示有一種用以藉由相 鄰接之資訊彼此間的比較而對於資訊作反覆檢索之手法， 但是，本申請案之發明，係並不僅是對於相鄰接之資訊彼 此作比較，而是亦以全記憶體之資訊作爲對象地而將資料 之內容與其之位址的位置關係作了雙重並列比較者。 接著，由與本申請案相同申請人、相同發明人所申請 之日本特願2 0 1 0 - 6 5 5 9 7的具備資訊過濾偵測機能的記憶體 ’係爲使不需要諾依曼型之位址逐次處理之記憶體自身來 進行資訊之過濾並將目的之資訊偵測出來的可進行非諾依 曼型之資訊偵測的記億體。 然而’係亦會有無法利用此記憶體的情況，並且亦存 在有對於能夠較先前技術之資訊偵測而更爲高速地將資訊 201135493 偵測出來的方法有所需求的情況。本發明，係爲對於此種 技術性背景亦有所考慮所申請者，而係爲利用通常之聯想 記億體等之能夠將資料作並列比較並且將其結果之位址作 輸出的記憶體，來有效率地且高速地進行資訊偵測者。 有關於身爲本發明之特徵的對於並列地作了資料比較 後之位址彼此作比較的先前申請案，係並無法發現到，但 是，作爲先前技術，日本專利第3 5 7 5 63 2號（計算機系統 中之演算方法以及計算機系統），係爲有關於管線式處理 器、特別是有關於計數器管線式處理器者。 更進而，現在的一般性之電腦的體系，係如同文字敘 述一般地成爲以CPU (中央處理裝置）作爲中心的資訊處 理體系（prosessor base architecture) ，CPU 係具備有萬 能的資訊處理機能。 然而，就算是在對於資訊處理而言近乎萬能的CPU中 ，在從大量的資訊中而找出特定之資訊的處理一點上，亦 極爲不擅長，而存在著在資訊處理上之各種的弊害，本申 請案，係爲亦對於此種技術性背景有所考慮而申請者。 在資訊處理的世界中，從某些資訊中而將目的之資訊 尋找出來的處理，係極爲頻繁地被利用，並且身爲資訊處 理裝置之利用者在無意識中亦會實行的其中一種處理，但 是，爲了對於此處理之實際狀況作正確的掌握，必須要對 於「資訊檢索」和「資訊偵測」之2個步驟有正確的理解 ，本發明，係將在资訊處理中之資訊檢索和資訊偵測之槪 念相分離地各別附加定義。

S -8 - 201135493 在曰常生活中，雖然並未被嚴密並有所意識的作使用 ’但是’所謂「資訊檢索」，係代表從某些資訊中而將目 的之資訊找出並將其取出的行爲，而，所謂的「資訊偵測 」’則係代表從取出了的資訊中而對於「這是目的之資訊 」一事作特定（亦包含附加意義或者是辨識等的槪念）的 行爲。 雖然偶而也會有不需要進行尋找的行爲便能夠直接特 定出目的之資訊的情況，但是，在絕大部分的情況中，爲 了找出資訊，「資訊檢索」與「資訊偵測」之不同性格的 處理均係會成爲一體化地來尋找出目的之資訊，並對此資 訊作利用。 若是將以上之資訊處理的槪略以業務活動來作比喻’ 則較容易理解，亦即是，係能夠與拜訪多數客戶之活動（ 檢索）和由於該拜訪所得到的訂單（偵測）相對比’在業 務活動以及資訊處理之資源的耗費，大部分係花費在拜訪 活動與檢索處理上，在多數的情況時，拜訪均會成爲無用 的活動，但是，爲了取得訂單，仍無法避免對於顧客所進 行之拜訪活動，與此相同的’在資訊處理的情況時’若是 不進行檢索處理，則便無法實施利用有其之結果的偵測處 理。 作爲以上之第1例，當從WEB上之龐大的資訊中而找 出目的之資訊的情況時，利用者係藉由將成爲檢索鍵之資 訊（通常語彙）賦予至資訊檢索網站’來使資訊檢索網站 之巨大的資訊檢索引擎對於至今爲止藉由資訊爬行所從 -9 - 201135493 WEB上收集並積蓄了的龐大之資訊要約（語彙或者是文章 )作檢索’並對於關連性爲高之網站作選擇而對此作顯示 輸出’再從被作了顯示輸出之網站中來特定出利用者所需 要的網站並作利用，亦即是，被作了自動化的，係爲「資 訊檢索」之處理。 作爲以上之第2例，在從記億體或者是硬碟之資料庫 等的資訊中來找出目的之資訊的情況時之「資訊檢索」， 通常係實行有：藉由CPU來進行每一位址之逐次檢索，並 藉由該逐次處理之結果來特定出資訊的處理，而，最終， 目的之資訊係被作「資訊偵測」。 假設在將1 G位址之記憶體作爲對象的情況時，就算是 在使用機器時脈爲1 GHZ等級之CPU來單純地對於全位址作 掃描並檢索出必要之資訊的情況時，亦需要數秒的時間， 進而，雖然僅爲些許的時間，但是在從此些資訊中而特定 (偵測）出必要之資訊時，亦會耗費時間。 故而，在需要進行高速之資訊偵測的情況時，通常係 經由對於演算法之設計與CPU之並列處理之2個的方法來 謀求檢索時間的縮短。 所謂對於演算法的設計，是指根據被配列在記憶媒體 中之資訊的特徵或者是所尋找出之資訊的特徵，來對於進 行資訊檢索之位址範圍作限定，或者是對於資訊之配列作 設計，來將進行檢索之位址限定於一定之條件的位址等等 ，來將檢索時間縮短。 作爲在日常生活中之演算法的設計之例’例如係可列

S -10- 201135493 舉出在數位相機之臉孔辨識或者是笑臉辨識、聲音辨識等 的例子，但是’此些均係爲經由具備專門知識之技術者耗 費莫大的時間與勞力所開發出來者，資訊偵測之精確度或 者是處理時間’會大幅度地依存於演算法之設計良好與否 ，而被偵測出之資訊，亦係成爲被利用目的所限定、或者 是限定於能夠在特定之處理時間內而偵測出來者。 在就算是對於演算法作了設計，檢索時間亦仍會成爲 問題的情況時，若是藉由複數之CPU來將位址之範圍作分 割並進行檢索，則通常係能夠與所使用之C PU的數量成比 例地來將檢索時間縮短。 像是在先前所說明一般之資訊檢索網站的巨大之資訊 檢索引擎等，係亦存在有利用數萬台之電腦來謀求檢索時 間之縮短者，並且，大部分之超級電腦，亦係成爲以對於 CPU作了多數利用的並列處理來作爲主體，但是，當然的 ，裝置之規模係會變大，並成爲高價之物。 如同至此爲止所說明一般，爲了從某些資訊中而將資 訊自動地尋找出來，下述之2個的資訊處理，係爲不可或 缺，亦即是，從資訊中而將目的資訊尋找出來的「資訊檢 索」之行爲（若是爲由CPU所進行者，則係爲每一記憶體 位址之逐次處理），和從被作了逐次處理並取出了的資訊 之中來將目的之資訊特定出來（亦包含有附加意義或者是 辨識等之槪念）的「資訊偵測」之行爲。 與先前之說明的業務活動中的顧客拜訪活動相同的， 由於在多數的情況中，被檢索並被取出之資訊的大部分， -11 - 201135493 均係爲幾乎沒有必要的資訊’而必要之資訊係被限定爲極 少的部分’因此’在資訊處理上，資訊之檢索行爲係成爲 相當大的負擔。 產生此種情況，係因爲，由於CPU在本質上係爲諾依 曼型之處理器基礎架構’因此’ CPU係不得不對於記憶體 上之資料來在每一位址處而逐次進行尋找之處理（亦即是 資訊檢索）之故。 故而，對於資訊處理業界而言，實現一種能夠將身爲 諾依曼型之資訊處理的宿命之「資訊的逐次檢索」一事本 質性地消除的資訊處理體系（例如記憶體基礎架構）一事 係爲永遠的目標之一。 至此爲止’對於用以解除處理器基礎架構的弱點（瓶 頸）之硏究、或者是以人類的腦視爲記憶體來進行人工智 慧化的類神經電腦等之記憶體基礎架構（以記憶體爲主體 之資訊處理體系）等，係多次作爲國家級之計畫而進行有 多數的硏究’但是’係由於各種的原因，而在汎用化、量 產化上有所困難。 由本案之同一申請人、同一發明者所致的曰本特願 201 0-65597 (具備資訊過濾偵測機能的記億體），係爲作 爲用以實現此一資訊處理體系之其中1個手段而被發明並 申請者11 若是單純地僅稱作「記憶體基礎架構」中，亦由於如 同以類神經電腦作爲其中一例一般，係存在有各種之形態 ，而會有導致誤解之虞，因此，爲了能夠對於先前申請案

S -12- 201135493 之具備資訊過濾偵測機能的記憶體以及本案之記憶體基礎 架構的槪略有所理解，在此對於最爲簡單之例子作介紹。 在以下之說明中，係將前述之具備資訊過濾偵測機能 的記憶體，單純記載爲資訊偵測記憶體來作說明，之後， 亦會有單純地作爲資訊偵測記億體來作說明的情況。 對於使位址與時間軸相對應，並在1個位址中記憶1天 資料地來對於某一土地之1年（3 65天）的最高氣溫作了 1 〇〇年之記憶的氣象資料爲例，來對於模態資訊之偵測作 考慮。例如，在將當日之最高氣溫爲5 °C、前一天爲1 0 °C 、後一天爲15°C的條件下之「當日」在100年之中而全部 尋找出來的情況時（實際上，係並不僅限於前一天或後一 天，而亦包含有任意之曰與其溫度之組合、並且，比較之 天數亦爲任意）之資訊的檢索與偵測作考慮。 如同上述一般，溫度模態資料之位址數，係爲365天X 100年与3 6K個位址，因此，若是假設此土地之最高氣溫係 落在〇°C〜36°C，則在一年之中，每1 t的出現機會，係爲 約1 〇天左右，亦即是，成爲5 t、1 〇 °C、1 5 °C的天數，係 分別槪略在1〇〇年之間會出現1K ( 1 000天）左右。 若是爲了盡可能地將檢索之範圍削減，而採用像是判 斷在冬天或者是夏天的1月、2月、6月〜9月中出現5 °c、 1 0 °C、1 5 °C的溫度之可能性係爲少，而僅將3月〜5月、1 0 月〜1 2月作爲檢索對象等的條件，則係成爲在先前所展示 的了對於檢索演算法之設計’但是’亦會有由於異常氣候 而造成在檢索範圍以外之月份亦包含有成爲對象之溫度模 -13- 201135493 態的情況。 由於此種原因，因此，作爲並不依賴演算法之設計而 確實地將當日之最高氣溫爲5°C且前一天爲10 °c後一天爲 的日子尋找出來之方法，係可列舉出： (1)將氣象資料記憶在通常之記億體中，並藉由 CPU來對於記憶體進行逐次檢索來尋找出當日最高氣溫爲 5 °c之日子，並對於其之前後的日子之溫度作比較…，於 此情況，資訊處理次數係爲3 6K之位址數+ α次的處理。 (2 )將氣象資料記憶在聯想體中，並將5 °C作爲比較 資料而賦予至聯想記億體中，再藉由聯想記憶體來將5 °C 之曰子作逐次輸出，並藉由CPU來對於其之前後的日子之 溫度作比較…於此情況，資訊處理次數係爲1K之位址數+β 次的處理。 (3 )將氣象資料記憶在資訊偵測記憶體中，並將溫 度和相對日子（位址）作爲3次之比較資料而賦予至此記 憶體中，並使此記憶體將作爲目的之當日作輸出…於此情 況’資訊處理次數係爲3次之比較處理+ Θ次的輸出處理。 以上之（3 )，係爲利用完全不需要進行資訊檢索之 資訊偵測記憶體的記憶體基礎之資訊處理的槪念，而能夠 將通常之記憶體與CPU之組合中的資訊處理次數削減至1 萬分之一的程度，伴隨於此，係成爲能夠使資訊處理之速 度作飛躍性的提昇。 以上’係爲由本案發明之記憶體基礎架構所進行的氣 象資料之模態偵測的例子，但是，關於在畫像資料中而將

S -14 - 201135493 相同畫像或者是類似畫像偵測出來之資訊處理次數，係能 夠以通常數次、就算較多亦爲數十次而將目的之資訊尋找 出來，記憶體基礎架構，係能夠使在通常之處理器基礎的 架構下而無法進行的各種資訊處理成爲可能。 特別是，亦能夠如同下述一般地作應用：亦即是，將 程式資訊預先作爲資料而作記憶，並對此進行資訊偵測而 使CPU進行演算處理，或者是在對於從大量的資料庫中來 偵測出資訊的情況時而將CPU作倂用來進行資訊偵測（亦 即是將處理器基礎之資訊處理和由本案發明所致之記憶體 基礎的資訊處理作了融合的資訊處理，以下，對此進行詳 細之說明。 作爲記憶體基礎之資訊處理的先前申請案發明之其中 —例，在日本特開2003 -03 62 69號公報（資訊處理裝置及 資訊處理方法以及記錄有此資訊處理之程式的記錄媒體） 中，係提案有記憶體基礎檢索引擎之例，在日本特開 200 1 -229 1 72號公報（使用有表（table)之資料處理裝置 及處理系統）中，係提案有使用了表之記憶體基礎的資料 處理裝置之例，但是，不論是何者，均係爲與本案發明之 槪念完全相異者。 若是對於以上之背景技術作總括，則，將在進行資訊 處理時所定義之資料的位址配列之關係直接利用在資訊之 偵測中並將其裝置化的想法、乃至於對於位址配列之關係 積極地作利用的想法，係爲本案獨自之技術，在作了先前 技術之調査的範圍中，係並未見到有前例。 -15- 201135493 【發明內容】 [發明所欲解決之課題] 本發明所欲解決之課題，係在於：在將以一維乃至多 維地而作了位址配列之資訊或者是能夠以一維乃至多維地 而作位址配列之資訊作爲對象，並對於作偵測之資訊（作 爲其中一例，未知之資訊）和成爲偵測之基準的資訊（作 爲其中一例，既知之資訊）的相互之資訊的複數之位址， 而藉由該資料和其之位址的雙方之關係均相對於條件而成 爲合格者，來從未知之資訊中而判定出與既知之資訊爲相 同資訊或者是類似資訊者一般之模態辨識或者是知識處理 等的資訊偵測中，而實現一種能夠對於偵測之精確度作保 證或者是作提昇，並將資料之比較次數作最大限度之削減 ’並且使記憶體本身能夠進行上述資訊之偵測的非諾依曼 型之資訊偵測記憶體、並提供其之使用方法。 本發明之其他課題，係在於提供一種：在記憶體外部 中’能夠將模態資訊之偵測以良好效率來高速地實現之可 進行位址彼此之比較以及演算之位址比較方法及其電路、 可將資料作並列比較之記億體及其之裝置、乃至於人工智 慧。 本發明之又一其他課題，係在於確立一種能夠將資訊 胃埋上之「資訊檢索」的槪念本質性地作排除之新的由記 憶體基礎架構所致之資訊處理體系，並實現一種對於以 CpU爲代表之處理器基礎架構之長處作了活用的將處理器

S -16- 201135493 基礎架構和記憶體基礎架構作了融合之新時代的資訊處理 體系。 [用以解決課題之手段] 爲了解決上述課題，本發明，係爲一種將資訊記憶在 每一記憶體位址中並且能夠將該資訊作讀出之記憶體，該 記憶體之特徵爲，係具備有：用以將身爲從外部所賦予之 資料並^以將記憶在此記憶體中之資料並列地作比較之第 1資料、和用以將此記憶體之位址的位址彼此間作並列比 較之第2資料，此兩者之比較資料作輸入之輸入手段；和 (1 )藉由第1資料而和被記憶在記憶體中之資料作並列比 較並進行合格與否判定之手段；和（2 )藉由第2資料而將 記憶體之位址彼此作並列比較並進行合格與否判定之手段 :和（3 )將以上（1 ) 、 （ 2 )雙方之合格與否判定結果 更進而並列地作進行邏輯演算之資料與位址的雙重並列邏 輯演算手段。 又’係具備有下述特徵：亦即是，將前述（1)之合 格與否判定手段和前述（3 )之雙重並列邏輯演算手段， 藉由其之演算結果係與前述（1 )之合格與否判定和前述 (2 )之合格與否判定間的邏輯積（AND )成爲等價的等 價雙重並列邏輯積（AND )演算手段而構成之。 又’前述記憶體’係具備有下述特徵：亦即是，係具 備有：對於每次之前述等價雙重並列邏輯積（AND )演算 手段的結果而在每一記憶體位址處作計測之計數手段；和 -17- 201135493 在初次之前述比較時’將藉由前述第1資料而將記憶體並 列地進行合格與否判定並合格了的記億體位址之上述計數 器作1的增數，並將此作爲前述1次突破位址之手段；和在 之後的比較中’將經由上述第1資料來對於記憶體並列地 進行合格與否判定並合格了的記憶體位址、和上述1次突 破位址’此雙方之位址的位置關係，經由前述第2資料來 藉由前述等價雙重並列邏輯稂（AMD)演算手段來進行演 算，並將突破了此演算之上述1次突破位址之計數器作累 積增數而作爲N ( 2以上之整數）次突破位址之手段；和將 此N次突破位址的位址作輸出之手段。 又，係具備有下述特徵：亦即是，前述等價雙重並列 邏輯積（AND)演算手段’係爲根據身爲前述第2資料之 用以將位址作比較的資料，而經由位址之交換（ SWAPPING )手段來反覆實施者。 又’身爲前述第2資料之用以將位址作比較的資料， 係爲下述（1) (2)中之其中一者或者是雙方：亦即是， 將前述1次突破位址作爲基準，而（1)比較對象之位址是 否與相對位址一致之比較資料；（2 )比較對象之位址是 否爲存在於作比較之範圍的內外之比較資料。 又’前述記憶體，係爲將下述（1 )〜（5 )中之至少 一者的資訊之偵測作爲對象的記憶體構成：（1 )以聲音 資訊作爲其中一例之作爲一維資訊而被作記憶或者是可作 記憶之資訊；（2 )以畫像資訊作爲其中一例之作爲二維 資訊而被作記憶或者是可作記憶之資訊；（3 )以立體資

S -18- 201135493 訊作爲其中一例之作爲三維資訊而被作記憶或者是可作記 丨思之資訊；（4)以時空間資訊作爲其中一例之作爲多維 資訊而被作記憶或者是可作記憶之資訊；（5 )以叢集資 訊作爲其中一例之使資訊以位址之群組別而被作記憶或者 是可作記憶之資訊。 又’身爲前述第1資料之用以將被記憶在記憶體中之 資料作比較的資料，係爲包含有下述（1)〜（3)中之至 少1者的比較：（1 )記憶體資料之一致；（2 )記憶體資 料之大小；（3 )記憶體bit個別之 Don’t Care 〇 又，前述第1資料、第2資料，係藉由下述（1) 、（2 )之其中~者或者是雙方而被作輸入：（1)資料匯流排 ;(2)專用輸入。 又，將前述N次突破位址之位址作輸出的手段，係藉 由下述（1) 、 （2)之其中一者或者是雙方而被作輸出： (1 )資料匯流排；（2 )專用輸出。 又，係具備有下述特徵：亦即是，藉由在前述計數手 段中附加將1次突破位址作記憶之手段，而將計數手段之 電路數量，削減爲與機率性地出現之1次突破位址的數量 相當之電路數量。 又，係具備有下述特徵：亦即是，在前述位址之交換 (swapping)手段中’係使用有處理器。 又，係具備有下述特徵··亦即是，將前述雙重並列邏 輯演算，在記億體之每一記憶庫中作切換實施。 又，係具備有下述特徵：亦即是，係具備有··複數之 -19- 201135493 前述第1資料以及第2資料之輸入手段、和複數之前述雙重 並列邏輯演算手段。 又，係具備有下述特徵：亦即是，前述記憶體，係被 組入至以CPU作爲其中一例之其他目的的半導體中並被作 使用。 又，係具備有下述特徵：亦即是，對於作偵測之資訊 (未知之資訊）和成爲偵測之蕋準的資訊（既知之資訊） 的相互之資訊的複數之位址，而藉由該資料和其之位址的 雙方均係對於必要次數之比較條件而成爲合格者，來從未 知之資訊中而偵測出與既知之資訊相同或者是類似的資訊 ’並藉由將以偵測出資訊和該資訊之位置一事作爲目的而 將既知之資訊設爲前述第1資料與第2資料，來將被記憶在 如申請專利範圍第1項中所記載之記憶體中的未知之資料 作比較，並從未知之資訊中來將與既知之資訊相同或者是 類似的資訊和該資訊之位址，藉由將前述N次突破位址作 讀出一事來偵測出來。 又’係具備有下述特徵：亦即是，從前述成爲偵測之 基準的資訊（既知之資訊）中，根據統計機率來將爲了判 定出前述相同資訊或者是類似資訊所需要的充分之複數個 數之樣本抽出，並將此作爲前述第1資料和前述第2資料而 設爲比較條件，藉由此，來將爲了判定出相同資訊或者是 類似訊時所需要的前述比較次數，限定在前述之樣本數以 內。 又’係具備有下述特徵：亦即是，在將前述樣本抽出

S -20- 201135493 時，係求取出相鄰接之樣本間的資料之相互間的資料差之 絕對値，並將藉由對此作集計所得到的樣本特徵量作爲基 準値以上而進行資訊偵測。 又，前述位址之位置關係，係爲下述（1)〜（4)之 至少1個的位置關係，並使用此位址之位置關係來進行模 態辨識：（1 )作爲前述1維資訊而被作了配列記億的位址 配列上之位置關係、（2 )作爲前述2維資訊而被作了配列 記憶的位址配列上之位置關係、（3 )作爲前述3維資訊而 被作了配列記憶的位址配列上之位置關係、（4 )作爲前 述多維資訊而被作了配列記億的位址配列上之位置關係。 又，係具備有下述特徵：亦即是，係將成爲前述1次 突破位址之最初的比較樣本，設爲複數種類之樣本，或者 是使其持有一定之範圍，而進行偵測。 又’係具備有下述特徵：亦即是，係一倂使用有能夠 對於前述具備資訊過濾偵測機能的記憶體作存取並進行資 料之讀出與寫入的CPU。 又’係具備有下述特徵：亦即是，係在前述具備資訊 過據偵測機能的記憶體中，將知識資訊作記憶，並進行知 識處理。 又’係爲一種裝置’其特徵爲：係使用有前述具備資 訊過濾偵測機能的記億體。 又’係爲一種人工智慧，其特徵爲··係使用有前述具 備資訊過濾偵測機能的記憶體。 又’本發明’係爲一種記憶體之使用方法，係爲可在 -21 - 201135493 每一記憶體位址處而將資料作記憶並作讀出，並且，能夠 將被作了記憶的資料作並列比較之記憶體之使用方法，其 特徵爲：藉由用以將此記憶體之資料並列地作比較的第i 輸入資料，來將記憶體之資料並列地作比較，並將其結果 輸出，且將被輸出了的位址之每一者的合格與否結果作記 憶’再進而藉由新的第1輸入資料，來將記憶體之資料作 並列比較’並將其結果輸出’且將被輸出之每一位址的合 格與否結果作記憶’且將上述所記憶了雙方之上述位址的 上述合格與否結果，藉由用以將此記憶體之位址彼此作比 較的第2輸入資料來作比較。 又’係具備有下述特徵：亦即是，係將由前述第1輸 入資料所致之初次的合格位址作爲基準位址，之後，以此 基準位址作爲基準’並將前述第1輸入資料以及前述第2輸 入資料反覆作賦予，而將記憶體之位址作比較。 又，係具備有下述特徵：亦即是，前述雙方之位址彼 此的比較，係爲並列比較。 又’係具備有下述特徵：亦即是，前述第2輸入資料 ，係爲與則述％ 1輸入資料相關連之資訊配列上的相對位 址資料。 又，係具備有下述特徵：亦即是，係進行前述雙方之 位址彼此的並列比較，並進行位址彼此之前述合格與否結 果的邏輯積（AND )演算》 又，係具備有下述特徵：亦即是，前述雙方的位址之 比較’係將下述（1 )〜（3 )中之至少1個的位址作爲對

S -22- 201135493 象：（1 )以全位址作爲對象' (2 )僅將資料之比較結果 的合格位址作爲對象、（3 )將作了指定的位址作爲對象 〇 又’係具備有下述特徵：亦即是，係將前述第2輸入 資料，作爲與位址相對應之座標資料而作輸人。 又’係具備有下述特徵：亦即是，係將前述位址之前 述邏輯積（AND)演算的結果，在每—次之演算中而反餽 至記憶體處’而對於從記億體而來之位址輸出數作過濾。 又’係具備有下述特徵：亦即是，在前述位址之每一 者中的前述被記憶了的前述資訊，係爲以1維乃至多維度 而被作了前述資訊配列之模態資訊。 又’係爲一種記憶體位址比較電路，其特徵爲，具備 有：從並列地被進行記憶體之資料的比較的記憶體，而將 該合格與否結果作輸入之手段；和根據至少2種類以上的 合格與否判定結果，來藉由前述第2輸入資料而將上述位 址彼此之合格與否結果作比較，並進行邏輯演算之手段； 和將該邏輯演算結果之位址輸出之手段。 又’係爲一種記憶體位址比較電路，其特徵爲，係具 備有在各位址處而將前述邏輯演算結果之合格次數作計數 之手段。 又，係具備有下述特徵：亦即是，係在其他之目的的 電路上，將前述記憶體位址比較電路作了組入。 又，係具備有下述特徵：亦即是，係將前述記憶體位 址比較電路設爲了半導體積體電路。 -23- 201135493 又’係爲一種可將資料作 爲：前述記憶體位址比較電路 積（AND )演算，該記憶體， 位址作輸入之手段；和將該演 第1輸入資料而進行了記億體 址’此雙方之位址並列地作邏 又’係爲一種裝置，其特 位址比較電路。 又，係爲一種人工智慧， 憶體位址比較電路。 又，本發明，係爲一種使 偵測之資訊偵測記憶體的資訊 較資料賦予至上述資訊偵測記 訊偵測記憶體所輸出之位址以 並不對於目的之資訊來將資訊 檢索地便能夠藉由此資訊偵測 〇 又，前述資訊偵測記憶體 資訊作寫入諝出之記憶體，其 憶體基礎之資訊偵測記憶體， 之至少2種類的比較資料，來 將該當於被作了賦予的比較資 偵測出的位址作輸出之機能。 又，前述檢索，其特徵爲 並列比較之記憶體，其特徵 之邏輯演算，係爲前述邏輯 係具備有：將此演算結果之 箅結果之位址、與藉由前述 之資料的合格與否判定之位 輯積（AND )演算之手段。 徵爲：係使用有前述記憶體 其特徵爲：係使用有前述記 用有能夠使其本身進行資訊 偵測方法，其特徵爲：將比 憶體中，並藉由對於以此資 及該位址之資訊作讀取，來 偵測記憶體之位址各別地作 記憶體來直接進行資訊偵測 ，係爲可在每一位址處而將 特徵爲：此記憶體，係爲記 並具備有藉由從外部所輸入 從被記億在內部之資訊中而 料之位址偵測出來，並將該 :係並不需要對於被記憶在

S •24- 201135493 資訊偵測記憶體中之資訊而進行從資訊偵測記憶體外部而 來之檢索與資訊偵測記憶體內部之檢索.的雙方之檢索。 又，係具備有下述特徵：亦即是，前述2種類之比較 資料，係爲對於被記億在資訊偵測記憶體中之資訊和其之 位址作比較的資料。 又，係具備有下述特徵：亦即是，係藉由將前述作比 較之資料反覆作賦予，而對於前述該當之位址作過濾並將 資訊偵測出來。 又，係具備有下述特徵：亦即是，被記憶在前述資訊 偵測記憶體中之資料，係爲將資訊與其之位址的關係作爲 表而作了定義之配列資料。 又，係具備有下述特徵：亦即是，作爲前述表所被定 義之資料，係爲下述（1)〜（4)中之至少一個：（1) 以畫像或聲音作爲其中一例之從1維起乃至多維度之模態 資料、（2 )以資訊檢索作爲其中一例之資料庫用資料、 (3 )在以AI (人工智慧）推論作爲其中一例之推論用資 料、（4 )以CPU作爲其中一例之處理器演算用程式資料 〇 又，係具備有下述特徵：亦即是，係將由前述資訊偵 測記憶體所致之資訊偵測和由C P U所致之資訊處理作倂用 〇 又’係具備有下述特徵：亦即是，係將1個以上的前 述資訊偵測記憶體之前述比較資料，藉由前述CPU而進行 資料輸入。 -25- 201135493 又，係具備有下述特徵：亦即是，係將從1個以上的 前述資訊偵測記憶體所輸出之前述位址以及其之資料，藉 由前述CPU而進行讀取，並藉由CPU來對於目的之資訊進 行處理。 又，係具備有下述特徵：亦即是，係將從1個以上的 前述資訊偵測記憶體所輸出之前述如申請專利範圍7之（4 )所記載的演算用程式資料，藉由前述CPU而進行讀取， 並藉由CPU來實行演算處理。 [發明之效果] 若依據本發明，則能夠作爲智慧性之具備有知識的記 憶體來作利用，並且，不僅是能夠將所有之資訊的相同性 以及類似性確實且高度地偵測或者是解析出來，亦能夠在 資訊預測之技術領域或者是高度性之知識處理中而作廣泛 之利用，而能夠期待一種由真正的非諾以曼型資訊處理所 致的嶄新之資訊處理的流程。 就算是並不使用具備有資訊之過濾功能的記憶體，亦 成爲能夠將模態資訊等之各種的資訊之相同性以及類似性 確實且高速地偵測出來或者是作解析，而能夠在資訊預測 之領域或者是高度之知識處理中作廣幅度的利用。 由本發明所致之記憶體基礎架構，相較於至今爲止所 硏究的記憶體基礎架構，其最大之價値所在，係在於能夠 在各種之資訊或者是各種之領域中而共通地作利用，並且 ，所使用之裝置亦係爲能夠立即進行量產之實用化記憶體

S -26- 201135493 基礎架構裝置。 並且’作爲對象之資訊，係從1維乃至多維度之模態 資訊起，一直到各種之資料庫資訊、WEB資訊、程式資料 等’而能夠在各種之資訊的偵測中作利用，而且，並不特 別需要專門的知識，不論是何人均能夠容易地對此裝置作 利用，而能夠脫離資訊處理上之檢索時間所造成的限制並 成爲能夠對於至今爲止所無法實現之資訊偵測領域而作應 用，例如，係能夠應用在超高速資訊偵測器、超高速資訊 偵測資料庫、乃至於高度的人工智慧中等等之無可限量的 應用。 如同先前所說明一般，CPU，係具備有萬能之資訊處 理機能，至此爲止，資訊處理之進化，均係與CPU之高速 化與高機能化有直接的關連，但是，CPU之高速化的極限 亦已近在眼前，因此，藉由實現對於CPU和記憶體以及由 本發明之嶄新的記憶體基礎架構所致的裝置之各個的優點 作了活用之嶄新的資訊處理體系，係能夠使資訊處理之高 速化與高度化的進展大幅地加速並作進化。 另外，除了上述以外之本發明的特徵以及顯著之作用 、效果，對於當業者而言，係可藉由對於下述之本發明實 施形態的說明以及圖面作參考，而明確地得知。 【實施方式】 首先，以身爲二維資訊之畫像爲例，來對於本發明之 資訊偵測的槪念作說明。 -27- 201135493 當藉由通常偵測對象之畫像（未知之資訊1 02 )與偵 測基準之畫像（既知之資訊1 0 1 )來偵測出畫像之同一性 的情況時，基本上，係成爲以從成爲偵測之基準的畫像（ 既知之資訊101)所採取出的某些之畫像資訊爲基礎，來 對於未知之偵測對象的畫像以全符合方式來作檢索，而， 在對此而要求精確度的情況時，係成爲需要該畫像之每一 座標。 作爲在檢索中所耗費的時間之其中一例，當將個人電 腦或者是由數位電視訊號所致之電視衋面的特定像素作爲 對象，並從被顯示之畫像上而尋找出特定資料的情況時， 其對象係成爲200萬像素左右。一旦將此全畫面之位元資 料從圖像記憶體而資料展開至檢索用記憶體上，並假設針 對所展開了的資料之全範圍來以1像素平均50η秒而使CPU 進行將特定之資料尋找出來等之單純檢索的情況時，初次 之全圖像範圍（全畫面範圍）的檢索，係成爲200萬X 5 On 秒=1 00m秒。通常，在第2次之後，由於檢索對象係被過濾 ，因此，檢索時間係會變短，但是，在特定出目的之畫像 —事上，係成爲需要數百m秒左右的時間，故而，當有必 要在1個畫面上而對於大量之畫像進行檢索的情況時，就 算是進行再爲高速的處理，亦會變得無法忽視檢索時間。 以上之說明，只是完全爲同一畫像的情況，但是，假 設當存在有畫像之尺寸的變更或者是旋轉的情況時，由於 係需要反覆實施座標變換之演算，因此，亦會有處理時間 成爲上述情況之數百倍乃至數千倍甚至是更長的情況，此

S -28- 201135493 種檢索，係難以實現。上述情況，可以說是由需要進行記 憶體之每一位址的CPU逐次檢索之諾依曼型電腦所進行的 資訊偵測之不可避免的宿命。 由於上述一般之檢索時間的技術性背景，現在之檢索 的主流技術，係成爲由將畫像之特徵作了抽出的特徵資料 之叢集化所致的以畫像彼此間之類似性作爲對象的檢索， 並被利用在最近之以數位相機的臉孔辨識或者是笑臉辨識 等爲首乃至於語音辨識等之廣範圍的領域中。然而，像是 偵測之精確度或是檢索之時間、所能夠偵測出之資訊等的 檢索能力，係會依存於前述特徵抽出之手法或者是叢集化 之手法而大幅度的改變。又’在畫像之檢索的利用領域中 ’亦多會有誤認率會造成致命之錯誤的情況，因此，亦仍 多有著與其是類似性而更要求相同性之畫像檢索的需要。 如同上述一般，追求畫像檢索之確實性和時間之縮短 ’在目的上係相互矛盾而無法相容，但是，首先，針對在 畫像檢索中而確實地將相同畫像偵測出來一事作說明。 如同上述所說明一般，本發明，係對確實性有所要求 ，原則上，係爲將每1座標（位址）作爲對象而進行資訊 之偵測者’以下’針對爲了實現此事而無法或缺之資訊的 種類以及其之解析度作說明。 畫像之資訊，係存在有各種的種類，但是，於此係大 略地將2種的畫像資訊資料爲例來作說明。 第1 ’在將被作顯示之畫像的從圖框緩衝（圖向記憶 體）而來之資料作爲畫像資訊的情況時，通常，在彩色的 -29- 201135493 情況，係以R、G、B分別爲8bit至16bit之資料深度而持有 資訊。雖然亦能夠將此R、G、B色訊號直接作利用，但是 ，作爲效果性的畫像偵測之其中一例，通常係將電腦或者 是映像裝置之圖框緩衝的200萬像素左右作爲對象，而藉 由對R ' G、B作各4bit的採取（16種的組合、3組）並作爲 1個的像素資料，來成爲就算是何種色彩之畫像均能夠以 良好精確度來將畫像偵測出來。於此情況，此顏色之組合 ，係爲l2bit、4〇96種之組合，當畫面上之顏色有所不均的 情況時，1個顔色的存在於畫面上之機率，係爲200萬/ 4096 # 4 8 8像素（位址）。 第2’作爲其中一例，亦可將JPEG(Joint Photographic Experts Group)或者是 MPEG ( Moving Picture Experts Group )亦或是其他之多數的被作了壓縮之畫像資料的i個 區塊（作爲其中一例，例如8 X 8像素）作爲1個座標，並將 該區塊之輝度或者是色差訊號的DTC (離散餘弦變換）的 DC (直流）成分資料作爲該座標之該資料來直接作利用， 亦可對於其他資訊（例如向量資訊）作利用。於此DCT之 情況，由於係爲區塊單位，因此，相較於像素單位，係能 夠大幅度（作爲其中一例’例如1 / 6 4 )的減少座標（位 址）之數量。 當然的’不論是在何種情況中，均係以高解析度爲佳 ’但是，由於記憶體容量亦會變大，因此，只要從上述一 般之量化資料的LSB側來選擇必要之bit數並作爲畫像資訊 資料即可。以下’將上述所說明之像素作爲對象，並將由

S -30- 201135493 200萬像素（位址）而12bit、4096種之R、G、B的組合資 料所致之畫像資料作爲畫像資訊，來對於對此進行偵測的 情況之例作說明。 [實施例1] 圖1 (取樣點之例），係爲對於當將從畫面之左上角 隅而到右下角隅爲止的1、2、3、4.....η之η個的像素 1 1 1之資料依據記憶體之位址1 03的1、2、3、4.....η之 順序來作配列記憶的情況時，成爲偵測基準之畫像（作爲 其中一例，既知之資訊1 0 1 )的取樣點1 1 3作展示者。 偵測基準畫像A，係以尺寸較小之畫像作爲對象，並 爲在成爲偵測之基準的畫像（作爲其中一例，既知之資訊 101 )的領域上，以座標y0、x0作爲中心，而上下左右等 間隔地將合計2 5個的座標作爲取樣點1 1 3來作了自動配列 的情況，於此情況，係爲在XY軸處而各將33像素，亦即 是合計1 0 8 9像素作爲對象。就算是將偵測基準之畫像的尺 寸增大，亦完全沒有問題。 圖中所示之1〜2 5的數字’係代表樣本之比較順序， 在本例中’係以中心作爲基點，並設定爲從距中心較遠之 取樣點1 1 3起朝向較近的取樣點1丨3來依對角順序而作偵測 但疋’配列或者是比較順序’係並不被限定於此，關於 此事之詳細內容，係於後再述。 偵測基準畫像B ’係爲並非如同以上所說明—般之以 等間隔來作配列’而是與偵測基準之畫像相對應地而將i -31 - 201135493 〜2 2之取樣點1 1 3藉由手動來作了設定的情況之例，如此 這般之藉由手動來設定取樣點11 3並進行偵測的方法，係 爲對於人類之高特徵辨識能力作了利用者，在對於特徵性 之點或者是特徵性之範圍作指定並謀求與其他像素之差別 化一事上，係爲有效。 經由如此這般之爲了謀求畫像偵測之確實性而將1個 座標作爲偵測之單位的偵測方法，而能夠在每1座標處進 行取樣點設定一事，在多係將一定區域統0性地作爲特徵 點的其他之檢索、偵測方式中，係並無法實現，而亦身爲 本方式的特徵之一》 [實施例2] 圖2 (由取樣點所進行之資訊偵測實施例），係爲對 於將先前所說明之圖1的偵測基準畫像A作爲偵測之基準的 畫像並實施了畫像之偵測的情況作說明者。圖2，係展示 有：成爲偵測之基準的畫像（作爲其中一例，既知之資訊 1 〇 1 )、和成爲偵測之對象的畫像（作爲其中一例，未知 之資訊1 02 ) ^ 在未知之資訊1 〇2的圖中所展示的群組A，係爲雖然在 1次比較中爲一致但是在2次比較中卻成爲NG的情況，群 組B ’係爲在1 1次比較而成爲NG的情況’群組C ’係爲在 22次比較而成爲NG的情況，群組D，係爲全部之取樣點 1 1 3均爲一致的情況，此些之偵測’係只要對於先前所說 明之座標的資料而在每一位址處作讀取並相互地作比較即

S -32- 201135493 可。 在此圖中’雖係爲藉由從群組A乃至群組E均係在位置 上而完全地被作了分離之畫像區域而作了說明者，然而， 在畫像的情況時，通常，身爲同一資料之座標，係爲相鄰 接或者是集中且若是解析度越低則此種傾向會越顯著，但 是’只要對於相互間之相對位置關係作正確的比較，便不 會有問題。 於此情況’雖然在機率上，群組D之區域亦充分可能 會被判斷爲與成爲基準之畫面同一之畫像，但是，藉由除 了取樣點1 1 3之外更進而對於相互之畫像的全部之像素彼 此間的一致作再度的確認，係成爲能夠將類似之畫像排除 並保證其爲完全相同的畫像，此一方法，在成爲對象之畫 像的尺寸較小之情況的偵測時，係最爲適合。 藉由對於上述一般之檢證方法作活用，當如同群組E 一般之取樣點113部分性集中地成爲不一致一般的情況時 ’亦可將此一致之畫像的部分判斷爲在一部份之畫像處而 被施加有變化之變形畫像。又，當如同群組C 一般的情況 時，係亦可將其判斷爲類似畫像，關於此些，係於後再述 〇 前述說明，係爲針對首先將某處之取樣點113的1個座 標作爲基準，並進行之後之座標與資料間的相對位置之判 定，且將在相對位置上並沒有矛盾的座標作爲候補座標而 殘留的方法，所進行之說明。將此些之組合性的檢索有效 率地實施並將畫像（資訊）以超高速而偵測出來的方法和 -33- 201135493 裝置，係爲本發明之精要所在，關於其詳細內容，係於後 再述。 在以上所說明之畫像的偵測方法中，特別重要之事項 ’在取樣點113之選擇方法中，其中1個係在於一定之畫像 資料的範圍，另外1個則係在於畫像資料之變化的程度。 例如在對於不存在變化之黑畫像部分或者是白畫像部分作 了指定、或者是對於例如僅存在有文字資訊之畫像等的特 徵爲少之畫像作了指定的情況等時，該畫像之偵測係成爲 困難。 以下，展示針對與畫像之偵測的有效性、信賴性存在 有深切關係之取樣點Π 3所作的考慮。 若是將畫像上之1個座標作爲基準，則與此座標相鄰 接之座標的與基準座標成爲相同或者是近似之量化資料的 機率（亦即是相關性）係變高，並隨著座標之遠離而使得 相關性變低，故而，係以如同圖1之樣本一般地每次均從 較遠之取樣點113來依序作確認，其之一致、不一致的判 斷變快並成爲有效率之偵測的機率爲較高。 故而’由完全地被作了分散化之複數的取樣點113全 體所致之同一座標群的存在機率，係成爲在此些之取樣點 11 3的資料之bit數上積算了取樣點113之數量的指數。 例如，在先前所說明之1座標爲R、G、B各4bit構成的 情況時’組合數係存在有2的1 2次方（4K種），但是，若 是取樣點1 1 3爲1 0個場所’則係成爲2的1 2 0次方之組合數 ，在實際動作上，係成爲相當於無限大的機率組合。若是

S -34- 201135493 並非相互爲特徵爲少之單調的畫像，則只要此些之全部的 取樣點1 1 3全部相一致’則係可將其判斷爲相同之畫像。 然而’由於亦會有以有所限制之狹窄範圍之畫像作爲 對象的情況’或者是例如文字等之黑白畫像亦會成爲對象 ’因此’係無法採取上述一般之完全地被作了分散化的取 樣點1 1 3。 故而’係只要進行以下所說明之取樣點〗1 3的辨識能 力評價’並採取例如發出警報或者是將畫像區域擴大亦或 是將取樣點1 1 3作追加等之適當的對策即可。 [實施例3 ] 圖3 (取樣點之評價方法例），係爲圖1之偵測基準畫 像A的情況時之對於此取樣點1丨3的辨識能力作評價之例， 並對於將座標1作爲偵測基準座標而將最後設爲座標2 5爲 止之合計2 5個的取樣點1 1 3，來將相鄰接之4個的取樣點 1 13作爲1組’而出現有A〜p之合計16組的鄰接取樣點群者 〇 作爲其中一例，在A群中，係包含有2、10、14、18之 4個的取樣點113，在B群中，係包含有1〇、6、18、22之4 個的取樣點1 1 3，以下亦同。 此時’ A群〜P群之各別的4個的取樣點1 1 3，在各別之 群中，由於不論是於輝度資訊或者是顏色資訊的何者之中 ，在座標之資料中存在有差異一事均係與特徵之大小、亦 即是與樣本特徵量之大小有所相關，因此，藉由從此4個 -35- 201135493 樣本中採取2個所成之組合的6個組合、亦即是2 -1 0、2 -1 4 、2-18、 10-14、 10-18、 14-18，來求取之其之資料的差分 量之絕對値，並取得此6個的組合之差分量合計和全體（ 16群）之差分量的集計，係能夠設爲該群之特徵量的特定 値。 當如同本例一般的使R、G、Β作了複合之資料的情況 時，只要各別獨立地作評價即可。 又，當對於同一樣本數之情況的辨識能力作掌握的情 況時，係可將Α群〜Ρ群之各個的特徵量作合計並除以16群 ，而將所得到的平均特徵量作爲特徵量的大小之尺度（特 定値）來作利用。 當然的，若是此樣本之特徵量爲少，則由於會對於作 爲取樣點U 3之辨識能力造成影響，因此，當對於偵測之 基準畫像作指定並決定其之畫像區域時，只要以使其成爲 基準値以上之値一般地，來因應於必要而進行將取樣點 1 1 3之數量增加或者是將畫像之區域增加等的調整即可。 不用說，亦可能會有相反的情況，此取樣點1 1 3之評價方 法，在將畫像之偵測的檢索處理數（時間）設爲合理之檢 索處理數（時間）一事上，係爲重要。以上內容，在藉由 手動來決定取樣點113時，當然亦爲有效。 本例，雖係爲將二維資訊作爲對象來對於辨識能力作 了評價之其中一例，但是，係能夠藉由以求取出從一維乃 至多維之相鄰接的樣本和其之資料的差分一事所進行的想 法，來判定出特徵量。進而，依存於成爲對象之資訊的種

S -36- 201135493 類’若是根據該資訊之特徵來對樣本之基準獨自作定義並 進行判定’則係成爲能夠進行更確實之資訊的偵測。 至此爲止’係針對了對於在實現本發明時所不可或缺 之確實性作了追求的資訊之偵測，而以二維資訊之畫像爲 對象而作了說明，但是，此一想法之基本內容，對於其他 維度之資訊，亦爲共通。 於此’針對用以實現本發明之記憶在記憶體中的資訊 之配列作說明。 一維配列之資訊，係爲在記憶體位址上而被連續性地作了 記憶的資訊，二維之資訊，係爲如同圖1之1〜η的位址1 03 一般之將個別的維度之最大座標數作爲折返配列基本條件 而被作表（table )變換並作爲一維之記憶體位址配列而被 連續地作了記憶、或者是可作記憶之資訊，且爲使記憶體 之資料大小以及記憶體容量分別與各自之目的相互對應了 的記億體構成。 當將3維乃至多維度之資訊記憶在記憶體位址上的情 況時，亦同樣的，此些之資訊，係將個別之維度的最大座 標數作爲折返配列基本條件並被作了表變換之與上述相同 的資訊，且記憶體構成亦爲相同。 故而，此資訊，若是被賦予有與各個的維度相對應之 座標資料，則係能夠將與根據身爲配列基本條件之各維度 的最大座標數而被作了賦予的座標資料相對應之位址特定 出來，且座標之相對位置或者是座標之範圍亦同樣的能夠 特定出來。當然，在高維資訊的情況時，亦同樣的，當能 -37- 201135493 夠直接得知作爲對象之位址的情況時，係能夠直接指定該 位址或者是相對位址。以上，係爲爲了確認而再度作補足 記載者，此位址配列方法，係爲通常所進行之一般性的資 訊配列方法，此一般性之對於記憶體的資訊之配列方法， 由於係爲用以實現本發明之基本資訊配列，因此，係極爲 容易作利用。 之後，依據至此爲止之想法，來針對將本發明之具備 資訊過濾偵測機能的記憶體1 2 1適用在聯想記憶體中的情 況作說明。 聯想記憶體，係被利用在快閃記憶體或者是通訊資料 處理等之在資訊處理裝置中而特別重要且需要高速處理之 記憶體中。又，係作爲對於畫像資料等而以特別是由叢集 手法所致之用以偵測出類似畫像的最短距離檢索（類似度 距離檢索）作爲目的之檢索裝置而被作了廣泛的硏究。 接著，對於聯想記憶體之槪要作說明。被利用在高速 之資料處理中的聯想記憶體，係爲除了通常的記憶體機能 以外，亦能夠從外部而將作比較之資料同時（並列）地賦 予至全記憶體中，並將其之合格的記憶體之位址作讀出的 在資訊之檢索上極爲方便之裝置。 若是對於此並列處理舉出一個示意例，則例如係可列 舉出：在聚集有大S的人之會場中而準備座位（位址）並 請人們坐下，且設爲能夠讓這些人們自由地選擇喜歡的顏 色之卡片（資料）的情況。例如，在對於持有紅色之卡片 (資料）的人作調査的情況時，於通常之記憶體的情況中

S -38- 201135493 ，係需要對於全部的人之座位順序等來藉由逐次比較而進 行調查。相對於此，在聯想記憶體的情況時’由於例如係 只要請拿著紅卡片的人一起將手舉起（並列比較）’再對 於其之座位（位址）作確認（輸出處理）即可，因此，係 能夠進行極爲高速的判定。如此這般，聯想記憶體，在對 於大量的資訊作並列比較’並從其中而僅將必要之資料尋 找出來的情況時，係成爲便利的裝置。 聯想記憶體雖然具備有各種的優點，但是，作爲構成 上之弱點的其中之一，當進行由資料匯流排與位址匯流排 所致之資料讀寫的記憶體裝置之情況時，就算是能夠對於 從外部所賦予之比較資料（於此情況，係爲紅色）而同時 地進行其之合格判定，當合格之位址爲複數的情況時，係 並無法一次地將該位址作輸出。 爲了對此作解決，係只要在輸出處使其具備有優先度 (priority )功能，並對於合格之記憶體而依序將合格之 記憶體的位址輸出即可，但是，若是並未成爲充分地作了 過濾的位址數，則在讀出時亦會需要耗費時間。在通常的 情況中，係將此位址讀出，並對於被讀出了的位址而賦予 下述之比較條件，之後，係根據此條件而進行由逐次處理 所致之過濾。 在先前之例子中的200萬像素（位址）而爲i2bit、 4096種之組合資料的情況時，係有必要將平均48 8個的位 址作爲對象，並反覆進行之後的條件比較，通常，其中之 大半係爲對象外（不會殘留）之像素，而爲不必要的處理 -39- 201135493 ，在第3次以後，亦爲相同。 故而，本發明之具備有資訊過濾偵測機能的記憶體 121，係爲了將此種逐次處理的工程數降低或是完全地排 除，而進而具備有：在持有紅色卡片之將手舉起的人之中 ，使除了其之彼此之座位的關係（位址之關係）爲一致的 人（例如鄰居彼此或者是前後左右之持有紅色卡片的人） 以外的人一齊將手放下的功能，亦即是經由賦予資料與其 之位址之關係、也就是每次以全記憶體（座位的人）作爲 對象並賦予比較條件（卡片之顔色、座位之相對關係）， 來對於被記憶了的資料之合格（卡片之顔色）、和其之位 址彼此間的位置關係（座位之相對關係）之合格，此雙方 之並列合格與否判定結果作判定，並將在此並列合格與否 判定結果所致的邏輯積（AND )演算中而合格了的位址（ 鄰居彼此或者是在前後左右而持有紅色卡片之座位的人） 過濾偵測出來，而將其作輸出的功能，亦即是，此記憶體 ，係爲一種能夠進行雙重並列合格與否判定之記憶體，並 進而實現一種能夠進行各種之雙重並列邏輯演算的記憶體 〇 圖4 (資料以及位址之雙重並列邏輯演算的槪念）， 係爲以上所說明之記憶體的資料與其之位址的雙重並列合 格與否判定結果之邏輯積（AND )演算的槪念。亦即是， 係爲用以將對各個的位址之資料的內容之比較、和對各個 的位址之比較，而分別並列（雙重並列）地作合格與否判 定’並根據該合格與否判定，來進行資訊之過濾的邏輯積

S -40- 201135493 (AND )演算，更進而並列地來進行者。此演算結果，不 論是被藉由何種形態來作利用均無妨。 如同上述一般，就算是1次的過濾，亦能夠得到極大 的過濾效果，但是，若是進而將此些之雙重並列邏輯演算 連續反覆地實施，則係成爲使理想之資訊過濾偵測成爲可 能。 在實現以上之想法並將圖4之下側的位址比較之位址 合格與否判定電路作爲槪念來表現一事，雖係爲容易，但 是，在通常之想法中，由於要如何地對位址作比較、以及 要與何者之位址作比較一事，係並未確定，因此，要實際 地將此槪念作邏輯電路化一事，係並不容易。 例如，係可考慮有：將至此爲止所說明了的於初次作 比較並殘存了的位址，作爲1次突破位址，並將此作爲基 準，來與各位址進行比較之方法。在此方法中，亦同樣的 ，如同前面所說明一般，若是假設1次突破位址係存在有 48 8個位址，則由於係成爲必須要構成由全部之位址與此 48 8個位址之組合所致的組合並列記憶體位址比較電路， 因此，係成爲極爲龐大之規模的構成。 若是小規模的記憶體位址數，則雖然亦能夠藉由上述 之構成來實現位址比較，但是，在本實施例中，係爲了就 算是大規模的記億體亦能夠將圖4之邏輯構成盡可能地藉 由簡單的電路構成來實現，而對於下述之情況作注目，來 求取出此邏輯電路的最適解：亦即是，藉由將1次突破位 址定義爲每次之用以作比較的基準原點之位址，之後之每 -41 - 201135493 —次的作比較之位址（座標），此各個的1次突破位址與 相對位址（座標）會在每一次之比較中均成爲相對性的同 -位置（位址）。 具體而S ’係只要設爲下述之構成即可：亦即是，對 於在先前所說明之圖1中所示之各個的取樣點113 ,而將I 次突破位址作爲基準原點座標，並在作比較之位址1 〇 3中 設定一定之相對性的偏移或者是範圍，而對於各個的1次 突破位址之目標的位址1 03之資料是否合格於此條件一事 作確認，若是合格，則將此設爲W i η n e r (突破位址）。 能夠滿足此條件者，除了被記憶在記憶體中之各個的 資料係在1維配列之位址中而相互具有相對性之規則性地 被作記憶的情況之外，係不會有其他的情形。 關於此事，雖係於後再述，但是，不只是1維資訊， 就算是2維資訊、多維度資訊乃至於一般之資料庫，均係 爲共通，能夠對於位址彼此之相對性位置作指定者，係成 爲對象，因此，係能夠在極爲廣範圍之資訊的偵測中作利 用。 進而’經由在各個的位址103處設置對於突破之次數 作記錄的計數器，並設爲能夠在身爲基準原點之1次突破 位址處將突破次數作累積而作正數（count up )，能夠藉 由將1次突破位址中之最多突破次數（N次）的記億體之位 址判定爲N次突破位址，來使連續過濾之邏輯電路成爲可 能，就算是極爲簡單之邏輯電路的構成，亦能構成爲滿足 當初之所有目的之構成，而能夠實現一種對於資訊處理之

S -42- 201135493 長年的課題之其中一者作了克服的裝置。 雖係於後再述，但是，圖4之雙重並列邏輯演算，係 並非僅被限定於邏輯積（AND )演算，又，此演算結果之 利用方式，亦爲自由。 進而，亦可採用並不對於一致次數作計數，而僅對於 過濾之結果（Winner )作記錄的使用方法。 [實施例4] 圖5 (具備有資訊過濾偵測機能的記憶體例），係爲 將與以上之內容相關連的本發明之實施形態的記億體1 2 1 之功能槪要以聯想記憶體作爲基礎來作了展示者，資料處 理之時序等的細部內容，係被作省略，並僅對於與本發明 相關之處的槪念作說明。 在本實施形態之具備有資訊過濾偵測機能的記憶體 1 2 1 (之後，係亦記載爲本發明之記憶體）處，係被連接 有位址匯流排1 22、資料匯流排1 23，並成爲能夠與外部進 行資料之授受的構成。 故而，記憶體1〜η之記憶體1 32，係藉由位址匯流排 1 22之位址解碼器1 3 1而對於位址1〜η作選擇，並能夠從資 料匯流排1 2 3來進行資料之寫入、讀出。 輸入資料1 25，係爲對於本發明之記憶體1 2 1而賦予用 以進行資訊偵測之資料者。身爲第1資料之記憶體比較資 料1 26，係爲用以從外部而進行記憶體之資料比較的資料 ，將此輸入資料125與記憶體1〜η之記憶體132間的資料之 -43 - 201135493 合格與否的比較，藉由資料比較電路1 3 3來作判定，當合 格的情況時，係將該結果作爲位址置換前合格輸出1 4 1而 作輸出。 針對身爲第2輸入資料125之位址比較資料127、以及 位址置換電路1 3 4，係於後再述。 突破次數計數器135，係爲藉由位址置換合格輸出142 而將資料比較電路1 3 3之合格次數作爲突破次數來作記憶 加算的計數器，此突破次數計數器1 3 5，係具備有與對於 資訊彼此間之比較次數作計數的比較次數計數器1 29之比 較次數訊號1 43間的一致輸出功能，其之輸出，係被與0R 閘136和條件閘137作連接，並爲藉由從較小的位址來依序 作了級聯連接1 44之訊號，而進行有對於在突破次數爲n次 的突破次數計數器1 3 5之中最小的位址而優先地僅作1個位 址的輸出之輸出優先（priority)處理。另外，128係爲重 置訊號。 突破位址輸出處理電路138，係藉由進行將優先輸出 之位址承載於輸出匯流排124上之處理、和將結束了輸出 處理之位址的突破次數計數器135作清除之處理，而成爲 :在之後，若是存在有其他的N次突破之突破次數計數器 1 3 5，則能夠將其之位址作爲下一個的優先輸出，並依序 將N次突破之位址經由輸出匯流排124來送出至外部的構成 。本例之專兩匯流排輸出的專用輸出形態，係僅爲其中一 例，亦可直接將輸出結果承載在資料匯流排1 23處。 故而，若依據此構成，則突破次數最多（N次）的突

S • 44- 201135493 破次數計數器135之位址（座標）係成爲Winner (N次突破 位址），並從其之較小的位址起來依序將該位址作輸出。 [實施例5 ] 圖6(位址置換電路之第1例），係爲極爲簡單之邏輯 電路構成，並爲對於身爲用以實現本發明之手段的位址置 換電路134之基本槪念作展示者。 位址置換電路134，係被設置在資料比較電路133與突 破次數計數器135之中間，此位址置換電路134，係爲爲了 在每個樣本的比較時，在目的之1次突破位址而將突破之 輸出作爲雙重並列邏輯積演算結果來作累積加算所被設置 者。在本例之情況中，係構成爲：能夠經由身爲先前所說 明之輸入資料125的第2資料之位址比較資料127之相對位 址比較資料，而將位址置換前合格輸出141、圖6之i，j，k變 換爲χγ軸座標資料，並將作了變換的合格輸出作相對位 址之量的橫移，再作爲位址置換後合格輸出142來在該當 之位址的突破次數計數器1 3 5 ( 1次突破位址）處將合格輸 出作爲突破輸出而作輸入。 亦即是，位址置換後合格輸出1 42，係當1次突破位址 之位址的相對位址條件爲合格的情況時，作爲突破輸出而 被輸入至1次突破位址處。 當然，亦可並非爲座標資料，而是將相對位址比較資 料直接藉由相對位址來作指定並作相對位址之量的橫移。 以上所說明之第1、第2資料的輸入，要從資料匯流排 -45- 201135493 123來作賦予或者是從專用輸入來作賦予一事，係爲自由 。針對將先前所說明之畫像的像素資料或者是與此相當之 資訊資料記憶在此構成之記憶體1 2 1中，並從此未知之資 訊1 02來將畫像偵測出來的情況之例作說明。 在先前所說明之圖5的記憶體1〜η之記憶體1 3 2中，畫 像的像素資料係被寫入至與各別之座標相對應了的位址處 ’比較次數計數器1 2 9以及全部的突破次數計數器1 3 5，係 全部被作了清除而成爲0，之後，比較次數計數器129係在 每一次的比較中而被作正數（count up )。 首先，作爲1次比較，將樣本1之像素資料作爲輸入資 料1 25而賦予至記憶體比較資料126處，並將並列進行全部 記憶體之合格判定的資料比較電路1 3 3之位址置換前合格 輸出141作爲1次合格輸出來作輸出，此1次合格輸出，係 並未被作位址置換，並作爲位址置換後合格輸出142來直 接地加到突破次數計數器135之輸入處，而將突破了的位 址之計數器的値設爲1，此係爲1次突破位址，如同上述一 般，在1次比較中，係並不需要第2資料》 如同先前所說明一般，平均性之1次突破位址的出現 個數，係爲488 (圖6之i，j，k)，此出現個數，由於係爲假 設上的數字，因此，就算是較多或者是較少也無妨。以下 ，亦爲相同。 於圖2之情況，此時，突破次數計數器1 3 5之値成爲1 的記億體位址，係爲群組A之1、群組B之1、群組C之1、 群組D之1以及群組E之1的5個場所之座標成爲Winner的候

S -46- 201135493 補（1次突破位址），此係爲在後述之說明中而作爲重點 的位址（座標）。 接著，作爲2次比較，藉由將樣本2之像素資料指定爲 記憶體比較資料1 26，而又將其他之位址作爲新的2次合格 輸出來平均選擇48 8個。 進而，藉由將樣本1與樣本2之位址的差分指定爲位址 比較資料127的相對位址比較資料，在新選擇了的48 8個的 位址中，將與先前所說明之1次突破位址間的相對關係爲 合格者、亦即是群組之關係爲成立的位址，藉由圖6中所 示之位置置換電路134來對相當於此差分之位址（座標） 作橫移變換，並在作了橫移變換之相對位置的突破次數計 數器135 ( 1次突破位址）處，將位址置換後合格輸出142 作爲突破輸出而作加算輸入。 亦即是’，原本係爲圖2之從群組A〜E之2的座標（位址 )之突破次數計數器1 3 5爲被作正數，但是，在樣本1之判 定中的生存之候補座標的突破次數計數器135 ( 1次突破位 址）處，係以能夠繼續地作正數的方式而被施加有相對位 址之偏移，並作爲2次突破輸出而對於1次突破位址賦予突 破輸入。 於先前所說明之圖2的情況，突破次數計數器1 3 5之値 成爲2的1次突破位址，係爲將群組B之1、群組C之1、群組 D之1以及群組E之1的4個場所作爲候補而作了維持之座標 ，群組A之1，係並未被作正數，而被從候補中剔除^ 以上之內容，係與將作爲對象之記憶體的位址位置（ -47- 201135493 相當於2次樣本之位址位置）以1次突破位址作爲基準並判 定其是否存在於目的之位置（相對位址比較資料）處，並 與藉由2次之資料比較所致的合格位址並列地進行邏輯積 (AND )演算而將其結果作爲突破輸出來輸入至1次突破 位址之突破次數計數器135中一事爲等價。 依序同樣地，將記憶體1 32之資料比較、和以1次比較 之樣本1作爲基準的與其他樣本間之相對位址，作爲一對 之輸入資料125而作讀入，並在各個的位址群組內而將突 破的記憶體集中在1次突破位址中而作正數，藉由此，而 能夠連續地進行1次突破位址（Winner候補）之過濾。 故而，在圖2中，一直突破至了最後的樣本25 (N = 25 )之1次突破位址，係僅有群組D之1的座標（25次Winner )’此座標（位址）的突破次數計數器13 5之値，係成爲 25，此突破次數計數器135，係與比較次數計數器129之比 較次數訊號1 43相一致，該輸出，係被輸入至之後的OR閘 136以及條件閘137處。 圖7 (位址置換之第1示意例），係爲將至此爲止所說 明之「資料的合格」和「位址之相對關係之合格」的雙方 之合格、亦即是由雙重並列邏輯積演算所致的突破之內容 作爲示意圖來作說明者。如圖7中所示一般，在畫面之座 標中，係藉由最初之1次比較而展示有從A〜F之總計6個的 1次突破位址。 此位址置換，係爲將全部位址作爲對象而相對性地進 行者，但是，1次突破位址A〜F，係如同在成爲比較之對

S -48- 201135493 象的各個位置群組內，藉由望遠鏡來注視接著所被作比較 之2次比較的相對座標位置，並當其係爲2次合格位址之合 格輸出（在本圖中，係以黑圓來作標示）的情況時，則將 此作爲突破輸出而奪取，正如同進行置換動作一般。 3次比較，亦同樣的，係藉由望遠鏡來注視被作比較 之相對座標位置，並將3次合格位址之合格輸出（在本圖 中’係以黑三角來作標示）作爲突破輸出而作奪取，之後 ，亦進行同樣的置換。於本例之情況中，E的計數器係被 更新爲2，進而，B的計數器係被更新爲3。 圖8 (位址置換之第2示意例），係爲將以上之圖7中 所示的A、B之2個的1次突破位址之座標性的示意作爲位址 性之示意來作說明者。如圖8中所示一般，1次突破位址， 其示意係如同藉由望遠鏡來對於從樣本2起直到樣本25爲 止的資料比較電路作注視，並當在作了注視的資料比較電 路中存在有合格的情況時，將其作爲突破輸出而作奪取一 般的印象。當然的，望遠鏡之切換，係藉由身爲用以對於 位址之相對位置關係作比較的資料之相對位址比較資料， 而在每一次中被作設定。 實際上，與1次突破位址之位址間並不存在有相對關 係的由2次、3次、N次比較所致的合格輸出，亦係在被相 對性地作了橫移之位址處而被作正數，但是，若是樣本並 非爲合適且具有意義者，則係會在每次中如同散槍打鳥一 般，合格輸出係不會有集中在特定位址處的情況。此係由 於，「成爲樣本之畫像（資訊）與未知之畫像（資訊）的 -49- 201135493 特定部分係爲相同」的特別之關係（模態）係並不成立之 故。在示意上，1次突破位址’係恆常地保持有計數之優 位性（最初係爲1 ) ’且爲進而具備有代表與1次突破位址 之相對位址附加有關連的樣本之位址的群組並將合格輸出 作爲突破輸出來作收集的權利之如同支配者一般的地位° 圖9(位址置換之第3示意例），係爲對於在實際的2 維配列位址中之位址置換之例作展示者。表A、B，係爲對 於位址置換前之位址（座標）1〜1〇〇而作展示者，24、50 、67、72之4個的位址（座標）係成爲1次突破位址。 表A，係爲將2次比較位址以相對位址爲-22之位址作 爲資料比較位址的情況，此時，72之位址，其之目標的座 標，係爲對象外。表B，係爲將3次比較位址以相對位址爲 + 3 1之位址作爲資料比較位址的情況，此時，50以及72之 位址，其之目標的座標，係爲對象外。表C，係爲將表A作 了 -22之位址橫移者，24、50、67之1次突破位址56，係能 夠正常地得到各別之目標的資料之合格與否結果，且若是 爲合格結果，則係能夠分別作爲突破輸出而作正數（置換 計數）。表D，係爲將表B作了 +31之位址橫移者，24、67 之1次突破位址，係能夠正常地得到各別之目標的資料之 合格與否結果，且若是爲合格結果，則係能夠分別作爲突 破輸出而作正數（置換計數）。 將以上操作反覆進行特定次，比較對象之目標的位址 之座標位置爲正常的1次突破位址，係能夠一直生存至最 後。

S -50- 201135493 在以上之藉由各種例子所作了說明的至此爲止之內容 中，係與藉由進行位址置換，來將1次突破位址作爲基準 ，之後，對於是否存在有與在每一次所被比較之取樣點 1 1 3相同之資料（資料之合格）並且進而亦存在於目的之 位置（相對位址比較資料）的兩者，而連續性地且雙重並 列性地來進行合格與否判定，並進而並列性地進行邏輯積 (AND )演算，而將其結果於每一次而輸出至次突破位址 之突破次數計數器135中一事相等價。位址置換電路134, 係爲使圖4之下段的並列位址合格與否判定與並列邏輯積 演算作了一體化，而成爲以一者而具備2種功能之極佳效 率的邏輯電路（亦即是等價雙重並列邏輯積（AND )演算 手段）。 最終結果，係只要將此身爲比較次數之N次突破位址 ’讀出至突破位址輸出處理電路138以及輸出匯流排124處 ，則係能夠將包含有N次突破位址之資訊的群組之位址特 定出來，亦即是成爲作了模態辨識。 藉由將比較次數計數器1 2 9作爲可預置計數器來對於 比較次數訊號1 43作指定’係成爲亦能夠將任意之計數値 的計數器（N次突破位址）之位址或者是其之途中經過讀 取出來。 另外’關於對位址置換電路1 3 4之輸入側、輸出側的 何者進行位址置換一事’亦係爲相對性的操作，而爲任意 〇 位址置換電路1 3 4之其中一例，係如同圖6中所示一般 -51 - 201135493 ，準備位址變換用之暫存器，並將藉由資料比較電路133 所得之位址置換前合格輸出1 4 1，藉由相對位址比較資料 之座標資料來相對性地作移動置換，並設爲位址置換後合 格輸出M2。此一暫存器操作，由於係爲全部之位址的相 對橫移，因此，就算是經由以加減算之演算所進行的資料 橫移手段、或者是經由最爲簡單的具備位址之量的資料長 度之橫移暫存器，亦能夠容易地實現。 就算是序列處理之橫移暫存器，亦可藉由對於其電路 構成作適當的考慮，而能夠實現更爲高速之位址的置換。 以上之使用暫存器的位址置換方法，係爲用以進行說 明之其中一例，亦可藉由像是直接利用位址解碼器來進行 置換（位址置換）等等之其他的方法來實施之。同樣的， 位址置換電路134以及突破次數計數器135，雖然係爲在實 現本發明之資訊過濾偵測時所不可或缺的手段，但是，係 並不被限定於此構成，亦可藉由其他的方法，來在每一位 址處而個別地作實施。 如同上述一般，位址置換，係並非僅是物理性之位址 的置換，而亦包含有如同以上一般之使用橫移暫存器來將 1個1個的位址所持有的資訊作置換之廣義之置換的意義。 對於資料與其之位址的相對關係整批地進行合格與否 判定之方法，由於係與將圖4中所示之全部記億體1 3 2之「 資料比較條件的合格」和「全部位址比較條件之合格」的 雙方雙重並列地進行合格與否判定並進而對於此而並列地 進行了邏輯積演算一事爲等價，因此，原理上，係爲使將

S -52- 201135493 個別位址作爲對象之諾依曼型資訊處理的位址逐次處理成 爲不必要者。 故而，當將至此爲止所說明了的200萬像素之未知的 畫像設爲解析度12bit、資料群組數4096群組的情況時，從 未知之畫像中而進行同一畫像之偵測時所需要的資料之比 較次數，通常係在2或3次處而收斂，就算是最大亦可藉由 樣本數（於本例中係爲25次）之資料比較次數來確實地尋 找出目的之畫像。 進而’此方式，由於係如圖7中所示一般，爲由以1次 突破位址作爲基準原點的輸入資料所致的全座標圖案匹配 之反覆進行（每次將全部記憶體作爲對象而比較），因此 ，亦能夠實施像是部分性的而欠缺了 一部份之畫像一般的 情況時之近似的畫像（以下，稱爲近似畫像）之偵測。 例如，在圖2的情況時，於2 5次之比較結束後，群組A 之1的座標之計數器的値係爲1，群組B之1的座標之計數器 的値係爲1 0，群組C之1的座標之計數器的値係爲2 1，群組 D之1的座標之計數器的値係爲2 5，群組E之1的座標之計數 器的値係爲22。亦即是，計數器値爲高之座標的位址，其 之身爲部分畫像有所欠缺的畫像或者是近似之畫像的可能 性係爲高，於此情況，就算是1次突破位址5 6以外亦無妨 。只要將計數器値成爲一定値以上（例如20次）之座標預 先讀出，並在特定（於此情況，係爲25次）的比較結束後 ’依據需要而對於週邊之座標作詳細的判定即可。故而， 此方式’係並不僅是在以筒速而將同一畫像偵測出來的情 -53- 201135493 況時爲有效，在偵測出依據一定之定 爲有效。 又，藉由對於此一位址置換（交 步的發展，亦成爲能夠將使畫像作了 (以下，稱爲變形畫像）的畫像藉由 測出來》 [實施例6] 圖1 〇 (變形畫像之偵測的槪念） 畫像爲被作了擴大縮小或者是反轉、 在資料上施加有變化之變形畫像作爲 況時之有效的方法作說明者。 圖10，係爲在1次樣本之比較爲 的1次突破位址56上，而重疊了既知;; 。於本例中，係對於存在著以座標1 而使未知之畫像的尺寸在XY軸上而h ，係成爲4倍）之擴大的可能性的情积 當所找出之變形畫像係存在於此 形畫像相對應之樣本的2〜2 5之全部 於圖中所示的圓之內部，故而，只要 圍作爲此座標1之畫像偵測範圍即可。 故而，係將至此爲止之位址（座 擴大，藉由判定出在以座標1之基準 圍中是否存在著具備有與樣本相同之 義的近似畫像時，亦 換）之想法作更進一 擴大縮小或者是旋轉 最少的偵測次數而偵 ，係爲對於作比較之 乃至於依存於情況而 前提而進行偵測的情 合格者的未知之畫像 L畫像的取樣點1 1 3者 之基準原點作爲中心 }作了 2倍（作爲畫像 ,作展示。 之中的情況時，與變 的座標，應該會存在 將包含有圓之座標範 標）橫移變換的槪念 泉點所指定之座標範 資料値的座標一事（

S -54- 201135493 於此情況，係無關於個數，而僅是單純地判定有無）、亦 即是判定出與所指定之樣本數（於本例中，係爲2 5個）的 樣本相當之座標是否存在於此範圍中，而成爲能夠將變形 畫像偵測出來。 於此情況，亦同樣的，藉由判定出樣本之特徵量並將 樣本之數量與辨識能力設爲一定之基準而將對象之範圍設 爲一定之範圍內一事，其之確實性係提高。 於此情況，亦同樣的，只要能夠實現每次將資料與位 址雙方之合格（突破）的輸出集中在目的之1次突破位址 5 6處並作記憶加算之手段（於本例中，係爲使判定之結果 累積在1的座標之突破次數計數器135處的方法），則就算 是對於此種變形畫像，亦能夠藉由將樣本數設爲最大之最 少資料比較次數來進行畫像之偵測。 [實施例7] 圖11 (位址置換手段之第2例），係爲爲了實現上述 之想法，而將圖6中所說明之位址變換從1對1之位址橫移 變換而發展成作爲位址之範圍來掌握並將此從外部而作爲 位址範圍比較資料來輸入至位址比較資料1 2 7處，藉由此 ’來將此位址之範圍內而爲合格之i，j，k的位址置換前合格 輸出1 4 1，作爲該當於比較條件之位址範圍而作讀入，於 此情況’亦同樣的’係構成爲將位址置換後合格輸出1 42 輸入至各個的位址群組內之1次突破位址的突破次數計數 器135中。在示意上’係如同將先前於圖7中所說明之望遠 -55- 201135493 鏡更改爲拋物線型之天文望遠鏡，並在〗次突破位址處奪 取突破輸出。 例如，在將以至此爲止所說明之圖1中所示的1 〇〇〇像 素左右作爲畫像範圍的畫像之1座標作爲基準的情況時， 只要將該1座標作爲中心，並將XY軸7000像素強之座標範 圍設爲比較範圍之座標，則就算是在被擴大成了 2倍之伴 隨有旋轉的變形畫像的情況時，亦成爲能夠以將樣本數設 爲最大之最少資料比較次數來進行畫像之偵測。 在被進行了座標變換或者是畫像被作了縮小之畫像等 的情況時，由於亦會有與樣本座標相對應之座標欠缺的情 形，因此，係只要適當地設置樣本合格次數之基準即可。 此方法，若是與圖6中所說明之相對座標的完全一致方法 作比較，則確實性係會降低，但是，藉由對於樣本之辨識 能力或者是數量作適當的設定，係成爲能夠進行即爲高速 之畫像的偵測。 進而，若是使記憶體之資料比較電路，從資料一致之 合格與否的比較而作爲具備有輝度或者是顏色的準位之範 圍的大小比較來進行合格與否之判定’則不僅是變形畫像 ，依存於其之定義方法，亦成爲能夠偵測出類似的畫像。 於此種情況中，若是利用除了由大小或者是一致所致 之合格與否判定以外亦能夠進行由記憶體b i t個別之D ο η ’ t C a r e所致的比較之3値記憶體等，而進行合格與否判定’ 則係更爲有效。 通常，施加了畫像之尺寸變化或者是旋轉的畫像之偵 5 -56 - 201135493 測，係需要座標變換等之極爲龐大的檢索處理次數。另一 方面，若依據此方式，則僅需要進行樣本數之量的比較次 數，便成爲能夠將目的之變形畫像（亦包含近似畫像）偵 測出來。 在多數之情況中，幾乎均爲如同上述一般，只要能夠 將變形畫像或者是類似畫像之中心位置或者是重心位置等 偵測出來即可，但是，就算是在有必要偵測出畫像之擴大 縮小或者是旋轉角度的情況時，亦只要追加數次之資料比 較即能夠作對應。 在存在有上述一般之需要的情況時，一旦將畫像所存 在之範圍偵測出來，之後只要如同圖10中所示一般，對於 2' 4、3、5之4個的對角之座標係存在於何處一事，而如 同分割偵測範圍A之4分割或者是分割偵測範圍B之16分割 一般的作分割，來對於範圍作限定並偵測出來即可。在4 分割的情況時，只要進行1 6次，在1 6分割的情況時，只要 進行64次，而合計進行最大80次之資料比較，便能夠對於 部分之畫像的變形之態樣作掌握。 通常，當偵測出此種無法對於變形之程度作推測之變 形畫像的情況時，係有必要對於所考慮之畫像的變形情況 作推測並作多數之座標變換，而進行圖案匹配。相較於此 種變形畫像的偵測，本實施形態係能夠進行無可比擬之高 速的模態匹配。若是對於分割之範圍作細分化，則亦能夠 進行更加正確的偵測。 以上，雖係爲其中一例，但是，藉由如此這般地追加 -57- 201135493 最小限度之資料比較的次數，亦能夠進行複雜之畫像的偵 測。 在本例中，係對於以畫像有被作了擴大縮小乃至於旋 轉的可能性一事作爲前提而將全取樣點1 1 3作爲對象地作 了大範圍之範圍設定的情況之例來進行說明，但是，亦可 對於各個的取樣點1 1 3而個別地指定一定之範圍並進行偵 測。此方法，在對於資料與其之位址（位置）間之不確定 性作補完的目的上，當同一或者是類似之資料連續地存在 的情況時，係具備有重要的意義，若是根據取樣點1 1 3之 位置或者是其之資料來進行類似畫像之定義，則係成爲能 夠廣泛地偵測出同一畫像、近似畫像、變形畫像乃至於類 似畫像。 此記憶體1 2 1，除了至此爲止所說明了的座標橫移方 式（使位址與作比較之相對位址相一致）和座標範圍方式 (使位址存在於作比較之座標的範圍內）之2個的偵測方 法以外，也能夠對於例如作比較之座標的範圍外等而進行 位址置換之應用，且不論何者均係能夠僅藉由位址置換電 路134之位址比較資料127的資料設定而實現之，因此，係 能夠將此些設爲一體化之構成，藉由將此些之畫像偵測方 法作組合，係能夠進行更多樣化之畫像偵測。 在本例中，係爲了將說明簡單化，而對於將R、G、B 之顏色資料統合爲1個的位址之資料的方法來作了說明， 但是，就算是使R ' G ' B之各個的位址相互獨立並作比較 之方法，亦能夠容易地實現之。

S -58- 201135493 本發明之記憶體1 2 1，由於係爲可在能夠並列地對於 記憶體資料作比較之基本構造的記憶體、例如聯想記億體 等之中，而藉由用以進行位址之置換（交換）的手段、和 將合格次數作記憶之計數器、以及一般性之優先編碼器來 構成的極爲簡單之構造，因此，大容量化係亦爲容易。 又，不用說，本發明之記憶體1 2 1，係爲一種裝置， 其係將根據資料與其資料之位址間的相互關係之組合問題 的探索（比較）次數作根本性的解決，只要是適當地被作 了選擇的樣本，便能夠保證有以樣本數作爲上限之最少的 資料比較次數，而將資料比較次數大幅度地降低，並且， 亦能夠應用在由被作了叢集的類似特徵之座標相關所致的 畫像之偵測或者是其他之各種的資訊偵測中。 在至此爲止的說明中，雖係針對對於資訊作反覆過濾 的情況而作了說明，但是，不用說，亦可進行將過濾設爲 僅進行1次比較' 2次比較之單發性的資訊偵測。 如同上述一般，若是能夠使用具備有可自我進行資訊 偵測之智能性的知識之記億體1 2 1，則在資訊檢索時，由 於CPU或是GPU係僅需要賦予輸入資料並將其結果作讀取 即可，因此，係能夠將負擔大幅度的減輕。 又，由於係能夠進行極爲高速之資訊偵測，因此，當 記憶體之容量不足的情況時’亦可對於資訊作分割並實行 資訊偵測。 本發明之記憶體121的每次之資料比較處理時間，由 於就算是在將處理時間高估爲假設每次平均1 μ秒的情況 -59- 201135493 時’不論是以何種尺寸之畫像作爲對象，亦能夠在數a秒 乃至數百v秒的時間內來確贲地將目的之資訊偵測出來， 因此’就算是在以動畫作爲對象之1格（圖框）上的資訊 偵測出來的情況、或者是欲偵測出來之既知的資訊1爲連 續大量存在的情況時，亦能夠廣泛地作應用。 當然’藉由與對於本發明之記憶體121的記憶體132作 存取並進行逐次處理之通常的CPU之間作倂合使用（倂用 )’係成爲能夠進行更爲高度之資訊偵測。 以上’雖然以畫像資訊作爲中心地而對於本發明之槪 要作了說明’但是，此資訊偵測之方法和本發明之記憶體 1 2 1 ’在對於1維資訊（語音等）或者是作爲多維空間而作 了配列的資訊偵測中，亦爲有效。 [實施例8 ] 圖1 2 (位址置換手段之第3例），係爲使得對於將圖6 之2維資訊擴大爲X、Y、Z之3軸並配列在3維空間中的資 訊之同一配列或者是類似配列偵測出來一事成爲可能的例 子，且當然亦能夠設爲N維空間，關於資訊偵測之具體例 ，係於後再述。 至此爲止所說明之具備資訊過濾偵測機能的記憶體 1 2 1，係成爲能夠以全部的記憶體爲對象而對於突破次數 作計數，並藉由該突破之次數來將同一資訊以及類似資訊 連續性地偵測出來，但是，在記憶體數量爲大規模的情況 '或者是爲了將電路構成更加簡單化的目的上，亦可將突

S -60- 201135493 破計數器1 3 5、OR閘1 3 6、條件閘1 3 7之電路數作削減。 [實施例9] 圖1 3 (資訊過濾偵測電路之削減例）’係爲根據圖4 、圖5中所示之記憶體1 2 1之基本構想而對於電路數作了削 減者，在如同至此爲止所說明一般地被作利用之突破次數 計數器1 3 5之後的電路之數量’於通常的情況時，係爲在1 次比較中所出現之1次突破位址的數量（在至此爲止的說 明中，係爲200萬位址而解析度4096種’平均488位址）’ 對於此事作注目，而將與此相匹配的數量、例如突破次數 計數器1 3 5以後之電路數，削減爲記憶體1 3 2之位址的數量 之例如千分之一或者是兩千分之一+，在圖中’係削減至剩 下A〜X之輸出。 於此情況，係只要將計數器，設爲能夠將在圖7中所 說明之各個的位址群組之1次突破位址作記憶並且將此位 址讀出之構成的群組別突破計數器1 58，並設爲能夠在此 計數器158之各個處而分別將1次突破位址讀出的構成即可 〇 在設爲此種構成的情況時，係亦可在位址置換電路 1 34中搭載簡單的1個以上的位址演算處理器等來進行位址 置換。藉由如此這般地利用演算處理器來將位址置換之自 由度提升一事，係亦能夠期待有更加多樣化之手法的資訊 過灑。 假設當1次突破位址之數量爲多並造成溢位的情況時 -61 - 201135493 ’係只要設爲發出笤報並對於1次比較之樣本作變更等即 可 0 又，作爲對於電路數作削減的方法，係亦可設爲將雙 重並列邏輯演算在記億體之每一記億庫處作切換並作實施 等的電路構成。 又，若是設爲並不對於每次的一致次數作計數，而僅 單純地將每次之過濾結果的獲勝並殘存之位址的旗標殘留 的方式，則係可將電路數大幅度的削減。 能夠以全部之記憶體作爲對象並對於合格次數作計數 的方式，對於1次突破位址之出現數量係並沒有限制，而 爲理想，但是，就算是如此這般地對於資訊過濾功能的電 路構成作了簡單化之具備資訊過濾偵測機能的記億體1 2 1 a ，亦能夠藉由至此爲止所說明之資訊偵測的方法來將目的 之資訊確贲地偵測出來。 藉由設爲上述一般之構成，能夠將關於此記憶體121a 的記憶體之位址數或者是其之bit數（亦即是記憶體容量） 的自由度增加，又，亦可如同前述一般地設爲3値記憶體 〇 圖1 4 (作了多重化之資料以及位址之雙重並列邏輯演 算的槪念例），係爲將圖4所說明之雙重並列邏輯演算作 了多重化之例。 如同圖中所示一般，記億體1 2 1 b，係將用以與記憶體 之資料作比較的比較資料與用以與位址作比較之資料、和 雙重並列合格與否判定電路、以及雙重並列邏輯積演算電

S -62- 201135493 路，分別各具備有2組’並成爲對於邏輯積演算結果而更 進而進行邏輯和（〇R)演算並作輸出之構成° 此種構成，亦可將在圖5中所示之記憶體121的電路構 成作應用。 藉由設爲此種構成’係能夠將2個的模態同時地偵測 出來。 本例，係爲多重化之其中一例’而亦可設爲2組以外 之多數的組合，且關於演算，除了邏輯積（AND)或者是 邏輯和（Ο R )以外，亦可設爲排他性邏輯或者是其他之任 意的邏輯演算。 藉由因應於所偵測出之資訊的種類或者是目的來如此 這般地進行多重化’並使用各種之邏輯演算的雙重並列邏 輯演算，係成爲能夠進行更加高度之資訊偵測。 若是將至此爲止所說明之圖4、圖I4等作統合，並對 於本實施形態之記億體1 2 1的構成作總括，則此記憶體， 係爲一種具備資訊過濾偵測機能的記憶體，其係爲將資訊 記憶在每一記憶體位址中並且能夠將該資訊作讀出之記憶 體，其特徵爲，係具備有：用以將從外部所賦予並用以將 記億在此記憶體中之資料並列地作比較之第1資料、和用 以將此記億體之位址比較之第2資料，此第1以及第2的雙 方之輸入資料作輸入之輸入手段；和（1 )藉由第1資料而 將被記憶在記憶體中之資料作並列比較並對於合格與否作 判定之手段；和（2 )藉由第2資料而將記憶體之位址作並 列比較並對於合格與否作判定之手段；和（3 )將以上（1 -63- 201135493 )、（2 )雙方之合格與否判定結果進而並列地作邏輯演 算之資料與位址的雙重並列邏輯演算手段。 或者是，此記憶體，係爲一種具備資訊過濾偵測機能 的記憶體，該記憶體，係爲將資訊記億在每一記憶體位址 中並且能夠將該資訊作讀出之記憶體’其特徵爲’係具備 有：（1 )用以將從外部所賦予並用以將記億在此記憶體 中之資料並列地作比較之第1比較資料、和用以將此記憶 體之位址的位址彼此間作並列比較之第2比較資料，此些 之各比較資料作輸入之輸入手段；和（2 )藉由第1比較資 料而將被記憶在此記憶體中之資料作並列比較並對於合格 與否作判定之手段；和（3 )藉由第2比較資料而將此記憶 體之位址彼此作並列比較並對於合格與否作判定之手段； 和（4 )將以上（2 ) 、（ 3 )雙方之合格與否判定結果在 每一位址處而並列地作邏輯演算之資料與位址的各合格與 否結果之邏輯演算手段。 進而，作爲用以將此記憶體之資訊的過濾設爲簡單之 電路構成的其中一例，係爲在如同申請專利範圍第1項所 記載之具備資訊過濾偵測機能的記憶體中，具備有下述特 徵：亦即是，將前述（1 )之合格與否判定手段和前述（3 )之雙重並列邏輯演算手段，藉由其之演算結果係與前述 (1 )之合格與否判定和前述（2 )之合格與否判定間的邏 輯積（AND )成爲等價的等價雙重並列邏輯積（AND )演 算手段而構成之。 或者是’係爲一種具備資訊過濾偵測機能的記憶體，

S -64- 201135493

其中，前述具備資訊過濾偵測機能的記億體之前述邏輯演 算，係爲邏輯積（AND)演算，並且，前述具備資訊過濾 偵測機能之進行邏輯積（AND )演算的記憶體，係具備有 :(Ο在初次之資訊偵測時，藉由前述第1比較資料來將 記憶體之資料並列地進行合格與否之判定，並將合格了的 至少1個以上之記憶體位址作爲1次突破位址而作記億之手 段；和（2 )在下次以後之資訊偵測時，藉由新的前述第1 比較資料來將記憶體之資料並列地進行合格與否之判定， 並將合格了的記憶體位址，設爲藉由由前述第2比較資料 所進行之位址置換手段來作了位址置換之位址之手段；和 (3)將突破了上述（1) 、 （2)之位址的邏輯積（AND )演算之位址作輸出之手段。 進而，係爲一種記憶體，其特徵爲，具備有：爲了如 同圖5、圖1 3等中所示一般地使此記憶體連續反覆進行雙 重並列邏輯演算60，而對於每次之前述等價雙重並列邏輯 積（AND )演算手段的結果而在每一記憶體位址處作計測 之計數手段；和在初次之前述比較時，將經由前述第1資 料而對於記憶體並列地進行合格與否判定並合格了的記憶 體位址之上述計數器作1的增數，並將此作爲1次突破位址 之手段；和在之後的比較中，將經由上述第1資料來對於 記憶體並列地進行合格與否判定並合格了的記憶體位址、 和上述1次突破位址，此雙方之位址的位置關係，經由前 述第2資料來藉由前述等價雙重並列邏輯積（AMD )演算 手段來進行演算，並將突破了此演算之上述1次突破位址 -65- 201135493 之計數器作增數而作爲N(2以上之整數）次突破位址之手 段；和將此N次突破位址的位址作輸出之手段。 或者是，係爲一種具備資訊過濾偵測機能的記憶體， 其特徵爲，爲了如同圖5、圖13等中所示一般而使此記憶 體連續反覆進行雙重並列邏輯演算，前述具備資訊過濾偵 測機能的進行邏輯積（AND )演算之記憶體，係具備有： (1)對於各記億體位址而個別地對於由反覆作了特定次 數之賦予的前述各比較資料所進行之比較合格與否判定結 果作計測之計數手段；和（2 )在前述初次之資訊偵測時 ，將合格了的記憶體位址之上述計數器作1的增數，並將 此作爲前述1次突破位址之手段：和（3)在上述被反覆作 了賦予之前述下次以後的資訊偵測時，藉由前述位址之置 換手段來將前述邏輯積（AND)演算結果在上述1次突破 位址之計數器處而進行累積增數並作爲N ( 2以上之比較次 數）次突破位址之手段；和（4)將上述（3)之N次突破 位址的位址作輸出之手段。 進而，係爲一種記憶體，其係具備有下述特徵：亦即 是’前述等價雙重並列邏輯積（AND )演算手段，係爲根 據身爲前述第2資料之用以將位址作比較的資料，而經由 位址之交換（SWAPPING )手段來反覆實施者亦可成爲如 同下述一般之構成。亦即是，係爲一種具備資訊過濾偵測 機能的記億體，其中，前述進行邏輯積（AND )演算之記 憶體的位址之置換手段’係藉由前述第2比較資料而以位 址全範圍來並列地進行位址之置換。

S -66- 201135493 進而，係爲一種記憶體，其特徵爲：身爲前述第2資 料之用以將位址作比較的資料，係爲下述（1)(2)中之 其中一者或者是雙方：亦即是，將前述1次突破位址作爲 基準，而（1 )比較對象之位址是否與相對位址一致之比 較資料；（2)比較對象之位址是否爲存在於作比較之範 圍的內外之比較資料。 進而，係爲一種具備資訊過濾偵測機能的記憶體，其 中，身爲前述進行邏輯積（AND)演算之記憶體的第2比 較資料之用以將記億體之位址的位址彼此並列地作比較之 資料，係爲下述2者中之其中一者的資訊偵測用比較資料 :當將前述1次突破位址作爲基準位址，並在前述下次以 後的資訊偵測時，對於藉由前述第1比較資料而和記億體 之資料並列地進行合格與否判定並合格了的記憶體位址、 和上述基準位址，此雙方之位址彼此的相對位置，而用以 判定（1 )是否一致的比較資料；（2 )是否存在於範圍內 之比較資料。 進而，此記憶體，係能夠對於用以進行過濾之電路進 行削減或者是將雙重並列邏輯演算作多.重化，並且，在邏 輯演算中’不僅是邏輯積或者是邏輯和，而亦能夠進行各 種之邏輯演算的資料和位址之雙重並列邏輯演算。 以上’係結束了對於本實施形態之記憶體i 2丨本身的 說明，以下’對於一維 '多維空間之資訊偵測的例子作說 明。 -67- 201135493 [實施例10] 圖1 5 (位址一維配列之資訊偵測例），例如係將橫軸 作爲時間軸而與位址相對應，且將景氣動向或者是股價、 氣溫等之資料在縱軸上作了顯示者，並且係爲根據作爲樣 本而被賦予了的既知之資訊的資料，來對於身爲未知之資 訊的過去之龐大的資料庫中來進行資訊偵測者，此種資訊 偵測’係能夠藉由以將記憶體位址與時間軸附加有關連的 方式而作了配列記憶之資料，而極爲簡單地進行。 作爲以時間軸作爲對象之資訊偵測的另外一例，在語 音的情況時，係能夠根據壓縮前之取樣時間和與此時間相 對應的語音資料或者是壓縮語音資料之每一AAU (音訊解 碼單位）中的語音資料，來進行資訊偵測。 作爲能夠進行3値資料之比較的記憶體1 2 1之其中一例 ’若是將人的聲音等之頻譜的帶域作類別化並針對各類別 而進行資料化，並設爲1時刻、1位址之量的資料，則能夠 極爲簡單地作成時間序列之配列。若是根據此來與樣板（ template )音源等進行類似模態之辨識，則係成爲能夠進 行極爲高速之語音辨識，並能夠利用在各種之語音辨識的 領域中。 又’此種一維配列資訊的偵測，在將需要莫大之資訊 處理的D N A配列、基因體之4個的鹼基配列之組合解析以 闻速來實施的情況時，係極爲有效。同樣的，由文字列之 配列所致的解析，亦爲相同。 可說是資訊化社會的最大敵人之電腦病毒，是爲了透

S -68- 201135493 過網路等而侵入電腦中並將電腦內的資料破壞或者是消滅 所創造出之充滿惡意的軟體程式。 此程式文字列’係作爲文字資訊模態，而藉由通常之 軟體處理來進行由CPU所致之模態辨識，以防止病毒的侵 入。 故而’在現狀中’爲了進行資訊檢索，在cpu處係被 施加有相當大的負擔，而導致使資訊處理機器全體之效能 大幅度的降低。 藉由利用此具備資訊過滤偵測機能之記億體來將此種 身爲電腦使用者之最大敵人的電腦病毒偵測出來，由於係 並不會對於CPU造成大的負擔，便能夠將病毒文字列之模 態以高速而尋找出來，因此，相較於至今爲止之由CPU與 軟體處理所進行的病毒偵測，係能夠將資訊處理機器全體 之效能的降低抑制在最小的限度。 [實施例1 1] 圖1 6 (位址三維配列之資訊偵測例），係爲對於被配 列在三維空間中之資訊作偵測的情況之例作展示者。 如圖中所示一般，係爲將被配列在三維空間中之特定 的模態藉由至此爲止所說明之內容相同的方法而偵測出來 的示意圖。 當然的，由於三維空間係亦包含有人類所存在之實際 空間，因此，係能夠對於可進行三維空間之位置以及該資 料的定量化之全部的三維資訊作適用。進而，亦可進而展 -69- 201135493 開爲加上了時間軸的時空間資訊等之多維資訊。 此種三維空間之資訊偵測，係可利用在從原子或分子 程度起直到宇宙空間之一切的配置關係之解析中。 特別是，由於係能夠進行高速的偵測，因此，亦可將 需要進行即時處理之機器人作爲對象，並例如進行將移動 迅速之物體等作爲對象而與多數之樣板畫面作比較一般之 立體圖案辨識、立體物體辨識或者是物體移動追蹤等之中 ，其用途係爲無限。 不論是何種情況，均能夠藉由將記憶體位址與X、Y 、冗之3軸的位置附加對應地來將資料作位址配列並記憶一 事，而容易的實現。當然的，不僅是相同資訊，亦能夠進 行如同在畫像之偵測中所說明之近似資訊或者是類似資訊 的偵測。 以上之說明，係爲以一維乃至多維之空間作爲對象， 並對於已被作了位址配置之資訊或者是可進行位址配列之 資訊而進行模態辨識者，但是，作爲其中一例，藉由進行 像是將位址分類爲被作了叢集化的資訊群組等並對此進行 資訊偵測等而對於位址和資料的配列作了精心設計，亦能 夠與使用有至今爲止的演算法之資訊偵測作倂用。 以上，係爲將一維乃至多維之資訊偵測出來的情況時 之槪要，但是，若是對於在本發明之記憶體121、121a' 1 2 1 b中之作用的特徵作總括’則係如同下述一般。 使用有本發明之記憶體1 2 1 ' 1 2 1 a、1 2 1 b的資訊之偵 測，係將1個位址與其之資料作爲偵測之單位’並藉由輸

S -70- 201135493 入資料之設定方法，來成爲能夠對於從特別嚴密且正確之 同一資訊的偵測起乃至於近似資訊、變形資訊、類似資訊 等之廣範圍的資訊’而高速且確實地偵測出來。 用以進行資訊偵測之取樣數或者是取樣點1 1 3之選擇 方法，均係能夠藉由統計之手法來作評價’且亦能夠將取 樣自動化。於此情況’係能夠防止取樣數之浪費’並能夠 使偵測時間成爲合理之時間。又’能夠在每一位址（座標 )處而進行取樣點113之設定一事’亦爲特徵之一。 另外値得~提者，係在於當在未知之資訊102中並不 存在有成爲對象之資訊的情況時，偵測之中斷亦極爲迅速 〇 此偵測方法，由於係只要滿足一定之條件，則相互之 資訊的大小（容量）上係並沒有限制，因此，係能夠對於 所有的資訊作適用，並且亦能夠配合本發明之記憶體1 2 1 、121 a、121b之記憶體的容量來對於資訊作分割處理。 就算是在將一維資訊或多維資訊亦或是其他之資訊混 合存在地作了記億之記憶體中，亦能夠進行目的之模態的 辨識。 又，本方式之另外一個重要特徵，係在於：只要將未 知之資訊102適當地作位址配置並記憶在記憶體121、i21a 、1 2 1 b中’則除了取樣點1 1 3以外，係並不需要進行在其 他之模態辨識中所會進行一般之資訊的加工、特徵抽出或 者是類別化等之資料的前置處理。 進而’本方式’在並不需要進行演算法之開發等的資 -71 - 201135493 訊偵測之實施前的時間一點上，亦係成爲重要的特徵，並 且，偵測方法（比較條件之設定）亦係極爲簡單之構成。 故而，在系統試驗時之試誤法（cut and try )性的調 整亦成爲不必要，便能夠藉由所設定之偵測方法來將所期 待之資訊確實地偵測出來。故而，就算並非特別是資訊偵 測的專家，亦能夠利用本方式而廣泛地利用在各種之資訊 偵測的應用程式中》 在至此爲止的說明中，係以身爲既知之資訊1 0 1 —事 作爲前提並接著從此資訊來採取樣本而偵測出資訊一事爲 中心，而作了說明，但是，相反的，將從未知之資訊1 02 來採取樣本並作了樣板化之既知之資訊1 0 1尋找出來一事 、或者是根據人的判斷或者是推測來設定輸入資料1 25並 進行資訊解析一事，亦爲重要。 在此種情況中，由於身爲最初之輸入資料1 2 5的1次比 較資料，係會對於偵測之結果造成重大影響，因此，只要 藉由設爲複數之比較資料，或者是在輸入資料中使其具備 有範圍地來進行偵測，並藉由此1次比較之結果來逐漸地 對於範圍作限定的方法，來進行解析即可。 此種解析，係能夠將天文、氣象、物理、化學、經濟 等之所有領域的資訊預測等之資料解析的時間以及所耗費 之勞力作大幅度的減輕。 此具備資訊過濾機能的記憶體1 2 1、1 2 1 a、1 2 1 b，係 爲將身爲諾依曼型電腦之宿命的記憶體之逐次處理排除， 並使記憶體自身具備有智能性之知識而進行資訊偵測者，

S -72- 201135493 而爲將至此爲止之記憶體的常識作了大幅顛覆者。 故而’不僅是能夠利用在從先前起便被作硏究並被作 利用之畫像辨識、聲音辨識、OCR文字辨識 '全文檢索、 指紋認證、虹彩認證、機器人之人工智慧的模態辨識等之 中’亦能夠進行天氣、景氣、股價 '分子構造、DNA、基 因體、文字配列（包含電腦病毒模態）等之解析乃至於對 新的資訊之發現（資訊預測）、並且亦能夠廣泛地利用在 社會基礎公共設備、產業用設備、工業用設備、家庭用裝 置乃至於至今爲止均未被作爲對象的未知之領域的資訊偵 測中。 [實施例12] 此具備資訊過濾功能的記憶體1 2 1、1 2 1 a、1 2 1 b，係 亦可作爲需要進行各種之資訊之偵測的人工智慧之機器， 來利用在知識處理中。 例如，係可利用下述一般之極爲高度之知識處理中， 亦即是，若是將記憶體1 2 1、1 2 1 a、1 2 1 b視爲人腦中之大 腦或小腦、並進而區分爲右腦或左腦一般地來並列且階層 狀地作複數配列，並分別作爲樣板而使其預先記憶物體辨 識之資訊、人物辨識之資訊、文字辨識之資訊、聲音辨識 之資訊、味覺之資訊、觸覺之資訊等等的各種種類之資訊 ，再藉由與即時性所賦予之周圍的畫像或者是聲音等乃至 於各種感測器之資訊作比較，來與人的辨識能力一般地而 對於各種之資訊同時地作辨識，並從該些資訊中來選擇最 -73- 201135493 適當的行動並實行，利用之方法，係有無限可能。 於此情況，被作了記憶並成爲樣板之資訊，係爲既知 之資訊，從感測器所輸入並被作比較之資訊，係爲未知之 資訊，而成爲與至此爲止所說明者相反之關係。 圖1 7 (使用有記憶體的高度性知識處理之例），係爲 將以上所說明之知識資訊記憶在記億體1 2 1、1 2 1 a、1 2 1 b 中並進行知識處理的實施例，並且，經由根據最適當之行 動的結果來對於記憶體1 2 1、1 2 1 a、1 2 1 b作更新，亦能夠 容易地實現學習效果。 以上之記憶體，特別是以被組入至1個晶片的半導體 積體電路（System On a Chip)中並作爲系統來使用爲理 想，但是，就算是在由於技術性之理由、經濟性之理由等 而無法利用此構成之記億體的情況時，亦能夠將位址彼此 之比較的槪念作應用，並以相較於通常之資訊偵測而更加 有效率並高速地進行資訊偵測，以下，針對使此事成爲可 能的本發明之位址的比較方法作說明。 此內容，除了將數個的半導體晶片作統合並作了系統 化的半導體積體電路（System In a Package)以外，在經 由將數個的半導體積體電路或者是週邊零件安裝在印刷基 板等之上所成的電路（System On a Board )來構成系統的 情況時，亦能夠作適用。 [實施例1 3 ] 圖1 8，係爲記憶體位址比較電路之構成圖A，並爲在

S -74- 201135493 記憶體外部而具備有記憶體之記億體位址比較電路7 1的情 況時之基本構成圖。 與至今爲止的說明相同地，此係爲對本發明之槪念作 展示者，關於時序等之詳細內容，於此係割愛。 如同圖中所示一般，記億體，係爲能夠並列地將記憶 體之資料作比較的聯想記憶體等，藉由第1輸入資料，而 將記憶體之資料並列地作比較，並將合格了的位址作輸出 ’再將從記憶體而來之初次比較的輸出結果，記憶在記憶 體位址比較電路7 1之1次突破位址橫移暫存器，並將之後 之比較的輸出結果記憶在N次合格位址橫移暫存器的雙方 處，N次合格位址橫移暫存器，係藉由第2輸入資料，而於 此情況，係將位址作相對位址之量的橫移，再將1次突破 位址橫移暫存器與被作了橫移的N次突破位址橫移暫存器 並列地作比較，且進而進行邏輯積（AND )演算，而，雙 方均合格之位址（於此情況，係爲記憶體位址5 )，係成 爲突破位址，此位址，係被輸入至突破位址輸出電路中。 此內谷’係爲藉由用以將此億體之資料並列地作比 較之第1輸入資料，來對於記憶體之資料並列地作比較， 並將其結果輸出，且將被輸出了的每一位址之合格與否結 果作記憶’再進而藉由新的第1輸入資料來將記憶體之資 料並列地作比較，並將其結果輸出，且將被輸出了的每一 位址之合格與否結果作記憶，最後藉由第2輸入資料來對 於雙方之位址彼此的合格與否結果作了比較者。於本例之 情況中，位址彼此之比較’係爲並列地將位址之合格與否 -75- 201135493 結果作邏輯積（AND )演算者’但是’亦可爲邏輯積（ and)演算以外之邏輯演算。 當然的，位址彼此之比較，由於係爲相對性的比較， 因此，在本圖之構成中，雖然係將1次突破位址固定’並 將N次突破位址藉由第2輸入資料來作位址置換’但是’亦 可採用相反的關係。 突破位址輸出電路72，係藉由將至此爲止所說明之第 1輸入資料以及第2輸入資料成對地反覆作賦予’而將資訊 作過減。故而，係成爲能夠採用對於突破次數作計數之計 數電路或者是優先度編碼器等之與目的相配合了的邏輯演 算結果之輸出形態。 以上之第2輸入資料，係與至此爲止之說明相同的， 爲藉由模態資訊等之資訊配列上的相對位址資料來對位址 彼此作比較者，而記憶體，在至此爲止之說明中的畫像資 料的情況時，係藉由每次之第1輸入資料的比較，而從此 記憶體來將位址輸出作平均4 8 8次之逐次輸出，記憶體位 址比較電路7 1，係每次均接收此4 8 8次之輸出，並與至此 爲止之說明相同的，將1次突破位址作爲基準位址，並將 藉由第2輸入資料所作了展示的相對位址作爲比較資料， 來並列地將位址彼此作比較，並進而進行合格與否結果之 邏輯積（AND )演算，再將其結果作爲突破輸出而作輸出 〇 若是想像成：對於每次平均成爲48 8位址之2組的位址 群之集合的相對位址關係作比較，並求取出其相對關係爲

S -76- 201135493 一致之位址（邏輯積），則係易於理解。 故而，此記億體，只要是通常之聯想記憶體等的能夠 並列地將記憶體之資料作比較的記憶體，並且爲能夠與其 之位址相對應地而將該資料之比較判定結果輸出至外部的 記憶體，則不論是何種記憶體，均可作利用。 [實施例14] 圖19，係爲記憶體位址比較電路之構成圖B，在圖18 中所示之記億體位址比較電力7 1，係準備與記億體之位址 數相對應了的橫移暫存器，並將全部位址作爲對象而以1 對1的配對來將位址彼此作了比較，但是，圖1 9，係爲將 此構成作了簡單化者，在本例中，係設爲將1次突破位址 5 6作橫移的構成。 僅將從記憶體所輸出之由第1輸入所進行的初次比較 之1次以及之後之比較的N次之資料比較的合格位址依序作 記憶，並將1次突破位址藉由第2輸入資料來分別作相對橫 移，再對於此被作了相對橫移之參考目標的1次突破位址 (圖中所示之S 1〜S X之位址）之N次的資料比較結果而判 定其是否合格，而在YES的情況時，將其設爲突破輸出。 於此情況’ 1次突破位址與N次比較合格位址之位址數 ，相較於記億體全體之位址數，係大幅度的減少，而僅释 資料之比較結果的合格位址作爲對象來進行位址彼此之比 較，因此係能夠將電路數量大幅度的削減。 並不限定於上述之2個例子，只要是將1次突破位址作 -77- 201135493 爲每次之比較的基準，並將其和N次比較合格位址之雙方 的位址彼此作比較，再將其結果之位址作輸出，則並不需 要一定爲並列比較，而亦可採用逐次對位址作比較之方法 〇 進而，位址之比較，係可依循其之目的，而設爲邏輯 積（AND )演算以外的排他性邏輯演算，或者是設爲3組 之位址群的多重比較，亦或是進而設爲對於合格與否結果 之相對位置關係作比較等等的比較目的之任意形態的位址 比較。 又，當在先前所說明之偵測出類似資訊的情況時、或 者是作爲其中一例之在記憶體中混合存在有各種之資訊的 情況時，亦可進行像是對位址範圍作指定等等之各種的位 址條件指定，並對於位址作比較，只要是能夠對於1次突 破位址與之後之N次比較合格位址的雙方進行位址比較者 ，則不論是何種構成之位址比較電路均無妨，當然，位址 之比較，係亦可作爲與位址相對應之座標資料來作賦予。 當在記憶體中具備有資訊之過濾機能的情況時，對於 記憶體位址個別之逐次處理，係成爲完全不必要，但是， 若依據此方法，則如同至此爲止所說明一般，係成爲能夠 藉由每次平均48 8次之位址逐次輸出處理，來將全記憶體 中之資訊作每次的比較偵測，藉由反覆進行此方法，相較 於至今爲止之全部逐一性的資訊偵測，係成爲能夠大幅度 地將資訊偵測的速度提升。 藉由在記憶體終將位址過濾電路組入，係進而能夠對 -78- 201135493 於以上之每次488次的位址逐次輸出處理作削減。 [實施例U] 圖20，係爲記憶體位址比較電路之構成圖C，如圖中 所示一般，係爲將從記憶體位址比較電路7 1之突破位址輸 出電路72而來的位址，反饋輸入至用以進行記憶體之位址 過濾的並列邏輯積（AND )電路中者。 藉由設爲此種構成，與至此爲止之說明相同的，由於 係能夠將在每次之比較中所輸出之位址中而將成爲N次突 破位址之位址作過濾輸出，因此，係並不需要將比較對象 外之無意義的位址輸出，就算初次之位址係爲48 8次，在 之後之N次的位址輸出中亦能夠過濾成極爲少數之位址。 於此情況，記憶體，由於係只要將作了反饋的位址作 記憶，並將此被記憶了的位址和由各個的資料所致之合格 與否結果單純地並列進行邏輯積（AND )演算即可，因此 ，係能夠藉由以極爲簡單之電路構成來實現此事並將其與 記億體位址比較電路7 1成對地作使用，來僅在初次之位址 比較（1次突破位址）中耗費較多的時間，而將之後的時 間大幅度的縮短。 以上所說明之記憶體的記憶體位址比較電路7 1或者是 位址比較方法，係可在記億體之外部而進行，並設爲獨立 之記憶體位址比較電路71，亦可將其組入至其他目的之電 路或者是機能之中來作利用，又，亦可設爲半導體積體電 路，或是組入至CPU等之其他目的的半導體積體電路中。 -79 - 201135493 此種位址比較成爲可能的原因，亦係在於：被以1維 乃至多維度而作了資訊配列之模態資訊，係能夠藉由將1 次突破位址定義爲基準位址，而將之後的位址依據此基準 位址（座標資料）來每次將位址（座標資料）彼此作爲第 2輸入資料來作比較，因此而能夠實現之故。 以下’針對其他實施形態之記憶體基礎架構的資訊偵 測作說明。 在以下之說明中’係將前述具備資訊過濾偵測機能的 記憶體1 2 1單純地記載爲資訊偵測記憶體8 1來作說明。 圖2 1 (通常之記憶體與資訊偵測記憶體之資訊偵測的 槪念比較），係爲對於本發明之基本性的槪念作展示者， 當從通常的記憶體中而尋找出目的之資訊的情況時，由 CPU82所進行之資訊的檢索與偵測係爲不可或缺，而爲藉 由CPU82來尋找出資訊是位於何處者。 另一方面，由資訊偵測記憶體所進行之資訊偵測，在 本質上’係並不需要進行資訊之檢索，而係爲使資訊偵測 記憶體直接偵測出目的之資訊的位址並尋找出資訊係位於 何處者。 以上之內容，係爲將以處理器作爲主角之資訊處理的 處理器基礎資訊處理和以記憶體作爲主角之資訊處理的記 億體基礎資訊處理，此兩種之體系的特徵作示意比較者。 在本例中，作比較之資料，係需要資料與位址之2種 類，但是，除此之外，亦可作爲能夠再加上各種之比較資 料（例如資料之種類或者是資料之登錄時間等）來進行資

S -80 - 201135493 料比較的構成之資訊檢索記億體，來進行資訊之偵測。 [實施例16] 圖22 (比較資料之資訊處理例），係爲2種類之比較 資料的構成例，和設爲將此比較資料藉由CPU而作輸入之 構成的資訊處理例。 如圖中所示一般，位址比較資料，係爲將1次突破位 址作爲基準位址（座標），並因應於成爲對象之資訊的配 列’來將1維乃至多維度座標之位置或者是範圍作爲比較 資料而作輸入之構成。 又，資料比較資料，係爲對於資料之一致、大小、範 圍、位元感測（bit sense) 、3値記憶體比較等之其中一 者的模式作指定，並將比較資料輸入之構成。 在本例中，此些之比較資料，係成爲藉由CPU來進行 資料輸入之構成，CPU，係對於此記憶體基礎架構之資訊 偵測記憶體8 1的位址輸出作讀取而進行資訊處理，並且將 比較資料作賦予，而成爲將記憶體基礎與處理器基礎作了 一體化之資訊處理體系。 如同先前所說明一般，CPU82，係爲可進行萬能之資 訊處理的裝置，但是，在將資訊尋找出來一事上，係並不 擅長’藉由倂用此資訊偵測記憶體8丨之裝置（資訊偵測裝 置）來進行資訊處理，係能夠使資訊處理體系迅速地進步 〇 使用此資訊偵測記憶體8 1所偵測之資訊，只要是將下 -81 * 201135493 述（1 )〜（4 )等之資料配列與位址相對應並變換爲表（ table )的形態之資訊，便能夠作利用：（1 )以靈像或聲 音作爲其中一例之從1維起乃至多維度之模態資料、（2 ) 以資訊檢索作爲其中一例之資料庫用資料、（3 )在以AI (人工智慧）推論作爲其中一例之推論用資料、（4)以 CPU作爲其中一例之處理器演算用程式資料。 特別是，若是設爲將處理器演算用程式資料作爲資料 並藉由CPU82來對於此資料進行演算一般的資訊處理方式 ，則係能夠建構出一種將記憶體基礎與處理器基礎作了融 合之極爲高效率且能夠進行高速處理的資訊處理體系。 以上之例，係僅爲本發明之其中一例，不論是建構出 何種資訊體系均可。 [實施例1 7 ] 圖23 (將資訊偵測記億體作了串、並聯連接的高速資 料庫資訊偵測裝置例），係爲使用複數之資訊偵測記憶體 8 1並將此藉由CPU8 2來作讀取的情況之例。 近年來’半導體記憶體之大容量化係爲顯著，並成爲 能夠將SSD ( Solid State Drive)替代硬碟（HDD)來作使 用。 SSD ’雖然相較於HDD係較爲高價，但是，其係爲耐 衝擊’並且消耗電流爲少，且能夠進行隨機存取，因此， 係廣泛作爲資料庫而被作利用。 另一方面，資訊偵測記憶體8 1，若是相較於先前技術

S -82- 201135493 之記憶體，則其之內部的電路構成係爲複雜，並且係需要 將比較資料作輸入之機能以及將偵測出的位址作輸出之機 能’相較於先前技術之記憶體，係成爲低容量，且成本亦 爲高。 故而’若是採用如圖中所示一般之方式，亦即是，將 資訊偵測記憶體81作串、並聯連接，並從SSD而將必要之 資料作傳輸而將比較資料整批地作賦予，再將其之結果所 輸出的位址藉由CPU82來作讀入，則係成爲能夠從大量之 資料庫的資訊中而將目的之資訊有效率地高速偵測出來。 以上之例’係爲將通常之記憶體和資訊偵測記憶體8 i 以及CPU82的3者作了 一體化、亦即是將記憶體基礎與處 理器基礎作了融合之極爲高效率且能夠進行高速處理的資 訊處理體系之例。 本案發明之趣旨’係在於實現一種成爲不需要進行資 訊檢索之嶄新的資訊處理體系，而係爲一種不需要進行資 訊檢索之資訊偵測方法，且係爲能夠使記憶體本身進行資 訊偵測之記憶體基礎的資訊偵測方法，其特徵爲：係將比 較資料賦予至上述記憶體基礎之資訊偵測記憶體中，並對 於藉由此資訊偵測記憶體所輸出之位址以及其之資訊作讀 取，藉由此’而能夠並不對於資訊偵測記憶體之位址來個 別地檢索作爲目的之資訊，便能夠藉由此資訊偵測記憶體 來直接將資訊偵測出來。 因此，係爲一種並不被限定於先前之申請案的由資料 與位址之2種的比較資料所進行之資訊偵測記憶體，而亦 -83- 201135493 能夠將新的比較資料作輸入並且將該資料比較結果作爲位 址來輸出的記億體基礎資訊處理方法’而使在資訊處理上 會成爲大的負擔之使用有CPU所進行的資訊檢索成爲不必 要，並謀求資訊偵測之高速化。 [產業上之利用可能性] 前述之記憶體121、121a、121b、81，係超越了至今 爲止之先前技術的記憶體之槪念，其用途係極爲廣範圍， 並建構出一種資訊處理的新潮流。 前述記憶體1 2 1、1 2 1 a、1 2 1 b、8 1，除了聯想記憶體 以外’亦可經由以 ASIC(Application Specific Integrated Circuit) 、FPGA ( Field Programmable Gate Array)作爲 其中一例之可程式化邏輯裝置（PLD )來作爲一般性之 RAM或者是ROM而责現之，並且，像是組入至單元基礎（ cell base) CPU中、直接組入至CCD感測器中、將本發明 之記憶體21設爲獨自之專用構造的記憶體構成、或者是藉 由新形態之半導體來構成、亦或是賦予其他之功能等，亦 爲自由。 將來，除了上述一般之由半導體所成的記憶體以外， 亦能夠期待藉由現在正進行硏究之光元件或者是磁性元件 、約瑟夫森（Josephson)元件等之新的元件所致的本發明 之記憶體。 前述之構成的記憶體位址比較電路，係爲極爲簡單的 構成’又，電路之自由度亦爲高，並易於實現，而能夠在

S -84- 201135493 從以1維乃至多維度而作了資訊配列之模態資訊的偵測之 裝置或者是知識處理之人工智慧等之極廣的範圍內來作利 用。 又，藉由使用複數之將記憶體與此記憶體位址比較電 路之組合來作利用，係亦能夠將大容量之資料庫的資訊偵 測高速化、高效率化。 資訊之偵測，由於係能夠經由極爲單純之資料與位址 的雙方之比較而實現，因此，除了對於資訊偵測之高速化 的需求外，亦可容易地應用在例如代替能夠並列地進行資 料比較之記憶體，而利用從同一之資料庫所抽出的複數之 查找表（lookup table)來將目的之資訊偵測出來等之方 式中。 如此這般，由於若是成爲能夠從記憶體來將資訊偵測 出來，便能夠將有關於資訊檢索之CPU (中央資訊處理裝 置）的負擔大幅度的削減並使作爲資訊處理之整體的效能 大幅度的提升’因此，本發明係能夠對於資訊處理一事全 體帶來利益。 前述使檢索處理成爲不必要之資訊處理體系，係爲使 資訊處理之效率作了飛躍性的提升者，進而，藉由在至今 爲止之以CPU作爲中心的處理器基礎之資訊處理中，將由 本案發明所致之記憶體基礎的資訊處理作融合，係能夠建 構出一種嶄新的資訊處理體系。 另外’當然的’本發明，係可作各種之變形，而並不 被限定於上述之一種實施形態，在不對於發明之要旨作變 -85- 201135493 更的範圍內，係可作各種之變形。 【圖式簡單說明】 [圖1 ]圖1，係爲取樣點之例（實施例1 ) 。 · [圖2]圖2，係爲由取樣點所致之資訊偵測實施例（實 。 施例2 )。 [圖3 ]圖3，係爲取樣點之評價方法例（實施例3 )。 [圖4]圖4，係爲資料以及位址之雙重並列邏輯演算的 槪念例。 [圖5 ]圖5，係爲具備資訊過濾偵測機能的記憶體之例 (實施例4 )。 [圖6]圖6，係爲位址置換手段之第1例（實施例5 )。 [圖7]圖7，係爲位址置換之第1示意例。 [圖8]圖8，係爲位址置換之第2示意例。 [圖9]圖9，係爲位址置換之第3示意例。 [圖1 0]圖1 〇，係爲變形畫像之偵測的槪念（實施例6 ) 〇 [圖1 1 ]圖1 1，係爲位址置換手段之第2例（實施例7 ) [圖1 2 ]圖1 2，係爲位址置換手段之第3例（實施例8 ) 〇 [圖1 3 ]圖1 3，係爲資訊過濾偵測電路之削減例（實施 例9 )。 [圖1 4]圖1 4，係爲作了多重化之資料以及位址之雙重

S -86- 201135493 並列邏輯演算的槪念例。 [圖1 5]圖1 5，係爲位址一維配列之資訊偵測例（實施 例 1 0 )。 [圖1 6]圖1 6，係爲位址3維配列之資訊偵測例（實施例 11)。 [圖1 7]圖1 7，係爲使用有本發明之實施形態之記憶體 的高度性知識處理之例（實施例1 2 )。 [圖18]圖18，係爲記憶體位址比較電路之構成圖A ( 實施例1 3 )。 [圖19]圖19，係爲記憶體位址比較電路之構成圖B( 實施例1 4 )。 [圖20]圖20，係爲記憶體位址比較電路之構成圖C ( 實施例1 5 )。 [圖2 1 ]圖2 1，係爲對於通常之記憶體與資訊偵測記憶 體的資訊偵測之槪念作比較者。 [圖22]圖22，係爲比較資料之資訊偵測例（實施例1 6 )。 [圖23]圖23，係爲將資訊偵測記憶體作了串、並聯連 接之高度資料庫資訊偵測裝置例（實施例1 7 )。 【主要元件符號說明】 7 1 :記憶體位址比較電路 72 :突破位址輸出電路 8 1 :資訊偵測記憶體 -87 - 201135493 82 ： CPU 1 0 1 :既知之資訊 1 〇 2 :未知之資訊 1 0 3 :位址 1 1 1 :像素 1 1 3 :取樣點 1 2 1、1 2 1 a、1 2 1 b :具備資訊過濾偵測機能的記憶體 1 2 2 :位址匯流排 1 2 3 :資料匯流排 124 :輸出匯流排 1 2 5 :輸入資料 126 :記憶體比較資料 1 2 7 :位址比較資料 1 2 8 :重置訊號 129 :比較次數計數器 1 3 1 :位址解碼器 1 3 2 :記憶體 1 3 3 :資料比較電路 1 3 4 :位址置換電路 1 3 5 :突破次數計數器 13 6: Ο R 閘 1 3 7 :條件閘 1 3 8 :突破位址輸出處理電路 1 4 1 :位址置換前合格輸出 -88- 201135493 142 :位址置換後合格輸出 143 :比較次數訊號 144 :級聯連接 1 5 8 :群組別突破計數器 -89-

Claims (1)

1. 201135493 七、申請專利範圍： 1. 一種具備資訊過濾偵測機能的記憶體，該記憶體 ，係爲將資訊記億在每一記憶體位址中並且能夠將該資訊 作讀出之記億體，其特徵爲，係具備有： (1 )用以將從外部所賦予並用以將記憶在此記憶體 中之資料並列地作比較之第1比較資料、和用以將此記憶 體之位址的位址彼此作並列比較之第2比較資料，此些之 各比較資料作輸入之輸入手段；和 (2 )藉由第1比較資料而將被記憶在此記憶體中之資 料作並列比較並對於合格與否作判定之手段；和 (3 )藉由第2比較資料而將此記憶體之位址彼此作並 列比較並對於合格與否作判定之手段；和 (4 )將以上（2 ) 、（ 3 )雙方之合致與否的判定結 果在每一位址處而並列地作邏輯演算之資料與位址的各合 格與否結果之邏輯演算手段。 2 ·如申請專利範圍第1項所記載之具備資訊過濾偵測 機能的記憶體’其中’前述具備資訊過濾偵測機能的記憶 體之前述邏輯演算，係爲邏輯積（AND)演算，並且，係 具備有： (1 )在初次之資訊偵測時，藉由前述第1比較資料來 將記憶體之資料並列地進行合格與否之判定，並將合格了 的至少1個以上之記憶體位址作爲1次突破位址而作記憶之 手段；和 (2 )在下次以後之資訊偵測時，藉由新的前述第1比 -90- 201135493 較資料來將記憶體之資料並列地進行合格與否之判定，並 將合格了的記憶體位址，藉由由前述第2比較資料所進行 之位址置換手段來作了位址置換之位址；和 (3 )將突破了上述（1 ) 、 （ 2 )之位址的邏輯積（ AND )演算之位址作輸出之手段。 3 .如申請專利範圍第2項所記載之具備資訊過濾偵測 機能的記憶體，其中，前述具備資訊過濾偵測機能的記憶 體，係具備有： (1 )對於各記憶體位址而個別地對於由反覆作了特 定次數之賦予的前述各比較資料所進行之比較合格與否判 定結果作計測之計數手段；和 (2 )在前述初次之資訊偵測時，將合格了的記憶體 位址之上述計數器作1的增數，並將此作爲前述1次突破位 址之手段；和 (3)在上述被反覆作了賦予之前述下次以後的資訊 偵測時，藉由前述新的第1比較資料來將記憶體之資料並 列地作合格與否判定，並將合格了的記憶體位址藉由前述 位址之置換手段來作位址置換，當該位址係身爲上述第1 次突破位址的情況時，作爲突破了前述邏輯積（AND )演 算者而在上述1次突破位址之計數器處進行累積增數並作 爲N ( 2以上之比較次數）次突破位址之手段；和 (4 )將上述（3 )之N次突破位址的位址作輸出之手段。_ 4.如申請專利範圍第2項所記載之具備資訊過濾偵測 機能的記億體，其中，前述位址之置換手段，係藉由前述 -91 - 201135493 第2比較资料而以位址全範圍來並列地進行位址之置換。 5.如申請專利範圍第2項所記載之具備資訊過濾偵測 機能的記憶體，其中，身爲前述第2比較資料之用以將記 億體之位址的位址彼此並列地作比較之資料，係爲下述2 者中之其中一者的資訊偵測用比較資料：當將前述1次突 破位址作爲基準位址，並在前述下次以後的資訊偵測時， 對於藉由前述新的第1比較資料而將記憶體之資料並列地 進行合格與否判定並合格了的記憶體位址、和上述基準位 址’此雙方之位址彼此的相對位置，而用以判定（1 )是 否一致的比較資料；（2)是否存在於特定之範圍內之比 較資料。 6 .如申請專利範圍第1項所記載之具備資訊過濾偵測 機能的記憶體，其中，前述具備資訊過濾偵測機能的記憶 體，係爲將下述（1 )〜（5 )中之至少一者的資訊之偵測 作爲對象的記憶體構成： (1 )以聲音資訊作爲其中一例之作爲一維資訊而被 作記憶或者是可作記憶之資訊； (2 )以畫像資訊作爲其中—例之作爲二維資訊而被 {乍記憶或者是可作記億之資訊； (3 )以立體資訊作爲其中一例之作爲三維資訊而被 作記憶或者是可作記憶之資訊： (4 )以時空間資訊作爲其中一例之作爲多維資訊而 &作記憶或者是可作記憶之資訊； (5 )以叢集資訊作爲其中一例之使資訊以位址之群 S -92- 201135493 組別而被作記憶或者是可作記憶之資訊。 7.如申請專利範圍第1項所記載之具備資訊過濾偵測 機能的記憶體’其中’身爲前述第1比較資料之用以將被 記憶在記憶體中之資料作並列比較的資料，係爲下述（i )〜（5 )中之至少1個的資訊偵測用比較資料：（！）記 憶體資料之一致偵測；（2 )記憶體資料之大小偵測；（3 )記憶體資料之範圍偵測；（4 )記憶體b i t個別之比較偵 測；（5 ) 3値記憶體資料之比較偵測。 8 .如申請專利範圍第1項所記載之具備資訊過濾偵測 機能的記憶體，其中，前述第1比較資料、第2比較資料， 係藉由下述（1) 、（2)之其中一者或者是雙方之輸入手 段而被作輸入：（1 )資料匯流排；（2 )專用輸入。 9. 如申請專利範圍第2項所記載之具備資訊過濾偵測 機能的記憶體，其中，將前述邏輯積（AMD )演算突破位 址輸出之手段’係藉由下述（1) 、（2)之其中一者或者 是雙方之輸出手段而被作輸出：（1)資料匯流排；（2) 專用輸出。 10. 如申請專利範圍第3項所記載之具備資訊過濾偵 測機能的記億體’其中’將前述N次突破位址輸出之手段 ，係藉由下述（1) 、 （2)之其中一者或者是雙方之輸出 手段而被作輸出：（1 )資料匯流排；（2 )專用輸出。 11. 如申請專利範圍第3項所記載之具備資訊過濾偵 測機能的記億體’其中，係在前述計數手段中，附加將前 述初次-資訊偵測時之前述1次突破位址的位址作記憶之手 -93- 201135493 段’並成爲將對於記憶體位址而個別進行計測之計數手段 的數量作了削減（計數手段=位址數/ η，η係爲自然數） 〇 12·如申請專利範圍第4項所記載之具備資訊過濾偵 測機能的記憶體，其中，係在前述具備資訊過濾偵測機能 的記億體中搭載1個以上的處理器，並藉由上述處理器來 實現上述位址之置換手段。 13. 如申請專利範圍第1項所記載之具備資訊過濾偵 測機能的記憶體’其中，係構成爲將記憶體之範圍作分割 地來實施前述（2)〜（4)之各個的手段。 14. 如申請專利範圍第1項所記載之具備資訊過濾偵 測機能的記憶體，其中，係將前述（1 )〜（4 )之各個的 手段並列地而具備有複數。 15. 如申請專利範圍第1項所記載之具備資訊過濾偵 測機能的記憶體，其中，前述具備資訊過濾偵測機能的記 憶體’係被組入至以CPU作爲其中一例之其他目的的半導 體中並被作使用。 16. —種資訊偵測方法，係爲在如申請專利範圍第2 項所記載之具備資訊過濾偵測機能的記憶體中而將與作爲 偵測對象之資訊相同或者是類似之資訊偵測出來的資訊偵 測方法，其特徵爲： 作爲前述初次之資訊偵測時的第1比較資料以及前述 下次以後之資訊偵測時的第1比較資料，而根據作爲前述 偵測對象之資訊來將前述各比較資料賦予至此記憶體之輸 S •94- 201135493 入手段’並根據從前述記憶體所輸出之前述邏輯積（AND )演算突破位址，來從被記憶在此記億體的資訊中而將與 作爲前述偵測對象之資訊相同或者是類似的資訊偵測出來 〇 17. —種資訊偵測方法，係爲在如申請專利範圍第3 項所記載之具備資訊過濾偵測機能的記憶體中而將與作爲 偵測對象之資訊相同或者是類似之資訊偵測出來的資訊偵 測方法，其特徵爲： 將身爲在偵測出前述相同資訊或者是前述類似資訊時 所必要之充分的複數個數之比較樣本的前述各第1比較資 料’反覆賦予至此記憶體之輸入手段，並根據從前述記憶 體所輸出之前述N次突破位址之位址，來從被記億在此記 憶體的資訊中而將與作爲前述偵測對象之資訊相同或者是 類似的資訊偵測出來。 1 8 _如申請專利範圍第1 7項所記載之資訊偵測方法， 其中’在將前述比較樣本抽出時，係求取出相鄰接之樣本 間的資料之差的絕對値，並根據藉由對此作集計所得到的 樣本特徵量而進行資訊偵測。 1 9.如申請專利範圍第1 6項或1 7項所記載之資訊偵測 方法’其中，與前述作爲偵測對象之資訊相同或者是類似 之資訊’係爲模態資訊。 20·如申請專利範圍第1 7項所記載之資訊偵測方法’ 其中，在將決定前述1次突破位址之前述初次資訊偵測時 的前述第1比較資料賦予至前述記憶體之輸入手段時’係 -95- 201135493 作爲最初之比較樣本，而從複數種類之樣本中選擇最適當 者。 2 1 .如申請專利範圍第1 7項所記載之資訊偵測方法， 其中，在將決定前述1次突破位址之前述初次資訊偵測時 的前述第1比較資料賦予至前述記憶體之輸入手段時，係 在第1比較資料中使其具有一定之資料的範圍。 2 2 ·如申請專利範圍第1 6項或第1 7項所記載之資訊偵 測方法，其中’係一倂使用有能夠對於前述具備資訊過濾 偵測機能的記憶體作存取並進行資料之讀出與寫入的CPU ，來進行前述資訊偵測。 23. 如申請專利範圍第16項或第17項所記載之資訊偵 測方法，其中，係在前述具備資訊過濾偵測機能的記億體 中，將前述模態資訊作爲知識資訊而預先作記憶，並進行 由偵測出模態資訊所進行之知識處理。 24. —種裝置，其特徵爲：係包含有如申請專利範圍 第1項所記載之具備資訊過濾偵測機能的記憶體。 25. 如申請專利範圍第1項所記載之具備資訊過濾偵 測機能的記憶體，其中，前述（2 )之手段，係構成爲： 在藉由第1比較資料而將被記憶在此記憶體中之資料並列 地作比較並對於前述記憶體位址之每一者而進行了合格與 否之判定後，進而藉由新的第]比較資料來將記憶體之資 料作並列比較並對於前述記憶體位址之每一者而進行合格 與否之判定，前述（3)之手段，係構成爲：將由前述第1 比較資料所致之合格與否判定結果的位址、和由前述新的 S -96- 201135493 第1比較資料所致之合格與否判定結果的位址，藉由第2比 較資料來作並列比較並進行合格與否之判定。 2 6 _如申請專利範圍第1項所記載之具備資訊過濾偵 測機能的記憶體，其中，前述（2 )之手段，係構成爲： 將複數種類之前述第1比較資料依序賦予至此記憶體處， 並且在每一次之賦予該第1比較資料時而進行前述合格與 否判定’前述（3 )之手段，係構成爲：將由前述初次之 第1比較資料所致之合格位址，作爲基準位址，並將此基 準位址、和第2次以後之由第1比較資料所致之合格位址， 藉由在第2次以後之每一第1比較資料中所設定的第2比較 資料來作並列比較並進行合格與否之判定。 27. 如申請專利範圍第1項、第25項或第26項中之任 一項所記載之具備資訊過濾偵測機能的記憶體，其中，前 述第2比較資料，係爲依存於前述第1比較資料之資料，並 且，係爲代表在此記憶體上之位址彼此間的相對關係之資 料。 28. 如申請專利範圍第1項 '第2 5項或者是第2 6項中 之任一項所記載之具備資訊過濾偵測機能的記憶體，其中 ，由申請專利範圍第1項中所記載之（3 )之手段所致的位 址彼此之比較，係將下述之（1 )〜（3 )中之至少1個的 位址作爲對象：（1 )全位址、（2 )在由第1比較資料所 致之合格與否之判定的結果中爲合格的位址、（3 )作了 指定的位址。 29. 如申請專利範圍第1項、第25項或者是第26項中 -97- 201135493 之任一項所記載之具備資訊過濾偵測機能的記憶體，其中 ’前述記憶體，係更進而具備有與各記憶體位址相對應之 複數維度的座標變換表，前述輸入手段，係爲將前述第2 比較資料作爲前述座標資料而作輸入者。 3 0.如申請專利範圍第1項、第25項或第26項中之任 一項所記載之具備資訊過濾偵測機能的記憶體，其中，係 更進而具備有：將藉由如申請專利範圍第1項所記載之（2 )之手段而成爲了合格的位址，使用如申請專利範圍第1 項所記載之（4 )之手段的邏輯演算之結果來作過濾之手 段》 3 1.如申請專利範圍第1項、第25項或者是第26項中 之任一項所記載之具備資訊過濾偵測機能的記億體，其中 ’在每一記憶體位址處所被記憶之前述資訊，係爲以一維 或者是多維而作了資訊配列的模態資訊。 32.如申請專利範圍第1項所記載之具備資訊過濾偵 測機能的記憶體，其中， 此記憶體，係具備有記億體記憶體位址比較電路， 此記憶體記憶體位址比較電路，係具備： 被輸入有前述（2 )之手段的合格與否判定結果之輸 入部，和 作爲前述（3 )之手段，而將從前述輸入部所輸入而 來之至少2種類以上的合格與否判定結果，藉由前述第2比 較資料來作比較並進行合格與否判定之判定部；和 作爲前述（4 )之手段，而將前述（2 )之手段的合格 98 - S 201135493 與否判定結果和前述判定部之合格與否判定結果，在每一 位址處而並列地進行邏輯演算之邏輯演算部；和 將在前述邏輯演算部之邏輯演算結果中而合格了的位 址作輸出之輸出部。 33. 如申請專利範圍第32項所記載之具備資訊過濾偵 測機能的記憶體’其中，前述記憶體記憶體位址比較電路 ’係更進而具備有：將前述（4)之手段的邏輯演算結果 之合格次數，在前述記憶體位址之每一者處而作計數之計 數部。 34. 如申請專利範圍第32項所記載之具備資訊過濾偵 測機能的記憶體，其中，前述記憶體記憶體位址比較電路 ，係爲半導體積體電路。 3 5·如申請專利範圍第32項所記載之具備資訊過濾偵 測機能的記憶體，其中，前述記億體記憶體位址比較電路 ’係構成爲使前述邏輯演算部進行邏輯積（AND )演算， 前述記憶體記憶體位址比較電路，係更進而具備有：將由 前述邏輯積（AND )演算所致之合格位址、和由前述（2 )之手段所致之合格位址，此雙方之位址並列地進行邏輯 積（AND )演算之邏輯積演算部。 36.如申請專利範圍第1項所記載之具備資訊過濾偵 測機能的記憶體，其中，此具備資訊過濾偵測機能的記憶 體，係爲被使用於人工智慧中者。 3 7.如申請專利範圍第1項所記載之具備資訊過濾偵 測機能的記憶體，其中，被記憶在此記憶體中之資料，係 -99- 201135493 爲將資訊與其之位址的關係作爲表而作了定義之配列資料 〇 3 8 .如申請專利範圍第丨9項所記載之資訊偵測方法， 其中’前述模態資訊，係爲電腦病毒模態。 3 9.如申請專利範圍第2項所記載之具備資訊過濾偵 測機能的記憶體，其中，前述位址之置換，係爲對應於前 述記憶體位址而將被記憶在前述記憶體內之位址資訊作置 換者。 4〇.如申請專利範圍第1項所記載之具備資訊過濾偵 測機能的記憶體，其中，此具備資訊過濾偵測機能的記憶 體’係作爲半導體稂體電路而被構成。 4 1·如申請專利範圍第1項所記載之具備資訊過濾偵 測機能的記憶體，其中，前述（1 )〜（4 )之手段，係被 安裝在一個的半導體積體電路晶片中。 42 .如申請專利範圍第1項所記載之具備資訊過濾偵 測機能的記憶體’其中，此具備資訊過濾偵測機能的記憶 體，係被組入至以 FPGA ( Field Programmable Gate Array )作爲其中一例之可程式化邏輯裝置（PLD )中》 43 . —種資訊偵測方法’係爲從將資訊記憶在每一記 憶體位址中並且能夠將該資訊作讀出之1個或者是複數個 的記憶體中，來偵測出資訊的資訊偵測方法， 前述記億體，係具備有用以將爲了將被記憶在該記憶 體中之資料作並列比較的第1比較資料和爲了與該記憶體 之位址的位址彼此作並列比較之第2比較資料作輸入之輸 S -100- 201135493 入手段， 該資訊偵測方法，其特徵爲，係具備有： (1) 經由前述輸入手段而將第1比較資料輸入至前述 記憶體中，並藉由該第1比較資料來將被記憶在前述記億 體中之資料並列地作比較並進行合格與否之判定之步驟； 和 (2) 經由前述輸入手段而將第2比較資料輸入至前述 記憶體中，並藉由該第2比較資料來將前述記憶體之位址 彼此並列地作比較並進行合格與否之判定之步驟；和 (3) 藉由以上（2) 、 （3)雙方之合格與否的判定 結果在每一位址處而並列地作邏輯演算之資料與位址的各 合格與否結果之邏輯演算步驟。 44.如申請專利範圍第43項所記載之資訊偵測方法， 其中，前述記億體之前述邏輯演算，係爲邏輯積（AND ) 演算，並且，係具備有： (1 )在初次之資訊偵測時，藉由前述第1比較資料來 將記憶體之資料並列地進行合格與否之判定，並將合格了 的至少1個以上之記憶體位址作爲1次突破位址而作記憶之 步驟；和 (2 )得到在下次以後之資訊偵測時，藉由新的前述 第1比較資料來將記憶體之資料並列地進行合格與否之判 定，並將合格了的記憶體位址，藉由由前述第2比較資料 所進行之位址置換手段來作了位址置換後的位址之步驟； 和 -101 - 201135493 (3)將突破了上述（l) 、（2)之位址的邏輯積（ AND )演算之位址作輸出之步驟。 45·如申請專利範圍第44項所記載之資訊偵測方法， 其中， 前述記憶體，係具備有對於各記憶體位址而個別地對 於由反覆作了特定次數之賦予的前述各比較資料所進行之 比較合格與否判定結果作計測之計數手段， 該資訊偵測方法，係具備有： (1 )在前述初次之資訊偵測時，將合格了的記憶體 位址之上述計數器作1的增數，並將此作爲前述1次突破位 址之步驟；和 (2 )在上述被反覆作了赋予之前述下次以後的資訊 偵測時，藉由前述新的第1比較資料來將記憶體之資料並 列地作合格與否判定，並將合格了的記憶體位址藉由前述 位址之置換手段來作位址置換，當該位址係身爲上述第1 次突破位址的情況時，作爲突破了前述邏輯積（AND )演 算者而在上述1次突破位址之計數器處進行累積增數並作 爲N ( 2以上之比較次數）次突破位址之步驟；和 (3)將上述（2)之N次突破位址的位址作輸出之步 驟。 46 ·如申請專利範圍第以項所記載之資訊偵測方法， 其中’在前述位址之置換中，係藉由前述第2比較資料而 以位址全範圍來並列地進行位址之置換。 47.如申請專利範圍第44項所記載之資訊偵測方法， S -102- 201135493 其中，身爲前述第2比較資料之用以將記憶體之位址的位 址彼此並列地作比較之資料，係爲下述2者中之其中一者 的資訊偵測用比較資料：當將前述1次突破位址作爲基準 位址，並在前述下次以後的資訊偵測時，對於藉由前述新 的第1比較資料而將記憶體之資料並列地進行合格與否判 定並合格了的記憶體位址、和上述基準位址，此雙方之位 址彼此的相對位置，而用以判定（1 )是否一致的比較資 料；（2)是否存在於特定之範圍內之比較資料。 4 8.如申請專利範圍第43項所記載之資訊偵測方法， 其中，身爲前述第1比較資料之用以將被記憶在記憶體中 之資料作並列比較的資料，係爲下述（1 )〜（5 )中之至 少1個的資訊偵測用比較資料：（1 )記憶體資料之一致偵 測；（2 )記億體資料之大小偵測；（3 )記億體資料之範 圍偵測；（4 )記憶體bit個別之比較偵測；（5 ) 3値記憶 體資料之比較偵測。 49.如申請專利範圍第45項所記載之資訊偵測方法’ 其中，係更進而具備有：在前述計數手段中，將前述初次 資訊偵測時之前述1次突破位址的位址作記憶之歩驟。 5 0.如申請專利範圍第46項所記載之資訊偵測方法’ 其中，在前述記憶體中’係被搭載有1個以上之處理器’ 藉由上述處理器，來實現前述位址之置換。 5 1.如申請專利範圍第43項所記載之資訊偵測方法’ 其中，係將記憶體之範圍作分割地來實施如申請專利範圍 第43項所記載之（1)〜（3)的各個步驟。 -103- 201135493 52. 如申請專利範圍第43項所記載之資訊偵測方法， 其中， 在前述（1)之步驟中，係在藉由第1比較資料而將被 記憶在前述記憶體中之資料並列地作比較並對於位址之每 一者而進行了合格與否之判定後，進而藉由新的第1比較 資料來將前述記憶體之資料作並列比較並對於位址之每一 者而進行合格與否之判定， 在前述（2)之步驟中，係將由前述第1比較資料所致 之合格與否判定結果的位址、和由前述新的第1比較資料 所致之合格與否判定結果的位址，藉由第2比較資料來作 並列比較並進行合格與否之判定。 53. 如申請專利範圍第43項所記載之資訊偵測方法， 其中， 在前述（1)之步驟中，係將複數種類之前述第1比較 '資料依序賦予至此記憶體處，並且在每一次之賦予該第1 比較資料時而進行前述位址之每一者的合格與否判定， 在前述（2)之步驟中，係將由前述初次之第1比較資 料所致之合格位址，作爲基準位址，並將此基準位址、和 第2次以後之由第1比較資料所致之合格位址，藉由在第2 次以後之每一第1比較資料中所設定的第2比較資料來作並 列比較並進行合格與否之判定。 5 4.如申請專利範圍第43項、第52項或第53項中之任 —項所記載之資訊偵測方法，其中’前述第2比較資料， 係爲依存於前述第1比較資料之資料’並且，係爲代表在 -104- 201135493 此記億體上之位址彼此間的相對關係之資料。 5 5 .如申請專利範圍第4 3項、第5 2項或者是第5 3項中 之任一項所記載之資訊偵測方法，其中’由申請專利範圍 第43項中所記載之（2 )之步驟所致的位址彼此之比較， 係將下述之（1)〜（3)中之至少1個的位址作爲對象： (1 )全位址、（2 )在由第1比較資料所致之合格與否之 判定的結果中爲合格的位址、（3 )作了指定的位址。 5 6 ·如申請專利範圍第4 3項、第5 2項或者是第5 3項中 之任一項所記載之資訊偵測方法，其中，前述記憶體，係 更進而具備有與各記億體位址相對應之複數維度的座標資 料，在如申請專利範圍第43項所記載之（2 )之步驟中， 前述第2比較資料係作爲前述座標資料而被輸入至前述輸 入手段中。 57. 如申請專利範圍第43項、第52項或第53項中之任 一項所記載之資訊偵測方法，其中，係更進而具備有：將 在如申請專利範圍第43項所記載之（2 )之步驟中而成爲 了合格的位址，使用如申請專利範圍第43項所記載之（3 )之步驟的邏輯演算之結果來作過濾之步驟。 58. 如申請專利範圍第43項所記載之資訊偵測方法， 其中，被記憶在前述記憶體中之資料，係爲將資訊與其之 位址的關係作爲表而作了定義之配列資料。 59. 如申請專利範圍第44項所記載之記憶體使用方法 ，其中，前述位址之置換，係爲對應於前述記憶體位址而 將被記億在前述記憶體內之位址資訊作置換者。 -105- 201135493 60. 一種記憶體使用方法，係爲可在每一記憶體位址 處而將資料作記憶並作讀出，並且，能夠將被作了記憶的 資料作並列比較並且在每一記憶體位址處而將合格與否結 果作輸出之記憶體之使用方法，其特徵爲，具備有： (1 )藉由用以將前述記憶體之資料並列地作比較的 第1輸入資料，來將被記憶在前述記憶體中之資料並列地 作比較，並將從前述記憶體所輸出之每一記憶體位址的合 格與否結果作記憶之步驟；和 (2 )藉由新的第1輸入資料，來將被記憶在前述記憶 體中之資料作並列比較，並將從前述記憶體所輸出之每一 位址的合格與否結果作記憶之步驟；和 (3 )將上述所記憶了雙方之上述位址的上述合格與 否結果’藉由用以將前述記憶體之位址彼此作比較的第2 輸入資料來作比較之步驟。 ό 1 ·如申請專利範圍第60項所記載之記憶體使用方法 ，其中， 在前述（2)之步驟中，係成爲藉由複數種類之新的 前述第1輸入資料’來將被記憶在前述記憶體中之資料依 序並列地作比較，並將在各個新的第！輸入資料之每一者 處而從前述記憶體所輸出之每一記憶體位址之合格與否結 果作記憶， 在前述（3)之步驟中，係將由前述（1)之步驟之第 1輸入資料所致之合格位址’作爲基準位址，並將前述（2 )之步驟之由各新的第1輸入資料所致之合格位址、和前 -106- 201135493 述基準位址，藉由在每一新的第1輸入資料中所設定的第2 輸入資料來作比較，並進行合格與否之判定。 62 ·如申請專利範圍第60項所記載之記憶體使用方法 ’其中，前述雙方之位址彼此之比較，係爲並列比較。 63-如申請專利範圍第60項所記載之記憶體使用方法 ，其中，前述第2輸入資料，係爲依存於前述第丨輸入資料 之資料，並且，係爲代表在前述記憶體上之位址彼此間的 相對關係之資料。 6 4.如申請專利範圍第6 0項所記載之記憶體使用方法 ，其中，在前述（3)之步驟中，係進行前述被記憶了的 雙方之位址彼此的並列比較，並進行位址彼此之前述合格 與否結果的邏輯積（AND )演算。 65. 如申請專利範圍第60項所記載之記憶體使用方法 ，其中，在前述（3)之步驟中之雙方的位址之比較，係 將下述（1 )〜（3 )中之至少1個的位址作爲對象：（1 ) 以全位址作爲對象、（2 )僅將資料之比較結果的合格位 址作爲對象、（3 )將作了指定的位址作爲對象。 66. 如申請專利範圍第60項所記載之記憶體使用方法 ’其中，將前述第2輸入資料，作爲與位址相對應之座標 資料而作輸入。 67. 如申請專利範圍第60項所記載之記憶體使用方法 ，其中， 前述（2)之步驟，係藉由複數之新的第}輸入資料， 來將被記憶在前述記憶體中之資料依序作比較，並將從前 -107- 201135493 述記憶體所輸出之每一位址之合格與否結果，在每一新的 輸入資料中作記億， 前述（3)之步驟，係爲對於新的第1輸入資料之各個 的合格與否結果，而進行由前述第2輸入資料所致之比較 者， 此方法，係更進而具備有：使用在前述（3)之步驟 中而成爲了合格的位址，來對於在前述（2)之步驟中而 成爲了合格的位置作過濾之步驟。 68. 如申請專利範圍第60項所記載之記憶體使用方法 ，其中，在前述位址之每一者中的前述被記憶了的前述資 訊，係爲以1維乃至多維度而被作了前述資訊配列之模態 資訊。 69. —種記憶體位址比較電路，係爲將記億體之位址 彼此作比較之記憶體位址比較電路，其特徵爲，具備有： 輸入部，係被輸入有從並列地進行記憶體之資料的比 較並將在記憶體位址之每一者處的合格與否判定結果作輸 出之記憶體而來的合格與否結果；和 判定部，係將從前述輸入部所輸入而來之至少2種類 以上的合格與否判定結果’藉由則述第2輸入資料來作比 較並進行邏輯演算；和 輸出部，係將由判定部所致之邏輯演算結果輸出。 7 0.如申請專利範圍第6 9項所記載之記憶體位址比較 電路，其中，係具備有在各位址處而將前述邏輯演算結果 之合格次數作計數之手段。 -108- 201135493 71. 如申請專利範圍第69項所記載之記憶體位址比較 電路，其中，係在其他之目的的電路上，將前述記憶體位 址比較電路作了組入。 72. 如申請專利範圍第69項所記載之記憶體位址比較 電路，其中，係將前述記憶體位址比較電路，設爲半導體 積體電路。 73 ·如申請專利範圍第69項所記載之記億體位址比較 電路，其中’前述記憶體位址比較電路，係爲被使用在人 工智慧中者。 74. —種資訊偵測方法，係爲使用將資訊記憶在每一 記憶體位址中並且能夠將該資訊作讀出之1個或者是複數 個的記憶體’來從任意之檢索對象資訊中而將作爲偵測對 象之資訊偵測出來的資訊偵測方法， 前述記憶體’係具備有：用以將爲了將被記憶在該記 憶體中之資料作並列比較的第1比較資料和爲了將該記憶 體之位址的位址彼此作並列比較之第2比較資料作輸入之 輸入手段、和藉由第1比較資料來將被記億在前述記憶體 中之資料作並列比較並進行合格與否判定之第丨合格與否 判定手段、和藉由第2比較資料來將前述記憶體之記億體 位址彼此作比較並進行合格與否判定之第2合格與否判定 手段， 前述第1比較資料以及第2比較資料，係依存於前述作 爲偵測對象之資訊， 該資訊偵測方法，其特徵爲，係具備有： -109- 201135493 (1 )將前述檢索對象資訊中之一部份或者是全部 資訊記憶在前述記憶體中之步驟；和 (2) 藉由以前述輸入手段而將第1比較資料輸入至 述記億體中，來根據該第1比較資料而使前述第1合格與 判定手段將被記憶在前述記憶體中之資料並列地作比較 進行合格與否之判定之步驟；和 (3) 藉由以前述輸入手段而將第2比較資料輸入至 述記憶體中，來根據該第2比較資料而使前述第2合格與 判定手段將前述記憶體之記憶體位址的位址彼此作比較 進行合格與否之判定之步驟。 75 ·如申請專利範圍第74項所記載之資訊偵測方法 其中’在前述（3)之步驟中，係將藉由前述合格與否 定手段而成爲了合格之記憶體位址輸出。 76.如申請專利範圍第74項所記載之資訊偵測方法 其中， 前述（2 )之步驟，係爲經由前述輸入手段而將複 種類之前述第1比較資料輸入至前述記憶體處，並且根 前述各第1比較資料之各個來將被記憶在前述記憶體中 資料作並列比較並進行合格與否判定者， 前述（3)之步驟，係爲將根據前述各第1比較資料 之1個的第1比較資料所得之合格與否判定結果的記億體 址、和根據與前述1個的第1比較資料相異之其他的第1 較資料所得到之合格與否判定結果之記憶體位址，此兩 之位址彼此作比較，並進行合格與否之判定者。 的 刖 否 並 刖 否 並 判 數 據 之 中 位 比 者 -110- 201135493 77.如申請專利範圍第74項所記載之資訊偵測方法， 其中’係反覆進行前述（2 )以及（3 )之步驟。 7 8 _如申請專利範圍第74項所記載之資訊偵測方法， 其中’被記憶在前述資訊偵測記憶體中之資料，係爲將資 訊與其之位址的關係作爲表而作了定義之配列資料。 79. 如申請專利範圍第78項所記載之資訊偵測方法， 其中’作爲前述表所被定義之資料，係爲下述（1)〜（4 )中之至少一個：（1 )以畫像或聲音作爲其中一例之從1 維起乃至多維度之模態資料、（2)爲了進行資訊檢索等 所儲存在資料庫中之資料、（3)在以AI推論作爲其中一 例之推論中所使用的資料、（4)在由以CPU作爲其中一 例之處理器所致的演算中所被使用之程式資料。 80. 如申請專利範圍第74項所記載之資訊偵測方法， 其中，前述輸入手段，係被構成爲使用CPU來將前述第1 比較資料以及前述第2比較資料輸入至前述記憶體中。 8 1 ·如申請專利範圍第74項所記載之資訊偵測方法， 其中，係更進而具備有：從前述（3)之步驟的合格與否 判定結果’來經由CPU而判定出在前述記憶體內是否被記 億有作爲前述偵測對象之資訊之步驟。 82.如申請專利範圍第79項所記載之資訊偵測方法’ 其中， 該資訊偵測方法，係使用有CPU， 此方法，係具備有： (4 )使前述CPU在每一位址處而針對如申請專利範 -111 - 201135493 圍第74項所記載之（2)之步驟以及（3)之步驟的雙方之 合格與否判定結果來進行邏輯演算之邏輯演算步驟；和 (5 )使前述CPU根據突破了前述邏輯演算步驟之位 址來從前述記億體而讀出程式資料之步驟， 前述程式資料，係爲經由前述CPU而被實行者。 83. 一種記憶體，係爲將資訊記憶在每一記億體位址 中並且能夠將該資訊作讀出之記憶體，該記憶體’其特徵 爲，具備有： (1 )用以將爲了將記憶在此記憶體中之資料並列地 作比較之第1比較資料、和爲了將此記憶體之位址的位址 彼此間作並列比較之第2比較資料，此些之各比較資料作 輸入之輸入手段；和 (2)藉由被賦予至前述輸入手段處之第1比較資料而 將被記憶在此記憶體中之資料作並列比較並進行合格與否 判定，且將合格了的記憶體位址作爲1次突破位址而獲得 之手段；和 (3 )藉由接續於前述（2 )之手段之第1比較資料而 被賦予至前述輸入手段處之新的第1比較資料而將被記憶 在此記憶體中之資料作比較並進行合格與否判定，且將合 格了的記憶體位址作爲突破記憶體位址而獲得之手段；和 (4 )將藉由以上（2 )以及（3 )之手段所得到的前 述1次突破位址及前述突破位址之其中一方，藉由前述第2 比較資料來進行位址置換之手段；和 (5)對於前述1次突破位址以及前述突破位址中之藉 -112- 201135493 由前述（4 )之手段而被作了位址置換的位址、和前述1次 突破位址以及前述突破位址中之並未藉由前述（4)之手 段而被作位址置換的位址，而進行雙方之位址彼此的邏輯 演算之邏輯演算手段。 84.如申請專利範圍第83項所記載之記憶體，其中， 此記憶體，係在每一記憶體位址處而具備有計數器， 前述（2)之手段，係構成爲與前述1次突破位址之記 憶體位址相對應地而將前述計數器作1的增數， 前述（4)之手段，係構成爲將前述突破位址藉由前 述第2比較資料來作位址置換， 前述（5)之手段，係構成爲當將前述突破位址經由 前述（4)之手段而作了位址置換後之位址爲與1次突破位 址相對應的情況時，將與該1次突破位址之記憶體位址相 對應的計數器，作爲突破了前述邏輯演算者而作增數。 8 5. —種記憶體，係爲將資訊記憶在每一記憶體位址 中並且能夠將該資訊作讀出之記憶體，該記憶體，其特徵 爲，具備有： (1 )用以將爲了將記憶在此記憶體中之資料並列地 作比較之第1比較資料、和爲了將此記憶體之位址的位址 彼此間作比較之第2比較資料，此些之各比較資料作輸入 之輸入手段；和 (2) 在前述每一記憶體位址處所設置的複數之合格 與否記億（旗標）手段；和 (3) 藉由初次被賦予至前述輸入手段處之第1比較資 -113- 201135493 料而將被記憶在此記憶體中之資料作並列比較並進行合格 與否判定，且將與合格了的記憶體位址相對應之前述合格 與否記憶（旗標）手段設爲合格狀態之手段；和 (4)藉由接續於前述第1比較資料而被賦予至前述輸 入手段處之新的第1比較資料而將被記憶在此記憶體中之 資料作比較並進行合格與否判定，且將合格了的記憶體位 址作爲突破位址而獲得之手段；和 (5 )將藉由前述（4 )之手段所得到的前述突破位址 藉由前述第2比較資料來進行位址置換，並獲得此置換後 位址之手段；和 (6)將藉由前述（3)之手段而成爲了合格狀態之前 述合格與否記億（旗標）手段中之並未與藉由前述（5) 之手段所獲得的置換後位址相對應之合格與否記憶（旗標 )手段之合格狀態作解除之手段。 86. 一種具備資訊過濾偵測機能的記憶體，該記憶體 ’係爲將資訊記憶在每一記憶體位址中並且能夠將該資訊 作讀出之記憶體，其特徵爲，係具備有： (1 )用以將被記憶在此記憶體中之資料並列地作比 較之第1比較資料、和爲了將此記憶體之位址的位址彼此 間作並列比較之第2比較資料，此些之各比較資料作輸入 之輸入手段；和 (2 )藉由第1比較資料而將被記憶在此記憶體中之資 料作並列比較並進行合格與否判定之手段；和 (3 )藉由第2比較資料而將此記憶體之位址彼此作 S -114- 201135493 並列比較並進行合格與否判定之手段。 -115-