TW201131176A - Circuit device and power circuit having the circuit device - Google Patents

Circuit device and power circuit having the circuit device Download PDF

Info

Publication number
TW201131176A
TW201131176A TW99140700A TW99140700A TW201131176A TW 201131176 A TW201131176 A TW 201131176A TW 99140700 A TW99140700 A TW 99140700A TW 99140700 A TW99140700 A TW 99140700A TW 201131176 A TW201131176 A TW 201131176A
Authority
TW
Taiwan
Prior art keywords
circuit
power
integrated circuit
current
sensor
Prior art date
Application number
TW99140700A
Other languages
English (en)
Inventor
Rasmus Rettig
Werner Schiemann
Franziska Kalb
Original Assignee
Bosch Gmbh Robert
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bosch Gmbh Robert filed Critical Bosch Gmbh Robert
Publication of TW201131176A publication Critical patent/TW201131176A/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G01R15/207Constructional details independent of the type of device used
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

201131176 、發明說明: 【發明所屬之技術領域】 本發明關於一種電‘路裝置, 容納該積體電路的1C殼體,線路, 具有:一積體電路、一個
這些線路延伸通過該1C 殼體或在該1C殼體上延伸,此 換回路,特別是半橋式電路, 裝置。 外本發明還關於一種功率切 它具有至少一個上述的電路 【先前技術】 橋式電路用在許多用途’例如驅動器中及作電流轉 換,在驅動器中的應用特別是在控制無電刷式的電馬達, 例如在油電混合式(Hybrid)汽車或電動車,以及用在電飼服 轉向或在家務及工業用途。在電流轉換的領域的應用特別 用在控制直流·直流(DC_DC)㈣器或直流_交流轉換器。 在這類用途,一般希望製造成本低,且功率損失少。 橋式電路-般有-上橋式路線及一下橋式路線,它們 利用切換裝置輪流地被一上參考電壓及一下參考電壓通 過。在此,須確實防止上、下路線之間短路,這種短路至 ;會導致錯誤功能或使切換回物損壞。為此,一般調整一 段無效時間(T〇tzeit),特別是—固^的無效時間,: 時間内…下橋路線都不活動’由於有此無效時間:’、電 路的調整範圍一般要設計成比原來的電橋功能所 大0 用 美專利US 2004/0037097 A1提到—種系統及方法, 201131176 :將電!的扭曲(Verzerrung)作補償,.並將 的限制減到最小(此限制係由於功率轉換裝置中的電路元: =電^無料^丨起者)。這些電路元件特料為刷心它 提議一種考慮脈波寬度調變(PWM))循環的四分法(象限) (Quadrant)的方法,以將無效時間作補償。在此使用一裝置 以檢出輸出的功率電流的極性㈣,俾依此檢出結 功率半導體元件. 在功率路線中測定極性變化或所造成的電流已可使無 效時間減少。此外,系統的正確功能藉著測量半橋式電路 的電μ而監視,俾作對安全很重要的應用,例如電伺服轉 向(駕駛)(Serv〇lenkung’ 英:serv〇-steering)。 要測量功率路線中的實際電流,1習知技術特別使用旁 路(Shunt)電阻’其中在此很小歐姆值的電阻測電壓降並 由此得到電流強度。此旁路電阻可做在外面,或為此整合 之開關回路的一部分。在此二情形+,特別是在具有高電 位差的系統中,例如油電混合車(Hybrid_Fahrzeug)或電動 車’就有一種需求,將此電位差與該下降的電壓的測量作 業解輕(entkoppeln,英:decouple)(脫釣),這種電壓的解 輕作用一般只能利用附加的傳輸器(tTbertrager)〔例如光輕 合器(Optokoppler)〕達成,因此硬體成本可觀。這種電流測 量的構造的另一缺點在於在旁路電阻上由於電壓降造成功 率損失’這些損失的功率又轉換成熱,必須作因應導離, 且會電路效率變差。此外,對於此電阻的準確性及低的溫 度相依性有很高的要求。 4 201131176 基本上習知技術有測量電流而不接合在所要測量的電 流回路的方式。在此,可利用磁性感測器技術,例如霍爾 感測器、AMR或GMR感測器測量由電流產生磁場。這其中 方法的一缺點為結構離散(diskret),它需要附加的元件或構 件設在電路載體上,因此製造功夫較繁複,且製造成本較 高,且電路板較大,這點特別對於尺寸很計較的用途特別 不利。 【發明内容】 依本發明,係在一0體電路中將一作無接觸方式測量 電流的感測器裝置形成或整合,它可使通過該IC殼體的功 率導線中的電流強度能測量。 因此依本發明,可避免所要測量的功率路線與用於測 量電流的感測器裝置接觸或作電耦合。此感測器裝置可別 作磁性檢出,例如呈霍爾感測器或AMR或gmr感測器的 方式。由於整合到積體電路(1C)中,故不需附加之離散的構 件。所要測的「功率電流」流經一導線(它延伸通過ic殼 體),此導線可特別有利地為所模製進去(einm〇lden,英: moulded-in)或鑄入(eingiej5en,英:cast_in)的導線架 (Leadframe)的一導線路(Lead),因此它不會和ic的其他導 線路接觸,而係、用於形成所要測量的功率電流的導線路 線因此依本發明,該功率路線呈與ic電絕緣或電解耦的 方式延伸通過該IC封裝或Ic殼體。 «玄外界的功率半導體開關元件也可由該ic控制,因此 201131176 依本發明做一功率切換 ^ 、路在s亥回路中,1C擔任該功率 干等體切換元株沾祕立, 二制以及測量由它所切換的功率電流。 依本發明可達成—此 „ ,01 φ _ 二優點,匕不會像在使用旁路電阻 及測電壓降時發生,l u , ·· 的功率的損失。依此不必使用附 加的外界元件,田^ 測㈣關之硬體花f及成本可省卻。感 、…全整合在封裝的積體切換回路中。在此,舉 例而言,霍爾感測器可利用適當的半導體區域形成。 —由於感測态裝置整合到控制晶片中,故信號路徑很 多旦,此外,如丨卜少欠 , 名Ρ附加的構件。對於電磁波耦入的敏 感性可保持很小,#中’舉例而言,也可將二個霍爾感測 :设在功率電流路線兩側,且可測量其差i,藉此可將可 此重疊之均勻磁場計算出或不齊作測量。 由於依本發明’該積體電路做成與功率開關分離,故 P使不使用叩貴的光耦合器也可作完全的電解耦。在此, 舉例而β,整個功率切換回路可利用.二個積體電路做成, 換。之將具有感測器裝置與控制回路的本發明積體電路 裝置做成一晶片(Baustein),而另一積體電路具有該功率半 導體切換元件或橋式電路,此外,對於電路載體(例如電路 板)的面積需或由於高度整合而可減到最少。 式 方 施 實 1〜圖3顯示依本發明的電路裝置的不同實施例上視 圖或透視圖’亦即顯示所有上下重疊的水平面,其中圖5 〜圖6顯示對應的垂直.剖面圖。 201131176 依圖1的電路裝置(i)有一積體電路(2)〔以下稱Ic (2)〕,它因而具有整合在一共同基材(特別是一矽基材)中的 元件。依圖5, IC⑺實利用一枯著層削到—金屬製的晶 片容納板(3)〔它稱為「蹼」(paddle)〕上。由ic(2)及晶7 谷納板(3)構成的設置係;_容納在一導線架(6)〔它具有單獨的 導線路(導線)(7a)(7b)〕上並隨該導線架—起•或模製到 - 1C殼體⑺(IC封裝導線路係為接觸導㈣(接觸導 線)(7a)與功率導線路(功率導線)(7b^接觸導線路(74〔在 圖2中以顯示四條作代表為例〕與IC(2)接觸,且以習知方 式延伸㈣K:殼體⑺,其中它們向夕形^子㈣ (AnSchlusspin)〔接腳(Beinchen)〕〇la)以與 ic(2)接觸之 點-般利用結合連接部(金屬絲結合部)(8)達成。舉例而 言,這種結合連接部示於圖丨和圖5巾。功轉線路⑽ 延伸過1C殼體(5)而使和IC (2)接觸〔換言之,與π⑺呈 電絕緣〕’且對應地在/卜面形成端子接腳(11b),以利用結 合連接部接觸。 '° 因此該結合連接部⑻和一部分的接觸導線路⑽及功 率導線路(7b)模製到該㈣膠模材料構成的ic殼體⑺中。 架(6)的一中央區域⑽上利用—絕緣層⑼容納晶片 谷讀(3)及1C(2)〔特别見圖1〕。在此,圖5並非以實際 比例大小顯示區域或層(2)〜(9),俾能較詳細地顯示立構造。 絕緣層(9则藉著將—料膜貼料線架,、 的背側上而造成。 , 在晶片容納板(3)中宜形成至少—凹隙(1〇),這點在不同 7 1 201131176 實施例中可用不同方式達成;由於在圖1〜圖3的上視圖 中,晶片容納板(3)被IC (2)蓋住,故這些圖中凹隙只用虛 線表示,因此該1C (2)在此凹隙(1〇)$區域中下方不被晶片 容納板(3)的金屬遮住。 在1C (2)中將感測器裝置(12a)〇2b)整合進去,感測器 裝置(12a)(12b)可特別為霍爾感測器(12a)(12b),且用習知方 式由1C (2)的上側形成。舉例而言,可各將一適合之半導體 層作構造化當作霍爾感測器(12a)(l2b),該層在施加一磁場 時,由於其電荷載體的影響,形成一霍_電壓,此霍爾電 壓被一分析切換裝置(14)〔它在圖丨中只示意圖示且係整合 在1C (2)中〕接收及分析。因此,依圖丨,感測器裝置(123)(12匕) 將「測量jg號」(S1)(S2)送到分析切換裝置(14)。 霍爾感測器裝置(12a)( 12b)可特別呈平面狀做在矽晶圓 的表面中。在圖中所示之感測器裝置(12a)(12b)(設計成霍 爾感測器的形式)它們除了沿Z方向垂直地錯開外,還沿側 向(亦即在XY平面中)對功率導線(7b)錯開。當設計成例 AMR或GMR感測器形式時,可作另類設置,例如直接垂直 沿Z方向在功率導線(7b)上方,俾各測量一最大的場並發出 一最大的測量信號(S1)(S2)。 因此’感測器裝置(123)(121))在圖6中係沿垂直方向(2 方向)設在功率導線(7b)上方。此外,當感測器裝置(丨2a)(丨2b) 5又4成霍爾感測器時,它們更沿側向(亦即在圖1所示的χγ 平面中)對所要測的功率導線(7b)錯開。有一功率電流IL (負 載電流)流經功率導線(7b)。它繞功率導線(7b)產生一圖6中 201131176 所示的磁場⑽,其走勢以習知方式利用所謂的右手定律說 明。在磁場(16)也依圖6沿垂直的2方向朝上延伸通過IC(2) 的矽材料-直到感測器裝置(12a)〇2b)。因此,根據圖”斤 示一感測器裝置(12a)( 12b)設在功率導線(7b)兩側。因此 它們(12a)(12b)係和磁場(16)反向,因此產生測量信號 (S1)(S2),它們代表沿不同方向的磁場,在此依圖卜舉例 而言,下方的感測器裝置(12b)的信號較大,因為此處功率 導線(7b)設計& U形或半開放的料,因&功率導線(71?)的 區域沿X方向及沿γ方向相鄰,但其中沿χ方向相鄰的區 域〔它們構成功率導線(7b)的U形的腿部〕的值在對稱的設 置的情形中基本上也可求出。 基本上,一個單一的感測器裝置(12a)(它設計成霍爾感 測器的形式)已沿側向設在一功率導線(7b)旁。在圖丨〜圖3 中所不之感測器裝置(12a)(i2b)或(I2c)(12d)的例子係設在 功率導線(7b)或(7c)或(7d)兩側,因此它們可感測磁場(16) 的相反朝向,這種方式很有利,因為隨後可產生信號(S1) 及(S2)或其值的差,換言之,產生一差動測量信號,因此可 將附加之大面積均勻磁場的可能的影響減掉,在此得知, 在此差刀h號中,干擾的影響(例如垂疊的均勻磁場或非準 確對的暫時性干擾)不會發生或小得多。因此對抗外界均勻 的干擾場有較佳的強固性(R0bustheit)。 如不採用上示的實施例,該金屬晶片容納板(3)也可設 et成無凹隙(1 〇) ’因此如果它由非鐵磁性金屬形成,因此不 會影響磁場(1 6)或不會有關地影響磁場,則該容納板也可延 201131176 伸到功率導線(7bm IC(2)之間的區域,如此,在 板中由於漏電流形成而造成磁 曰曰^ 使信號變弱。 的暫時改變作用可部分地 圖2顯示另—實施例’其中在導線架⑹中,除了功率 導線(7b)外形成另一功率導 ’、率 手導線(7c),:在其中有一功率電流 (IL2)流動,其中設有對應的感測器枣置n2c⑷, 率路線(7e)中的功率電流(IL2),特別是如圖2所示呈 ^器裝置⑽)⑽)相關或對稱的設置,以測量功率導線⑺ 中的第-功率電術因此,如果該晶片容納板(3)非如上 由非磁性材料製成,則對應地在晶片容納板(3)中設另一凹 隙(10)。 圖3.顯示另-實施例’其中功率導線⑽並非如圖工及 圖2由具U形設計的1(:⑺的一側供、,而係在導_: 中在1C (2)下方貫行通過,因此晶片容納板⑺舉例而言在 -中央區域有一凹隙(10),或有一貫行的凹隙。在這種設 計’該設計成霍爾感測器的感測器裝置(12a)(12b)對應地沿 側向(換s之,此處係沿X方向)和功率路線(7句間隔一距離 形成’且沿Z方.向在該路線上方形成。 圖4顯示一本發明的半橋式電路(2〇),它有一圖3的電 路裝置(1)’其中該功率導線(7d)為广功率路線(22)的一部 分’換言之’與功率路線(22)之相關導線接觸,且該ic (2) 的適合的接觸導線(7a)與控制導線(24a)(24b)接觸,利用該 控制導線控制功率開關(26)(27) ’功率開關的功率端子與功 率路線(22)接觸。對應地,也可在圖4中使用和圖1或圖2 201131176 不同的實施例或構造。因此依圖示的設計,功率開關(26)(27) 舉例而言可為MOSFET,其閉極(26_0)和(27_〇)與控制導線 (24a)(24b)接觸,且各將-功率端子〔例如源極端子(心) 及(27-1)施「供應電壓」v +和v_,並將其他功率端子〔換 言之,此處為排極端子(26_2)及(27_2)〕接 對應地也可用其他設計,例如只具有-功率„(=(或)更 複雜的-又计有關的一點為,在功率開關裝置(26)(27)的場 合,係利用接觸導線(7a)或資料導線作控制〔它們與”(2) 接觸〕,且流過功率路線(22)的功率電流(IL)通過導線架(幻 的一功率導線(7d)〔或巧或乃〕,且因此與⑴(2)呈電解 耦。 ; 依圖4所示實施例,一負載(30)接到功率路線(22),且 其另-端子舉例而言係接地(31)。〔接地端(31)〕目此該K (2)的感測器裝置〔圖顯示(12a)(12b)〕測量流過功率導 4· ( d)的電抓il,且對應地將上述測量信號(s i )(s2)輸出到 刀析裝置(14) ’舉例而言,分析裝置依圖丄〜圖3將信號μ @ &#關的驅動||電路(34) ’它將相關的控制信號 (S4)(S5)輸出到控制^r線(24a)(24b)以控制功率開關 (26)(27)。 力率開關(26)(27)(例如設計成M〇SFET或Ι〇ΒΤ)可整 口在另1C (36)中’它在圖4中呈功能方式用虛線表示。 C (2)和(36)可一齊裝在一電路載體上並用於控制 (30)。 私 圖示的半導體可·姑_ 守·J特別用在一電壓轉換裝置中,例如一 201131176 DC-DC轉換器(直接電壓轉換器)或—用於將交流電或三相 電流轉換成直流電的整流電橋(AC_DC轉換器)。在此,一 1C (2)可利用適當數目的感測器裝置(12a)(12b)(12c)(12d) 測量數個功率路線中的功率電流,因此,例如在具有三個 交流電壓相位的三相電流作整流時,可測量三個功率電流 以及控制相關數目(例如六個)的電路裝置,以將該數個相位 或數個功率路線切換。 6 因此’圖4的半電橋(2〇)可用於控制轉向可反轉的馬 達,因此舉例而言,負載(3〇)為一電馬達。因此流經負载(30) 的電流IL利用其造成之磁場(16)由感測器裝置(12a)(l2b)測 畺且可由分析裝置(14)得出,俾對應ΐ也控制驅動器裝置(34) 或一控制電路。 因此1C (2)或該1C (2)的分析電路裝置(14)可準確測 量所造成之電流(IL)及在開關的控制反轉前的無效時間,因 此依本發明,無效時間可很短。 因此該1C (2)可共同地當作組合的測量裝置及電路裝 置,或當作調節回路以將適當的功率電流作測量,切換一^ 調整’例如用在一半電橋電路(20)或其他功率電路中。、 【圖式簡單說明】 具有一個功率路 圖1係依第一實施例的一電路裝置, 線的測量手段; 圖2係依第二實施例的一電路裝置, 線的測量手段; 具有二個 功率路 12 201131176 線的 手段 圖3係依另一實施例的一電路裝置,具有一個功率路 測量手段; 圖4係一半橋式電路,具有整合之電解耦的電流測量 ,它係本發明功率切換回路的一實施例; 圖5係沿圖3的線V-V的一垂直剖面圖或截面圖; 圖6係沿圖3的線VI-VI的一剖面圖。 【主要元件(1)(2) (3) (4) (5)(6) (6 a) (7a) (7b) (7c) (7d)(8) (9)(10) (11a) (lib) 號說明】 電路裝置 積體電路(IC) 晶片容納板 粘著層 1C殼體 導線架 中央區域 導線(導線路) 導線(導線路) 導線(導線路) 導線(導線路) 結合連接部 絕緣層 凹隙 端子接腳 端子接腳 (接觸導線路) (功率導線路) (功率導線路) (功率導線路)
S 13 201131176 (12a) 感測器裝置(霍爾感測器) (12b) 感測器裝置(霍爾感測器) (12c) 感測器裝置(霍爾感測器) (12d) 感測器裝置(霍爾感測器) (14) 分析切換裝置 (16) 磁場 (20) 半橋式電路(半電橋) (22) 功率路線 (24a) 控制導線 (24b) 控制導線 (26) 功率開關 (26-1) 源極端子 (26-2) 排極端子 (27-1) 源極端子 (27-2) 排極端子 (27) 功率開關 (30) 負載 (31) 接地端 (34) 驅動 (36) 1C (SI) 測量信號 (S2) 測量信號 (S3) 信號 (S4) 控制信號 14 201131176 (S5) 控制信號 (IL) 功率電流(負載電流) (IL1) 功率;電流(負載電流) (IL2) 功率電流(負載電流)
S 15

Claims (1)

  1. 201131176 七、申請專利範圍: 1·一種電路裝置,具有: 一積體電路(2), ’ 一個容納此積體電路(2)的ic殼體(5), 線路(7a)(7b)(7c)(7d),這些線路延伸通過該1C殼體(5) 或在該1C殼體上延伸, 其特徵在: 這些線路中至少有一線路為一種不與該積體電路(3)接 觸的功率電路(7b)(7c)(7d),且 該基體電路(2)有一感測器裝置(12a)(i2b)(12c)(12d), 以將一股流過該功率導線(7b)(7c)(7d)的電流(IL)(IL1)(IL2) 以無接觸的方式測量。 2.如申請專利範圍第1項之電路裝置,其中: 該延伸通過該〖C殼體(5)的導線(7a)(7b)(7c)(7d)包含接 觸導線路(7a)及至少一個形成該功率導線的功率導線路 (7b)(7c)(7d),該導線路為一共同導線架(6)的部分,該導線 架部分地熔入或模製到該1C殼體(5),並向外形成端子接腳 (Πa)(l lb)以和外面接觸,其中該積體電路與該接觸導線 路(7a)接觸且與功率導線路(7b)(7c)(7d)呈電解耦方式。 3·如申請專利範圍第2項之電路裝置,其中: 該功率導線路(7a)在積體電路(2)上方或下方延伸,且可 在該1C忒體(5)的二個對立側利用端子接腳(7d)接觸,或半 開放地在積體電路(2)上方或下方延伸且在可該IC殼體(5) 的一側利用端子接腳(7b)接觸。 201131176 4. 如申請專利範圍第1或第2項之電路裝置,其中: 至少一功率導線(7b)(7c)(7d)由外穿過該1C殼體(5)/ 直延伸到該積體電路(2)上方或下方為止且該積體電路(2)利 用至少一絕緣層(9)(例如一粘上的膜)作電絕緣。 5. 如申請專利範圍第1或第2項之電路裝置,其中: 該至少一感測器裝置(12a)(12b)(12c)(12d)設計成用於 測量磁場(16),例如呈霍爾感測器裝置、AMR或GMR感測 器裝置的形式。 6. 如申請專利範圍第5項之電路裝置,其中: 該積體電路(2)至少有二個設計成霍爾感測器形式的感 測器裝置(12a)(12b)(12c)(12d),它們各沿垂直方向(z)及一 個側方向(χ)(γ)設成與功率線路(7b)(7c)(7d)錯開,其中該 二感測器裴置(l2a)(l2b)(12c)(12d)設在功率線路 (7b)(7c)(7d)兩側,使該?感測器裝置可沿互相反向的朝向測 量該功率導線(7b)(7c)(7d)的磁場(16)。 7. 如申請專利範圍第1或第2項之電路裝置,其中: 該積體電路(2)有一分析電路裝置(14)以將由至少一感 測器裝置(12a)(12b)(12c)(12d)輸出的測量信號 (S 1)(S2)(S3)(S4)接收及分析。 丨 8. 如申請專利範圍第6項之電路裝置,其中: 該分析電路裝置(4)產生該二感測器裝置 (12a)(12b)(12c)(12d)的測量信號(si)(S2)的差。 、 9·如申請專利範圍第7項之電路裝置,其中: 該分析裝置(4)將無效時間測量出來,在 +、二無欢時間 S 17 201131176 中,設有相關的功率電流(IL)(IL1)(IL2)流過該至少一功率 導線(7b)(7e)(7d) ’且依該無效時間的測定而定輸出開關裝 置(26)(27)用的控制信號(S4)(35)以將功率電流 (IL)(IL1)(IL2)的極性反轉。 1〇.如申請專利範圍第1或第2項之電路裝置,其中: 該積體電路(2)有一控制電路,例如一驅動器電路(34), 以輸出控制彳§號(S4)(S5)以控制至少一開關裝置(26)(27), 該開關裝置將流過該至少一功率導線(7b)(7c)(7d)的電流 (IL)(IL1)(IL2)切換。 11. 如申请專利範圍第10項之電路裝置,其中: 該控制電路(34)依該由感測器裝j(12a)(12b)(12c)(12d) 測量之流過功率導線(7b)(7c)(7d)的電流(IL)(IL1)(IL2)而定 輸出控制信號(S4)(S5)以控制該開關裝置(26)(27)。 12. 如申請專利範圍第1或第2項之電路裝置,其中: 該積體電路(2)粘合到一金屬晶片容納板(3)上,該容納 板在功率導線(7b)(7c)(7d)上方或下方在感測器裝置 (12a)(12b)(12c)(12d)的區域中有一凹隙(1〇)。 13. —種功率切換回路(2〇),特別是半橋式電路,具有 至少: 一個依前述申請專利範圍任一項的電路裝置(丨), 一個開關裝置(26)(27),它具有至少一半導體開關構 件,其控制輸入端(26-0)(27-0)經由該電路裝置(!)的端子接 腳(7a)控制,且將通過一功率路線(22)的一功率電漭 (IL)(IL 1 )(IL2)切換,該功率路線(22)至少部分地延伸過功率 18 201131176 導線(7b)(7c)(7d),其中該感測器裝置(12a)(12b)(12c)(I2d) 測量該功率電流(IL)且該積體電路(2)的一控·制電路(34)控 制此控制輸入端(26-0)(27-0), 其中該至少一個半導體開關構件(26)(27)與該積體電路 (2)呈電解耦。 14如申請專利範圍第13之功率切換回路,其中: 構 電 該功率切換回路為-種具有二個串聯的半導體開斯 件(26)(27)的半橋式電路(2〇), 4 / . /、係用於一電馬達或在- k/電壓轉換器中的控&電 A广& 将別用於DC-DC轉換3! AC-DC轉換器或三相電流整流器。 、°' 八、圖式: (如次頁) S 19
TW99140700A 2009-11-27 2010-11-25 Circuit device and power circuit having the circuit device TW201131176A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200910047235 DE102009047235A1 (de) 2009-11-27 2009-11-27 Schaltungseinrichtung und Leistungsschaltkreis mit der Schaltungseinrichtung

Publications (1)

Publication Number Publication Date
TW201131176A true TW201131176A (en) 2011-09-16

Family

ID=43566630

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99140700A TW201131176A (en) 2009-11-27 2010-11-25 Circuit device and power circuit having the circuit device

Country Status (3)

Country Link
DE (1) DE102009047235A1 (zh)
TW (1) TW201131176A (zh)
WO (1) WO2011064024A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011107703B4 (de) 2011-07-13 2015-11-26 Micronas Gmbh Integrierter Stromsensor
CN113193756B (zh) * 2021-04-27 2022-03-29 深圳市龙星辰电源有限公司 一种医疗开关电源智能用低功耗控制方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041780A (en) * 1988-09-13 1991-08-20 California Institute Of Technology Integrable current sensors
DE19946935B4 (de) * 1999-09-30 2004-02-05 Daimlerchrysler Ag Vorrichtung zur induktiven Strommessung mit mindestens einem Differenzsensor
US6714424B2 (en) 2001-11-30 2004-03-30 Ballard Power Systems Corporation Dead-time compensation with narrow pulse elimination in solid- state switch devices
FR2846749B1 (fr) * 2002-11-04 2005-01-07 Siemens Vdo Automotive Dispositif de mesure de l'intensite d'un courant electrique
US20060219436A1 (en) * 2003-08-26 2006-10-05 Taylor William P Current sensor

Also Published As

Publication number Publication date
WO2011064024A1 (de) 2011-06-03
DE102009047235A1 (de) 2011-06-01

Similar Documents

Publication Publication Date Title
JP5622043B2 (ja) インバータ装置
US10247759B2 (en) Current sensor
US10041979B2 (en) Method of sensing current flowing in a power module
US20200350831A1 (en) Coreless current sensor for high current power module
US10962573B2 (en) Current sensor device
CA2932566C (en) Bus bar module
US9714959B2 (en) Current sensor and electronic device incorporating the same
US8878531B2 (en) Current sensor
US20090129432A1 (en) Power semiconductor module with temperature measurement
JP4876794B2 (ja) 電流測定装置および電流測定方法
JP5699993B2 (ja) インバータ
US9564578B2 (en) Semiconductor package with integrated magnetic field sensor
US11531075B2 (en) Method and apparatus for integrating current sensors in a power semiconductor module
WO2018051575A1 (ja) 電流センサ
US9103853B2 (en) Current sensor
JP5531611B2 (ja) 電力変換装置
JP2008128915A (ja) 電流測定装置および電流測定機能を備える半導体モジュール
CN110178040A (zh) 电流检测装置
TW201131176A (en) Circuit device and power circuit having the circuit device
US10295571B2 (en) Bus bar module
CN115606080A (zh) 电力变换装置
JP2005094887A (ja) 電力変換器
CN114184811A (zh) 磁电流传感器集成到高电流连接器器件中
JP2005166987A (ja) 半導体装置
CN114464586A (zh) 电气设备