TW201128535A - Interrupt control method and system - Google Patents

Description

201128535 六、發明說明： 【發明所屬之技術領域】 本發明係關於中斷控制方法與系統，特別是利用一中 斷預先處理電路來進行的中斷控制方法及其中斷控制系 統。 【先前技術】 眾所周知，個人電腦中的I/O中斷主要有三種類型， 刀別疋非遮蔽式中斷(non-maskable interrupt，簡稱NMI)、 系統管理中斷(system management interrupt’ 簡稱 SMI)與 遮蔽式中斷(maskable interrupt)三種。其中關於週邊裝置的 中斷皆是使用遮蔽式甲斷的方式。 由於中央處理器（以下簡稱CPU)—次只能處理一個外 部的中斷’因此在配備相當多週邊裝置的電腦系統中，便 需要一個中斷控制器來管理，在多個週邊裝置同時發出請 求要中斷時，中斷控制器會依照各中斷源的優先順序來決 疋應该先執行那一個中斷源的要求，並將中斷向量 (imerrupt vector)傳送至cpu’作為週邊裝置與cpu在處= 中斷流程之間的溝通管理使用。除了個人電腦系統中常被 ^用的中斷控為8 2 5 9 A可程式化中斷控㈣（以下簡 稱為8259A)外，嵌入式系統的設計也經常使用類似的中 斷控制單元作法來管理情源發生中斷時的處理流程。再 者’ CPU純射斷向量後，即可根射斷向量讓程式計 201128535 數器（programmer counter )跳至中斷服務程式（interrupt service routine)來處理該次的中斷。 請參見第一圖A與B’其為習用技術在CPU與週邊裝 • 置間進行中斷控制相關之功能方塊示意圖及信號波形圖。 第一圖A所示的方塊示意圖中，電腦包括一 cpu 1〇1、一 北橋103、一南橋1〇5、一中斷控制器107、與多個週邊裝 置l〇9a〜l〇9n。其中’北橋1〇3連接至CPU 101與南橋1〇5; 鲁 而中斷控制器連接至南橋1〇5、cpu 1〇1以及所有的 週邊裝置109a〜109η。再者，CPU 101與北橋1〇3可整合 在同一 1C中；而中斷控制器107與南橋105也可整合在另 一 1C 中。 舉例來說’當週邊裝置l〇9n需要與CPU 101進行溝 通時，週邊裝置l〇9n會通知中斷控制器1〇7。而中斷控制 器107確認了發出信號的週邊裝置109η後，即直接產生一 中斷請求信號(interrupt request，INTR)至 CPU 101。根據 • 中斷控制器107(8259A)的規格，中斷控制器1〇7必須在接 收到一個中斷綠認信號(intermpt ackn〇wiedge，INTA)後， . 方可將週邊裝置1 〇9n所對應的中斷向量(interrupt vect〇〇 : 傳遞至CPU 101。 由第一圖B可知，於時間點t〇時，中斷控制器1〇7產 生中辦凊求信號1NTR(低準位轉換為高準位）。當CPU 101 收到中斷請求信號INTR後，會於時間點ti與t2依序產生 —個中斷確認信號(INTA—cpu)。當北橋1〇3於時間點tl收 到第一個中斷確認信號(INTA_cpu)時會先予以忽略，而於 時間點t2收到第二個中斷確認信號(INTA—cpu)後，北橋 201128535 103會於時間點t3產生單一個中斷 南橋105。當南橋105於時間點g ,, 個中斷確認信號(INTA_nb)至 點t3接收北橋產生的中斷確

個中斷確認信师NTA肩至中斷控制哭浙。 t5產生二 。當中斷控制器107於時間點6收到第二個中斷輕信 號(INTA_sb)後’隨即於時間點的產生中斷向量削，並經

中斷向量後即可根射斷向量跳至中斷服務程式來處理該 次的中斷。在後續的流程中’中斷控制器1〇7是在時間點 t9隨即結束中斷請求㈣INTR(高準位轉換為低準位），或 疋在CPU 1G3處理完H巾斷彳n纟纟束巾斷請求信號 INTR則視糸統而異。 匯流排(Data_cpu)送至CPU 103。因此， CPU 103可在收到 由上述可知，習知中斷控制器107在接收到週邊裝置 發出的中斷後會透過與CPU 101直接連接的接腳發出中斷 請求彳§號INTR ;在CPU接收到中斷請求信號INTR後， 會發出二個中斷確認信號INTA_cpu回覆給中斷控制器 107。但由於CPU 101無法直接將中斷確認信號INTA_cpu 傳遞至中斷控制器107,因此必須透過北橋103與南橋ι〇5 來逐級傳遞。由信號圖中可以看出，對應cpu發出的兩次 中斷確認信號INTA一cpu，北橋103在收到第二次的中斷確 認信號ΙΝΤΑ—cpu後，北橋103會再轉發一個中斷確認信 號INTA一nb至南橋105。在南橋105收到北橋1〇3所發出 201128535 的中斷確説七號INTA—nb後’南橋i〇5才會產生兩次中斷 確認信號INTA一sb至中斷控制胃1〇7，藉以符合中斷控制 器107需要接收兩次中斷確認信號的作法。 當中斷控制H 1G7接收到第二個中斷確認信號 INTA—sb後’中斷控制器1〇7便會將中斷向量經由資料匯 &排Data—sb傳遞至南橋1〇5。之後，中斷向量會逐級地經 由資料匯流排Data—nb傳遞至北橋⑽；以及經由資料匯 流排Data，傳翁CPU 1〇1。最後，⑽取得中斷向量 後即可執行對應的中斷服務程式。 簡單來》兒’ ·§知CPU 101必須在收到中斷控制器1〇7 :回覆的中斷向量後’即可開始執行對應的中斷服務程 !上"!的時脈信號說明可知’這樣的作法只是 ’’’、/、既有電⑹系統相容而必須空耗等待時間。 電腦說明可以發現習知技術的作法將使 二=ΐ所發出的中斷信號之反應過程耗費 反庫魏置發出的情f求無法被即時 應。口此’本發明便以此作為改善的目標。 【發明内容】 使得㈣控财法與控制系統， 發出的情;;長㈣間’並可快速地處理週邊裝置 本::提出一種中斷控制系統，包括:處 週物；，咖，她駐少-週邊。裝 201128535 置，其中，當該至少 時，該至少置與該中央處理器進行溝通 控制器輸出-第中斷控制器’使得該中斷 電路，連接至該中斷以及，一中斷預先處理 中斷預先處理電路接收到:與j中央處理器；其中，當該 處理電路產生二個第第二斷要求時，該中斷預先 該中斷控制器輪出相對=二二:中斷控制器使得 電路；以及㈣心至該中_先處理 將該中斷向量傳遞至該中央處;里電路接收到該中斷向量後， ，提出-種中斯控:方:: 中央處理器的—中斷器與連接至該中斷控制器與該 執行的該中斷方括二理電路’ 5亥中斷預先處理電路 產生―第―中斷請求ΪΓ步驟：制該中斷控制器是否 斷請求信號時，產生於該中斷控制器產生該第-令 器；偵測該中斷控制器θ 2巾斷確認k號至該令斷控制 制器產生該中斷向量時1產生一中斷向量；於該中斷控 央處理器；_該中央卢產生一第二中斷請求信號至該令 信號;以及，於該中否產生二個第二中斷確認 柄太將該中斷向量傳遞弟二中斷確認信 本發明提出另央處理為。 包括-中央處理写、:?控制方法’運用於-系統令 器與該令央處理器的：φ:控制器與連接至該中 斷控制 處理電路執行的該中斷預先處理電路，該中斷預先 控制器是否產生—第：：法包括下列步驟:偵測該中斷 斷請求信號；於該中斷控制器 201128535 產生該第一中斷請求信號時，產生二個第一中斷確認信 號至該中斷控制器；偵測該中斷控制器是否產生—中斷 向量；以及於該中斷控制器產生該中斷向量時，輸出一 第二中斷請求信號與該中斷向量至該中央處理器。 【實施方式】

請參見第二圖A、B與C，其為本發明第一較佳實施 例的中斷控制系統方塊示意圖、信號波形圖與中斷控制方 法私圖。弟一圖Α所示的方塊示意圖中，電腦包括一 U 201、一北橋203、-南橋205、-中斷控制器、 一中斷預先處理電路2G0、與多個週邊裝置職〜2_。立 中，北橋203連錢CPU 2()1與南橋挪； 處 ，路_連接至CP請與中斷控制器2〇7;==控 制裔207更連接至所有的週邊裝置2〇9a〜2〇9n u 201與北橋203可整合在同一 ie巾. I中，而中斷控制器207與 雨橋205也可整合在另一 Ic中。 根據本發明的實施例，當週邊裝置2〇9n 加進行溝通時，週邊裝置2〇9n會通知中斷控制哭浙。 而中斷控制器207確認了發出信號的週邊裝置2斷後，中 斷控制器2〇7即直接產生-中斷請求信號INtr化至中斷 預先處理電路2〇〇。 — 兩特別注意的是，此處雖然透過單獨的功能方塊來凸 •，种斷預域理魏2〇〇的行為，但在錢規_，中斷 預先處理電路可以視需要而對設置的位置加以變化， 201128535 2是透過單獨設置的方式存在或是被内嵌於北橋朋或 南橋205上。 第固B 了知’於日τ間點tA日寺，中斷控制哭207 產生中斷請求錢INTR_1C(低準位轉換為高準位)。當。中斷 預先處理電路200收到中斷請求信號mTR—ic後，會於時 1...占tB與tc依序產生二個中斷確認信號INTA」C至中斷 控制器207。因此，巾斷控制器2〇7在時間點①時即產生 中斷向量IV—ie並傳送至巾斷預先處理電路細，而中斷控 制器2〇7所發出的中斷請求信號祖R—ie則根據溝通協定 的規劃而可能在時間點tE便結束中斷控制器2〇7的中斷請 求信號INTR一ic(高準位轉換為低準位），或是在後續的流程 中才將中斷請求信號INTR—lc拉回(高準位轉換為低準位)。 再者，當中斷預先處理電路删於時間.點①收到了 中斷控制器207所輸出的中斷向量IVJe後，中斷預先處 理電路200即於時間點tF產生一中斷請求信號iNTR_cpu 至CPU 2〇1。而當CPU 201接收到中斷預先處理電路· 產生的中斷請求信號INTR—cpu後即於時間點tG盘识產 生二個中斷確認㈣INTA_epu 1巾_先處理電路 200。而中斷預先處理電路因應接收到的二個中斷確認 信號1NTA-cpu ’即於時間點ti將對應的中斷向量IV—cpu 傳遞至CPU2m ’並且於時間點或之後終止中斷請求信 號INTR—卬U。當然，就中斷預先處理電路2〇〇在傳送中斷 凊求化號INTR_cpu與中斷向量Iv—cpu至cpu 2〇 i的做法 來說’可以視系統的規劃，透過不同的信號線以並列的方 式或透過相同的4號線以序列的方式來實現。 201128535 由上述的說明可知，中斷控制器2()7發出的帽請求 化號INTR_1C以及令斷向量JVjc皆是傳送到中斷預先處 理電路2GG。也就是說，在上_時賴u至的時間 週期内’ CPU 201尚未得知任何尹斷信息，因此cpu2〇i 仍可正常的執行程式*不會產生遲延。而於㈣點π時， cpu2〇ι才接收到中斷請求信號INTR_cpu，並且得知中斷 產生。

a由於CPU 201直接連接至中斷預先處理電路200,且 中，預，處理電路2G。已經獲得中斷控制器挪所輸出的 中辦向i IV_ic。gj此’於時間點出產生第二個中斷確認 信號INTA_Cpu後，中斷預先處理電路細可立即於時間 點ti將中斷向量IV_cpu傳送至cpu 2〇1，並於時間點 開始執行中斷向量所對應的帽處理程式。也就是說，cpu 2〇1獲得中斷向量的時間僅花費(师)的時間。最後，cpu 201 =中斷向量即可執行對應的令斷服務程式。 .ώ明參考第二圖C ’其所緣示為中斷預先處理電路的控 圖。首先’中斷預先處理電路細會持續偵測中斷 ί Γ 2〇7是否產生中斷請求信號1NTR」c(步驟S250)。 ，中斷預先處理電路200確認中斷控制器2〇 後，直接產生二個中斷確認信號二 200 == 2〇7(步驟S252)°接著’中斷預先處理電路 (步驟==偵測中斷控制器2G7是否產生中斷向量ιν—^ ^斷預先處理電路200確認接收到中斷控制器2〇7 斷向1 IV-ic後，中斷預先處理電路200會產生中 11 201128535 斷請求信號INTR_cpu至CPU 201(步驟S256)。接著，中 斷預先處理電路200會持續偵測CPU 201是否產生二個中 斷確認信號INTA—ic至中斷預先處理電路2〇〇(步驟 S258)。當中斷預先處理電路2〇〇確認cpu 201產生二個中 斷確認信號INTA一cpu後，直接產生中斷向量Iv_cpu至 CPU201(步驟 S260)。 由於習知CPU 201必須符合中斷控制器2〇7的規 格，所以必須發出二次的中斷確認信號INTA。因此，本發 明第一實施例的中斷預先處理電路2〇〇係在不變更cpu 201與中斷控制盗207的規格，使得CPU 201產生中斷確 認信號至獲得中斷向量的時間能夠縮短。 請參見第三圖A、B與C，其為本發明第二較佳實施 例的中斷控㈣統方赫意圖、信號波卵與中斷控制方 法流程圖。第三圖A所示的方塊示意圖中，電腦包括一 U 301北橋303、一南橋3〇5、一中斷控制器π?、 一中斷預先處理電路300、與多個週邊裝置3〇9a〜3〇9n。其 令，北橋303連接至CPU301與南橋3〇5;而中斷預先處 理電路300連敍CPU 3〇1與中斷控制器3〇7，·而中斷控 制器307更連接至所有的週邊褒置〜施。再者，㈣ "北橋303可整合在同一 Ic中；而中斷控制器册與 川Γ 3〇5也可^合在另一 1<：中。而第二實施例中的CPU 規格係適度的經過修改’使得cpu 3〇ι可更快 到中斷向量。 根據本發明的實施例，當週邊裳置3〇9n需要盘cpu 則進行溝通時，週邊裝置施會通知中斷控制器3〇7。 12 201128535 而中斷控制器307確認了發出信號 =Γ直接產生， =處理電路’但在實際應用至電路的== $理電路可城需要㈣單獨設以 : 置在北橋或南橋内。 于隹次疋破口又 由弟

Θ σ α ’於時間點ta時，中斷 ::斷請求信號醜 先處理電路300收到中斷請求信號INTR_ic後，會於時間 點tb與tc依序產生二個中斷確認信號mTA—沁至；: 器因此’中斷控制器307在時間點科即產生中^ 向ΐ IV」e並傳紅巾_域理魏3⑻，並科間點^ 完成中斷向量的傳送’根據不同的系統應用，中斷控制器 3〇7可此在時間點te或之後停止發出中斷請求信號 INTR_ic(高準位轉換為低準位）。 ° ^ '再者，根據本發明的第二實施例，CPU301係經過適 田的修改’使;[于CPU 301不需產生中斷確認信號至中斷預 先處理電路，只要巾斷預先處理電路·將中斷請求 信號INTR_cpu與中斷向量IV—cpu直接輸入cpu 3〇ι即 可。而中斷預先處理電路3〇〇傳送中斷請求信號INTR_cpu 與中斷向量IV_cpu至CPU 2()1的方式，可以根據系統的 規劃，以不同的信號線來分別傳送，或是利用相同的信號 線以序列的方式來實現。 由第三圖B可知’當中斷預先處理電路300於時間點 13 201128535 制器3。7所輸出的中斷向量1V-ic後，中 ^員先處理電路3⑻即於時間點tf產生一中斷請求信號 以及曰中斷向量IV〜cpu至cpu 3〇1。使得哪3〇1 理二，，里以―CPU’並且於時間點tg開始執行中斷處 鉗%預先處理電路300在時間點信或之後終止 對CPU 3〇1發出中斷請求信號iNTR_cpu。 的㈣可知’中斷控制113G7發*的中斷請求 f IV-le皆是傳送到中斷預先處 屯 也就疋况，在上述的時間點ta至te的時間週 3〇1尚未得知任何中斷信息，因此CPU 301仍 執订程式。而於時間點tf時’ CPU 301才接收到 6月未k號INTR—cpu以及中斷向量IV—cpu，並於時間 j開始對中斷進行處理。也就是說，cp⑽1獲得中斷 向篁的時間僅花費(tg-tf)的時間。 在丨、、* 考第二圖C ’其所繪示為中斷預先處理電路的控 圖。首先，中斷預先處理電路會持續偵測中斷 :°° 307疋否產生中斷請求信號INTR_ic(步驟S35〇)。 :預先處理電路3〇〇確認中斷控制$ 3〇7產生中斷請 ^ t ί INTR一1C後’直接產生二個中斷確認信?虎ΙΝΤΑ·> 中斷控制ϋ 307(步驟S352)。接著’中斷聽處理電路 會持續偵測中斷控制器3〇7是否產生 Wjc(步驟 S354)。 s

。。再者，當中斷預先處理電路3〇〇確認接收到中斷控制 ^07產生中斷向量，中斷預先處理電路300隨 Ρ生中斷晴求信號1NTR_cpu與中斷向量iv_cpu至CPU 14 201128535 301(步驟 S356)。 由本發明的第二實施例可知CPU 3〇1經過適當 改後，使得CTO 301能鉤更快速地獲得中斷向量。田1夕 本發明的優點在於提出一種電腦的中斷控制方 :斷控制系統。提供—中斷預先處理電路連接至中斷控希; 裔與CPU之間’實際應料，中斷預先處理電路固然可以 單獨存在’但也可以被整併而設置於北橋或南橋内“，、使二

中斷控制器能快速地將中斷向量傳遞至t斷預先處理^ 路，並且，_辦預先處理電路也可快速地將中斷向量傳遞 至CPU。解決習知中斷控制系統内中斷確認信號與中斷^ 1必須逐級的傳遞，並造成CPU浪費時間等待中斷向量 缺點。 儘管本說明中以電腦作為較佳實施例，但是類似的作 法亦可以被應用在具有中斷控制功能的其他微算機系統 中’無論是具有通用型處理器(Generalprocessor;^數位信 號處理益(DSP)的系統均為可能，透過中斷預先處理電路的 方式作為中斷控制器與中央處理器的溝通橋樑，可以使系 統在處理中斷時的反應速度大幅提昇。雖然本發明已揭露 如上述較佳實施例，然其並非用以限定本發明，本發明得 由熟習此技藝之人士任施匠思而為諸般修飾，然皆不脫如 附權利要求書所欲保護者。 【圖式簡單說明】 本案得藉由下列圖式及說明，俾得更深入之了解： 15 201128535 第一圖A與B，其為習用技術在CPU與週邊裝置間進 行中斷控制相關之功能方塊示意圖及信號波形圖。 第二圖A、B與C，其為本發明第一較佳實施例的中 斷控制系統方塊示意圖、信號波形圖與中斷控制方法流程 圖。 第二圖A、B與C，其為本發明第二較佳實施例的中 斷控制系統方塊示意圖、信號波形圖與中斷控制方法流程 圖。 【主要元件符號說明】 本案圖式中所包含之各元件列示如下： 101 CPU 105南橋 103北橋 107中斷控制器 109a〜l〇9n週邊裝置 110、112、114 中斷向量 200中斷預先處理電路 201 CPU 205南橋 203北橋 209a〜209η 週邊裝置 3〇〇中斷預先處理電路 207中斷控制器 301 CPU 305 南橋 3 09a〜3 09η 週邊裝置 303 北橋 307中斷控制器

Claims (1)

1. 201128535 Τ δ月寻刊範圍： L 一種中斷控制系統，包括： 一令央處理器； 至少一週邊裝置； 巧^斷=器，連接至該至少一週邊裝置；其中 二二=裝置與該中央處理器進行溝通時，、二 輸出-第-中斷請求信號=“該中斷控則 t斷社處理電路，連接至該 =;’·μ’當該中斷預先處理電路二;; 中斷要求時，該中斷預先處♦ _ 第 認信號至該中斷护制哭傕包 個第-中斷確 的一尹斯二斷使付该中斷控制器輸出相對庫 的W向置至該中斷預先處耵應 預先處理電路接收到該中斷向量後，將該中斷=:斷 至該中央處理器。 肝这中畸向！傳遞 二所,述之中斷控制系统，其中， 中斷請=二收：：量後，產生-第二 產生二個第二中斷瑞切 w 於5亥申央處理器 後，対斷預弈卢审該令斷預先處理電路之 二中犧處理電路將該中斷向量傳遞至該中央ί ====述之中斷控制系統，其中， 4.如申__丨項所述之切，其中， 17 201128535 該中央處理器根據該t斷向量 5. 如申請專利範m第 τ +斷服務程式。 該中斷控制器係為—8259；；m系統，其中， 6. —種中斷控制方法，運用控制器。 理杰、—令斷控制器與連接至 ^一中央處 理器的-中斷預先處理電路咖中央處 的該中斷方法包括下列步驟/ _先處理電路執行 偵測該中斷控制器是否 於料斷控制哭產m 中断請求信號； 二個第-中斷確弟一令斷請求信號時，產生 ι九唬至§亥中斷控制器； ^測該中斷控制器是否產生-中斷向量. 斷請求信號至該中央處理器；㈣心’產生―第二中 號；^該中央處理器是否羞生二個第二中斷確認信 於該中央處理器產生-個 7時，將:中斷向量_^==8二中斷確認信號 _ +二=”第1項所述之方法H 央處理盗係根據該中斷 嶋㈣，程式。 理窃、-中斷控制器盥連接至，磨y ^令央處 理器的-令斷預先處理電路，該：:器與該令央處 的該中斷方法包括下列步驟：_預先處理電路執行 _該中斷控制器是否產生 於該中斷控制器萃生該第一中斷請== 201128535 二個認信號至該中斷控制器; 須測该中斷控制器是否產生一 ，該t斷控制器差生該中新:；以及 ，求信號與該中斷向 守，輪出-第二^ 9.如申請專利範圍第二;匕央處理器。 該中央處理器係根據該中：控制方法，其中， 畊向里執行一中斷服務程式,