201123484 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種太陽能光電元件。 【先前技術】 太陽能電池（Solar Cell)是將太陽能轉換成電能的裝 置，且不需要透過電解質來傳遞導電離子，而是改採光電 半導體薄片來獲得電位。如第1圖、第2圖所示，傳統的 ® 太陽能電池包含一 p型半導體61、一 η型半導體62、一 p 側金屬電極63、以及一 η側金屬電極64，其中η側金屬電 極64包含匯流排641(bus bar)以及複數個自匯流排延伸出 來的電極線642。當太陽光照射到這p-n半導體結構時，p 型和η型半導體因吸收太陽光而產生電子一電洞對。由於 p-n半導體結構之内電場可以讓半導體内所產生的電子在 - 半導體結構内流動，若經由電極把電流引出，就可以形成 Φ 一個太陽能電池。 然而太陽能電池的p側金屬電極以及η側金屬電極之 間若存在任何非經過p-n半導體的其他電流通道，會產生 漏電流(leakage current)。如第1圖所示的傳統太陽能電池 可分為A、B兩區。其上視圖如第2圖所示，於B區中， 由於η側金屬電極64不透光，於匯流排641下方的p-n半 導體無法吸收太陽光產生電子一電洞對而形成電流，因此 當A區的p-n半導體結構於照光後產生的光電流在經由電 201123484 線導通時，會流向相鄰的B區而形成漏電迴路。第3圖為 太陽能電池内部A區之電路以及B區的電路示意圖，其中 Isca代表太陽能電池短路時A區的短路電流，也就是A區 經照光產生的光電流，ISCB代表太陽能電池B區的短路電 流’也就是B區經照光產生的光電流，V〇ca代表A區的開 路電壓。若上下兩側電極在經由導線導通形成一迴路後， 由A區產生的光電流，會形成兩條電流分路ISCA/2，由於B 區沒有光電流產生’因此A區產生的光電流會形成兩條流 向B區的漏電流，進而造成太陽能電池效率降低。 【發明内容】 本發明提出一種太陽能光電元件，包含一基板；一 III-V 族化合物所形成之半導體結構位於基板之上，包含一光電 轉換層；一電極位於半導體結構上，包含一匯流電極以及 一指狀電極；以及一中間層位於半導體結構以及匯流排電 極之間，其中中間層包含一 III族元素以及一 V族元素， 並與半導體結構之間形成一高電阻值介面。 【實施方式】 請參照第4圖，其揭示一符合本發明一實施例之太陽 能光電元件110之示意圖，包含一基板10、一 III-V族化 合物所形成之半導體結構11位於基板10之上；一電極12 位於半導體結構11上，包含匯流排電極121以及指狀電極 201123484 122 ;以及一中間層13，，其中中間層13包含一氧化部 13A以及未氧化部13B，氧化部13A介於半導體結構I〗之 中，且位於匯流排電極121下方，且其形狀與匯流排電極 形狀大致相同。未氧化部13B係位於未被匯流排電極121 覆蓋之區域上，部分被指狀電極122覆蓋，部分露出。 參考第5圖，本實施例之製造方法係以基板1〇作為 一成長基板，例如：p型砷化鎵基板，藉由一磊晶製程， 例如有機金屬氣相沉積磊晶法(M〇CVD)，於成長基板上形 成由ιπ-ν族化合物構成之半導體結構u，依序包含一 p 型成核層（nucleation layer) ill，其材料為 InxiGa(丨 χι)ρ， 其中O^xlSl ; - ρ型緩衝層112，其材料為以如；一 ρ 型第一背面電場層（back-surface fiew iayer，BSF layer)113，其材料為 lnylGa(丨_yl)P 或 AluiInviGa(i_ui v”p，其 中〇^111$1’〇^1$卜〇^(1_111_叫$1;一0型第一基 層（base layer) 114，其材料為GaAs; — n型第一射層卜㈤代以 layer)115位於第一基層114之上，其材料為GaAs; 一 n 型第一窗戶層（window layer)l 16位於第一射層115之上， 其材料為 AlwlIn(i-wi)P，其中 〇 $ wl g 1。 接著於第一窗戶層116之上形成一 η型族半導 體層 131 ’ 其材料為 AlelGafiIn(〗_e〗_fl)p、μ 2in(i 2)as、 Ale3As(1-e3)Sb、或 AlzlGa(1.zl)As，其中 OSeMl’OSfl^l’O^zlSl;再於IU_V族半導體層⑶ 201123484 之上形成一 n型IU、V + 族覆盍層（Cap layer)117，其材料為 GaAs。在形成上述 ’ <十導體結構11時，可選擇以η型忐 長基板進行蟲晶，此聋 寺半導體結構11中各層之電性將由 原先的Ρ型轉為原先 如第6圖所示，t 微影❹成半導體結構11後，接著以一 愀;iv掷刻方式钱刻部. 丨刀復盍層117以露出III-V族半導體a 未被触刻掉的覆蓋；μ 狀的覆盍層接者再於 ，s 191 、 " 117上以蒸鍍方式形成兩條匯流排電 條及於曝露出的III_V族半導體層131上形成與兩 條匯㈣電極121相接之指狀電極m。另外於元件上表 面鍍上—薄層14,薄層14包含_或肌的保護層以 保屢疋件避免於後續製程被損傷；或著是提高光線進入元 件的機率’減少光線遭反射而遠離^件的機率抗反射層 14 ’以保護it件避免於後續製程被損傷。此外，抗反射層 14亦可提向光線進人元件的機率，減少光線遭反射而遠離 元件的機率。 如第7圖所示，接著以氧化方式將ΙΠ_ν族半導體層 131之預定位置部分氧化成絕緣區域。於本實施例中，m_v 族半導體層131選用之材料為AlzlGa(1_zl)As，由於 ALGao-z^As在空氣中氧化極快，如果在高溫的水蒸氣中，就 會產生A10x，藉由m_V族半導體層131材料中含A1易氧化 之特性’可選擇性地氧化位於匯流排電極121下方之ΙΠ-ν族 半導體層131，作為隔絕漏電流之絕緣層。而AlGaAs之氧化 201123484 率(〇X迦咖1"順A1的含量關係很大，財實施例中，將上 述之元件放在南，皿爐中，用氮氣經過通過約^的熱水將水 蒸氣帶至爐管中’在400〜500 °c溫度進行氧化，由於元件上 表面被抗反射層14覆蓋’因此水蒸氣19係自元件侧壁渗 =對m-v知半導體層131進行氧化。藉由調節氣氣的流 5以改變水蒸氣的含量，進而控制氧化的速度。當族半 導體層131氧化形成氧化部13A，且其氧化面積到達與匯 Φ流排電極121面積相當時’就可以將元件自爐中取出。
III-ν族半導體層131氧化的速率會受到含A1成分高 低影響，在相同氧化條件下，A1成分越高的AlzlGa(l zl)AS 較易被氧化，因此會自ΙΠ_ν族半導體層131位於元件侧壁 的位置向元件中心的方向氧化到較深的位置，其中ζ1介於 0.96-0.98之間是較佳的組成比。 由於III-V族半導體層131被氧化後形成例如為氧化 - 鋁、氧化鎵、氧化砷或氧化銻組成之氧化部13A，其與上 籲層的覆蓋層II7及下層的第一窗戶層110之間形成絕緣， §元件形成之光電々IL迴流至沒有光電流產生區時，可藉由 氧化部13A阻絕與匯流排電極121之導通，避免電流耗 損，提高電流產生效率。 請參照第8圖，於另一實施例中，ΙΠ_ν族半導體層131 係形成於覆蓋層1Π之上，不經半導體結構蝕刻製程而於 III-V族半導體層131上形成電極12，再經m_v族半導體層 131氧化製程後，於匯流排電極121下形成氧化部13Α，指 201123484 狀電極122下方及未被匯流排電極121錢之m々族半導體 層131則係未氧化部13B。 5月參照第9圖’其揭示—符合本發明—實施例之太陽 能光電元件210之示意圖，包含一基板2〇、一 m v族化 合物所形成之第—半導體結構21位於基板2G之上；一 πι-ν族化合物所形成之第二半導體結構23位於第一半導 體結構21之上；—電極25位於第二半導體結構23上，包 含匯流排電極251以及指狀電極252 ; 一第一中間層^介 於第一半導體結構21及第二半導體結構23之間，其中第 -中間層22包含-第一氧化部22Α以及一第一未氧化部 22Β’ 一第二中間層24介於第二半導體結構23之中，其中 該第二中間層24包含一第二氧化部24Α以及一第二未氧 化4 24Β ’第-氧化部22Α及第二氧化部24α係位於匯流 排電極251下方，且與匯流排電極251形狀大致相同。第 -未氧化部22Β及第二未氧化部24Β係位於匯流排電極 251以外之區域下方。 參考第10圖’本實施例之製造方法係以基板2〇作為 一成長基板，例如：Ρ型砷化鎵基板，藉由一磊晶製程， 例如有機金屬軋相沉積磊晶法於成長基板上形成族 化合物所形成之第一半導體結構21，依序包含一 Ρ型成核 層21卜其材料為Inx2Ga(i x2)p，其中0^2^ ; 一 ρ型緩 衝層212，其材料為GaAs ; 一 P型第-背面電場層213， 其材料為 Iny2Ga(1_y2)P 或 Alu2lnv2Ga〇 以 v2)p，其巾 〇以2^ 201123484 1 ’ 〇各 v2S 1 ’ 0S(l-u2-v2)S 1 ; — p型第一基層 214，其 材料為GaAs; — η型第一射層215位於第一基層214之上， 其材料為GaAs ; — η型第一窗戶層216位於第一射層215 之上’其材料為AlW2ln(i-W2)P ’其中0 $ w2 $ 1。 接著於第一窗戶層216之上形成一 η型第一 III-V族 ' 半導體層 ，其材料為 Ale4Gaf4In(1_e4_f2)p、Ale5In(1_e5)As、 - Ale6As〇-e6)Sb、AlZ2Ga(1.z2)As，其中 〇$e4$l，〇$e5^i， φ 0$f2g，092^1 ;再於第一 m_v 族半導體 層221之上形成一第二半導體結構23 ’依序包含一重摻雜 的P++型半導體層231，其材料為Alz3Ga(1_z3)As，其中 0^ζ3^1 ; —重摻雜的n++型半導體層232，其材料為 inuGam#，其中〇gx3Sl ; — p型第二背面電場層233， 其材料為 Iny3Ga(1_y3)P 或 Alu3Inv3Ga(丨_u3-v3)p，其中 卜 〇“3$1 ’ 0^(l-U3-v3)gl ; — p 型第二基層 234，其 鲁 材料為GaAs; — η型第二射層235位於第二基層234之上， 其材料為GaAs ; — η型第二窗戶層236位於第二射屏235 之上’其材料為AlW3ln(i_W3)P ’其中。 接著於第二窗戶層236之上形成一 n型第二111_乂族 半導體層 241，其材料為 Ale7Gaf7In(1.e7_f3)P、AiesIn(i 8)As、 Ale9As(1_e9)Sb、Alz3Ga(1_z3)As，其中 〇ge7Si，， 〇Se9各1，〇$f3$l ’ 093S1 ;再於第二in，v族半導體 層242之上形成一 n型ΠΙ-V族覆蓋層237,其材料為GaAs。 如第11圖所示，接著以微影蝕刻方式蝕刻部份覆蓋 201123484 層237以露出第二III-V族半導體層241，並於結構兩側留 下長條形狀的覆蓋層237 ;接著再於未被蝕刻掉的覆蓋層 237上形成兩條匯流排電極251，以及於第二III-V族半導 體層241上形成與兩條匯流排電極251相接之指狀電極 252。為提高元件效率及避免於後續製程被損傷，再於元件 上表面鍍上一具有抗反射功能的薄層26。 最後以與第一實施例相同之濕氧化方法形成氧化 部。如第12圖所示，水蒸氣19由元件側壁滲入，分別對第 一 III-V族半導體層221、及第二III-V族半導體層241進 行氧化，直到預定位置部分氧化成絕緣區域。藉由絕緣區 域作為隔絕漏電流之絕緣層。 請參照第13圖，其揭示一符合本發明一實施例之太 陽能光電元件310之示意圖，其與第二實施例之差別係在 於基板30是一 p型鍺(Ge)基板，且於其表面以離子佈植方 式摻雜η型雜質，並於成長p型成核層211、p型緩衝層 212之後，以及成長ρ型第一背面電場層213之前，依序 先成長一重摻雜的第二Ρ++型半導體層321，其材料為 Alz4Ga(1_z4)As，其中0Sz4Sl ;以及一重摻雜的第二η++型 半導體層322，其材料為Inx4Ga(1_x4)P，其中0Sx4Sl，構 成一第一半導體疊層31。於太陽能光電元件310中，表面 摻有η型雜質的鍺基板可自成一 p-n接面，與第一半導體 疊層31之p-n接面及第二半導體結構23之p-n接面構成 201123484 具有三組ρ·η接面的太陽能光電聽则，三組接面可分別 吸收不同波段的光源轉換成電流，以提高太陽能光電元件 310之光電效率。 請參照第14圖，发担_ a々人4·找 一揭不一符合本發明一實施例之太 陽能光電元件410之示意圖，包含一基板40、一 m_V族 化合物所職之半導體結構41減基板4G之上.一電極 42位於半導體結構41上，勺人 I 3匯洲·排電極421以及指狀 電極422;以及-中間層43介於半導體結構^及匯流排 電極:2丄之：，其中’中間層43包含一 m族元素以及一 V族元素，中間層43與半導^社谨 值介面。 導體、，，。構41之間形成-高電阻
本實施例之製造方法係於基板40作為-成長基板， 例如：P㈣化鎵基板，藉由製程，例如有機金屬 氣相沉積磊晶法，於成長基板上形成ΙΠ_ν^化合物所形成 之半導體結構41，依序包含一 ρ型成核層41丨，其材料為 Inx5Ga(1-x5)P，其中0$Χ5$1 ; — Ρ型緩衝層412,其材料 為GaAs; — ρ型第一背面電場層4U，其材料為iny3Ga(i y3)p 或 Alu4lnv4Ga(1-u4.v4)P，其中 M (l-u4· 1; - ρ型第一基層414 ’其材料為 ; 一 n 型第-射層415位於第一基層414之上’其材料為㈣； - η型第-窗戶層416位於第-射層415之上，其材料為 Alw4In(1-w4)P’其中〇$w4Sl ;接著於第一窗戶層416之上 形成- η型财族覆蓋層4Π，其材料為GJs。接著在 11 201123484 覆蓋層417之上形成一 p型III-V族中間層43，其材料為 Inx6Ga(1.x6)P，其中 0$x6S 1。 接著再以一微影蝕刻方式蝕刻部分中間層43以露出 覆蓋層417 ’並於結構兩側留下長條形狀的中間層43 ;接 著再於未被蝕刻掉的覆蓋層417上形成兩條匯流排電極 421 ’以及於露出覆蓋層417上形成與兩條匯流排電極421 相接之指狀電極422。另外可於元件上表面鍍上一薄層（未 繪示）’同時具有抗反射及保護元件避免於後續製程被損傷 的功用。本實施例藉由覆蓋層417及中間層43電性相異之 特徵，於其接觸介面形成一 p-n高電阻質介面，藉由該介 面隔絕漏電流產生。 請參照第15圖，其揭示一符合本發明實施例之太陽 能光電元件510之示意圖，包含一基板2〇、_ πι_ν族化 合物所形成之第一半導體結構21位於基板20之上；一 m-v族化合物所形成之第二半導體結構23位於第一半導 體結構21之上；一電極25位於第二半導體結構23上，包 含匯流排電極551以及指狀電極552 ; —第一中間層22介 於第一半導體結構21及第二半導體結構23之間，其中第 一中間層22包含一第一氧化部22Α以及一第一未氧化部 22Β;-第二中間層54介於第二半導體結構23及匯流排電 極521之間。第一氧化部22Α及第二中間層54係位於画 流排電極551下方’且與匯流排電極551形狀大致相同。 第一未氧化部22Β係位於匯流排電極251以外之區域下 12 201123484 二第V:氧元:部Π:間層43分別包含- 111族元素以 2!及第二半導上構Τ22Α，第一半導體結構 中間層與第二半導:間形成：電阻值介面；第二 灸去货 、、°構23之間形成一高電阻值介面。 -成長Μ圖’本實施例之製造方法係於基板20作為 成長基板，例如：Ρ型钟化鎵基板 例如有機金屬氣相、、籍#曰 ^由磊日日製転， 化合物所形成之第"半導:：’於成長基板上形成ΠΙ-ν族 層211，二第「丰導體結構21，依序包含1型成核 , ”才枓為 Inx2Ga(i-X2)P，其中 〇ξχ2 一 】 衝層212，其材料為~，、” 其材料為迅。 第背面電場層213’ i 〇 = :，y2)叫^ =，0^(l-u2-v2)s 1 ; - p 型筮 甘 材料為GaAs卜&第—基層214,其 其材料m 於第—基層214之上， 、；為aAs，— η型第一窗戶芦216乂 之上，其㈣k ®戶盾216位於第-射層215 上其材枓為Alw2ln(i_w2)p，其中Μ%。。 丰J妾著於第一窗戶層216之上形成-二第- m-v族 +導體層221，复枒枓A A1 r τ !第 A16As 枓為、Ale5ln(1_e5)AS ^ 二二 0 層V之’G邮1 ;再於第ι·ν族半導體 仏;重=料為 K3Ga(1.x3)P，其中Π型半導體層232,其材料為 u χ5)ί ^ ψ 0^x3^1— _ ,. P i弟一背面電場層233， 201123484 其材料為Ir^Ga—P或从也你㈣Μ，其中β啦 — Ρ型第二基層234,其 料為GaAs; - η型第二射層235位於第二基層以之上， 、材料為GaAs ; - η型第二窗戶層236位於第二射層攻 2 ’其材料為Alw3ln〇 w3)p，其中〇^w3g。接著於第 ^戶層236之上形成一⑼财族覆蓋層517，其材料 =GaAs °接著在覆蓋層517之上形成一 p型m_v族第二 間層54 ’其材料為Inx6Ga(i叫p，其中。 如第17圖所示’接著再.微雜刻方式部份餘刻 /第二中間層54以露出覆蓋層517，並於結構兩側留下 ^条形狀的第二中間層54;接著再於未被_掉的覆蓋層 ,7上形成兩條匯流排電極521，以及於露出覆蓋層517上 :成與兩條匯流排電極521相接之指狀電極522。另外可 ;元件上表面鍍上一薄層（未繪示），該薄層同時具有抗反 射及保護元件避免於後續製程被損傷的功用。 參考第18圖，接著將該第一 m-v族半導體層221以 一、第貫施例相同之濕氧化方法進行AlGaAs之氧化，形 成第氣化部22A。本實施例藉由覆蓋層517及第二中問 曰4電性相異之特徵，於其接觸介面形成一 p_n高電阻質 介面，藉由該介面隔絕漏電流產生，再藉由第一氧化部22A 作為隔絕漏電流之絕緣層’更進一步達到隔絕漏電流之目的。 本發明所列舉之各實施例僅用以說明本發明，並非用 201123484 以限制本發明之朗。任何人對本發明所作之任何顯而易 知之修飾或變更皆不脫離本發明之精神與範圍。 【圖式簡單說明】 第1圖顯示傳統太陽能光電元件之剖面圖； 第2圖顯示傳統太陽能光電元件之上視圖； 第3圖顯示傳統太陽能光電元件之電路圖；
第4圖顯示依本發明實闕之太陽能光電元件之剖面圖； 第5-7圖顯示依本發明實施例之太陽能光電元件之製造流程 第8圖顯示依本發明實施例之太陽能光電元件之剖面圖； 第9圖顯示依本發明實補之太陽能光電元件之剖面圖； =10-12圖顯示依本發明實施例之太陽能光電元件之製造流 程圖； 第13圖顯示依本發明實施例之太陽能光電元件之剖面圖； 第14圖顯示依本發明實施例之太陽能光電元件之剖面圖； 第15圖顯示依本發明實施例之太陽能光電元件之剖面圖； 第丨6·^圖顯示依本發明實施例之太陽能光電元件之製造流 程圖。 【主要元件符號說明】 太陽能光電元件 110、210、310、410、510 10 11 111 112 基板 半導體結構 P型成核層 P型緩衝層 15 201123484 113 114 115 116 131 117 12、 121 122 13 13A 13B 14、 19 20 21 211 212 213 214 215 216 P型第一背面電場層 P型第一基層 η型第一射層 η型第一窗戶層 III-V族半導體層 III-V族覆蓋層 25、42、52 電極 、251、421、521匯流排電極 、252、422、522指狀電極 中間層 氧化部 未氧化部 26 薄層 水蒸氣 基板 第一半導體結構 Ρ型成核層 Ρ型緩衝層 Ρ型第一背面電場層 Ρ型第一基層 η型第一射層 η型第一窗戶層 第一 III-V族半導體層 16 221 201123484
23 第二半導體結構 231 P++型半導體層 232 n++型半導體層 233 P型第二背面電場層 234 P型第二基層 235 η型第二射層 236 η型第二窗戶層 241 第二III-V族半導體層 237 III-V族覆蓋層 22 第一中間層 22A 第一氧化部 22B 第一未氧化部 24 第二中間層 24A 第二氧化部 24B 第二未氧化部 31 第一半導體結構 321 第二ρ++型半導體層 322 第二η++型半導體層 40 基板 41 半導體結構 43 中間層 411 Ρ型成核層 412 Ρ型緩衝層 17 201123484 413 414 415 416 417 43 517 54 61 62 63 64 141 642 P型第一背面電場層 P型第一基層 η型第一射層 η型第一窗戶層 η型III-V族覆蓋層 中間層 覆蓋層 第二中間層 Ρ型半導體 η型半導體 ρ側金屬電極 η側金屬電極 匯流排 電極線
18