TW201118392A - Testing device for a passive component embedded in SIP - Google Patents
Testing device for a passive component embedded in SIP Download PDFInfo
- Publication number
- TW201118392A TW201118392A TW98139080A TW98139080A TW201118392A TW 201118392 A TW201118392 A TW 201118392A TW 98139080 A TW98139080 A TW 98139080A TW 98139080 A TW98139080 A TW 98139080A TW 201118392 A TW201118392 A TW 201118392A
- Authority
- TW
- Taiwan
- Prior art keywords
- passive component
- oscillator
- test
- package
- patent application
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Description
201118392 々、發明說明: 【發明所屬之技術領域】 本發明係關於-種内嵌於系統級封裝之被動元件測試装 置,特別是關於-種内巍於系統級封裝之被動元件測試裝置, 其可利用-環型振盡器及-計數器連接測試一被動元件。 【先前技術】 一般而言,習⑽試方法只能依賴設備麵所提供的測 试機進行測試產品。對於目前測試系統縣技術内部的基底, 設備薇商所提供的職顧〔如撕卡〕必須是依據顧客的 特疋規格需求進行特別設計。因此,每—批新產品皆需要一组 ^的測試顧,因而導剌試成本偏高,特別是測 本偏高。 在測試作業上,KGD、KGES、KGEM指標 :試〔wafer test〕’但是晶圓測試一般都是測試成本比:昂 貝。若針對RF基底之被動元件〔如遽波器〕進行測試時,每 種〜十規格的濾波器就需要一種Μ探針卡〔即p論 獅〕。事實上’肝探針卡的成本都相當昂責,蚁由於每 =定規格探針卡只能使軸單—特定產品,因此其測試成本 居Γ5^不下。 為了降低職成本’縣元件在每次更換產品規格時, 必須避免錢_元_試«整侧賴ϋ。,目前 業界存麵纽正賴脑的f求,縣顿度修正測試儀
C:\Top World Patent & TM 〇mce\P〇9〇45TW 201118392 =,甚至紅整個職儀ϋ,以便單—_元_試裝置可適 用於被動元件的多種規格。—旦單—被動元件測試裝置可適用 於被航件的多種規格時,即可改善以往_需要更換測試設 備的問題。 有關被動元件測試技術僅揭示於部分專彻容。例如, 中華民國專利公告第1227099號之、、可測試被動元件電性之晶 片承载件及其測試方法,,、中華民國專利公告第別號之 • 、、可測試触元件電性H峨件及麵試方法〃、中華民 國專利公綠12號之 '、可對被動元件作電性測試之晶片 承載件及其測試方法'中華民國專利公告第·%號之、'可 測試被動元件電性之晶片承載件及其測試方法'中華民國專 利a σ第345713说之翻於積體電路電性測試之測試鍵與 探針卡的連接架構〃及美國專利第7,119,565號之、'啊 and method for testing electrical performance of passive # =Ρ〇1^。前述諸專利僅為本發明技術背景之參考及說明目 剛技術發展狀態而已,其並非用以限制本發明之範圍。 有鑑於此,本發明為了滿足上述需求,其提供一種内鼓 於系統級雜之被動元件測試裝置,其—環型振盪器及一 計數器連·m-被動元件,並糊該環型振盪器之振盡訊號 響應該被動元件’且計數該環型振盤器之振盤訊號之頻率,以 達成測試被動元件之目的。 【發明内容】
4 C:\Top World Patent & TM Office\P〇9〇45TW 201118392 —本發明之主要目的係提供-種内嵌於系統級封裝之被動 兀件測置,其湘至少—雖物f元件在水下接觸吸附一 可磁吸目標物,且該磁性物質树連接-舰,以達成水下標 定目標物之目的。 為了達成上述目的’本㈣健實補之内嵌於系統級 封裝<被動元件測試裝置包含: -振盈益’其連接顺—待啦路,麟測電路包含一 被動元件’以便綱該紐器之振盪訊號響應該被動元件; 十數單元其連接至该振盪器,以便計數該振盈器之 振盈訊號之頻率;及 -控制電路’其連接至該振B,以便控制該振盈器; /、中利用$振in之振盈訊號之鮮之正常或不正常可 決定該被動元件之良品或不良品。 本毛明較佳實施例之該振盈器選自一環型振I器。 本發明較佳實施例之該環型振盪器包含數個反相器,且 數個該反相器之間進行串接。 本發明較㈣補之該控魏路連接錄麵反相器之 —· 〇 本發明較佳實施例之該計數單元選自一計數器。 本發明較佳實施例之該計數器為一非同步計數器。 本發明較佳實施例之該控制電路採用一有限狀態機。 本發明較佳實施例之該振盪器及待測電路之間連接一電
5 C:\Top World Patent & TM Office\P09045TW 201118392 阻。 本發明較佳實施例之該紐ϋ及待測之間 阻及一電感。 【實施方式】 為了充分瞭解本發明,於下謂例舉較佳實施例並配合 所附圖式作詳細說明,且其並非用以限定本發明。 本發明較佳實施例之内嵌於系統級封裂之被動元件測試 • 裝置可適當組裝於被動元件測試裳置或被動元件測試平台,但 其並非用以限定本發明之應用範圍。另外,本發明較佳實施例 之内嵌於級級封裝之被動元件測試裝置亦可組裝應用於其 它元件或待測電路之測試褒置,但其並非用以限定本發明之岸 用範圍。 第1圖揭示本發明第一較佳實施例之内般於系統級封裝 之被動it侧試裝置之架構示意圖;第2關示本發明第一較 Φ ㈣施例之内敢於系統級封裳之被動元件測試裝置及制電 ★ p Under test ’ CUT〕之架構示意圖;第3圖揭示本發明 "彳實〜例之内肷於系統級封裝之被動元件測試裝置及 ^^,接自動測試機〔_喊ie test equipment,鎖之 ’〜圖…曰示本發明第一較佳實施例結合於自動測試設 備之2術手段,但其並_崎定本發明之範圍。 />…苐1及2圖所示,本發明第一較佳實施例之内嵌 、、系4及封裝之被動几件測試袭置包含一振蓋器卜一計數器 r ί~· -*
6 C:\Top World Patent & TM Office\P09045TW 201118392 〔即計數單幻2及-控制電路3,且該振抑丨連接至一待 測電路,該待測電路包含一被動元件。該内欲於系統級封裝之 被動το件測試裝置用以測試該待測電路,但其並非用以限定本 發明之範圍。 晴再參照第1及2圖所示,本發明第—較佳實施例之該 振盪器1連接測試該被動元件,該被動元件位於該待測電路, 以便利用該振4器1之振盤訊號響應該被動元件。本發明較佳 鲁實施例之該振盪器1選自i型振盈器〔ring 〇sdllat〇r〕。本 發明較佳實施例之該麵紐II包含數個反相器,其為奇數個 反相态,且數個該反相器〔inverter〕10之間進行串接,但其 並非用以限定本發明之範圍。 睛再參照第1及2圖所示,本發明第一較佳實施例之該 计數為2連接至該振盪器丨’以便計數該振盪器丨之振盪訊號 之頻率。利用該計數器2計數該振盪頻率是否發生變化,以便 _ 判疋補^|彳電路及㈣元件是否正常。糊該減器I之振盈 訊號之頻率之正常或不正常可決定該被動元件之良品或不良 品,但其並非用以限定本發明之範圍。本發明較佳實施例之該 汁數單元選自一般計數器或等效計數單元。本發明較佳實施例 之°亥。十數器2為一非同步計數器〔aSynchronous c〇unter〕。 5月再參照第1及2圖所示,本發明第一較佳實施例之該 控制電路3採用一有限狀態機 〔Finite State Machine〕。請參 ’、、、第1、2及3圖所示,本發明第一較佳實施例之内嵌於系統
7 C:\Top World Patent & TM 〇ffice\P09045TW 201118392 級封裝之被動元件測試展置結合於一探針卡〔pr〇be card〕, 並連接一自動測試機’如第3圖所示。 6月再參照第2及3圖所示,該控制電路3只需提供開 〔ON〕與關〔GFF〕兩個動作’因此其只需要兩個狀態訊號 及一個重置〔reset〕訊號。每一次的測試皆經由職t訊號控 制’將4有限狀,錢之時脈〔dQek〕設定為測試所需時間, 經過-個聊之後’即送出—個_訊號至練盪器丨,以便 關閉該振盪器1。 請再參照第3圖所示,將該控制電路3之時脈訊號〔clk〕 及重置訊號〔_〕由自動測試機傳輸至探針卡,將該計數器 2之輸出〔counter 0utput〕訊號〔n〕自探針卡傳輸至自動測 試機。 請參照第4圖所示,本發明第二較佳實施例之内鼓於系 祕封裝之被動元件職裝置另包含—餘4。她於本發明 第-較佳實補’本翻第二較佳實施狀職盪器】及待測 電路之間連接該電阻4。 / %再參照第4圖所示,本發明第二較佳實補之内嵌於 糸統級封f之被動元件測試衫之其它_對應於第—較佳 實施例’於此併人參考,不轉細贅述。 月 > “、、第5圖所示,本發明第三較佳實施例之内嵌於系 驗封裝之被航件職裝置純含—餘4及-電感5。相 車乂於本發㈣—麵實關,本發明第三触實_之該振盈 Γ ··
8 C:Vr〇P worl<* Patent & TM Office\P〇9〇45TW 201118392 器i及待親樓_阻4纖5, 詳細贅述。 前述較佳實施罐舉例朗本發明及其技觸徵,該實 施例之技術仍可適當進行各種實質等效修飾及/或替換方式二 以實施;.因此,本發明之權利範圍須視後附申請專利範圍所界 定之範圍為準。
9 C:\Top World Patent & TM Office\P09045TW 201118392 【圖式簡單說明】 第1圖:本發明第-較佳實施例之内嵌於 被動元件測試裝置之架構示意圖。 、4、,及封裝之 第2圖··本發明第一較佳實施例之 被動元件測試裝置及待測電路〔CUT〕之級封裝之 第3圖··本發明第—較佳實施例之内嵌於 \ 試裝置及待測電路連接自動測試機〔:〕ί; 被動二===崎級封裝 第5圖:本發明笛:, 被動元件_錄㈣統級封裝 之 【主要元件符號說明】 1 2 3 4 振盛器 計數器 控制電路 電阻 電感 10 反相器
10 C:\Top World Patent & TM Office\P09045TW
Claims (1)
- 201118392 七、申請專利範圍: 卜-種内嵌於系統級封I之被動元件顧裝置,其包含: 一減器’其連接測試—待測電路,該待測電路包含一被 動元件,以制_振盪n之縫峨㈣該被動元件; 一計數單it,其連接至該振㈣,以便計數該振盈器之振 盪訊號之頻率;及 控制電路’其連接至該振盡器,以便控制該振篮器; • 其中利用該振盤器之振藍訊號之頻率之正常或不正常可決 定該被動元件之良品或不良品。 2、 依申請專利範圍第1項所述之内嵌㈣統級封裝之被動元 件測試裝置,其中該振i器選自一環型振盪器。 3、 依申請專利翻第丨項所述之内嵌於系統級封裝之被動元 件測試裝置’其中該環型缝器包含數個反相器,且數個該反 相器之間進行串接。 • 4、依申請專利範圍第3項所述之内嵌於系統級封裝之被動元 件測試裝置,其中該控制電路連接至數麵反相器之一。 5、 依申請專利細第i項所述之内嵌於純級封裝之被動元 件測試裝置,其中該計數單元選自一計數器。 6、 依申請專利範圍第5項所述之内嵌於系統級封裝之被動元 件測試裝置’其巾該計數H為—非同步計數器。 7、 依申請專概㈣1項所述之内嵌於彡統級縣之被動元 件測試裝置,其中該控制電路採用一有限狀態機。 r Π C:\Top World Patent & TM 〇ff,Ce\P09045TW 201118392 電阻 感 9、依申請專利翻第1項所述之岐於系統級封I之被動元 件測試裝置,其中該振盪器及待測電路之間連接—電阻及一電12 C:\Top World Patent & TM Office\P09045TW
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98139080A TWI439710B (zh) | 2009-11-18 | 2009-11-18 | 內嵌於系統級封裝之被動元件測試裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98139080A TWI439710B (zh) | 2009-11-18 | 2009-11-18 | 內嵌於系統級封裝之被動元件測試裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201118392A true TW201118392A (en) | 2011-06-01 |
TWI439710B TWI439710B (zh) | 2014-06-01 |
Family
ID=44935630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW98139080A TWI439710B (zh) | 2009-11-18 | 2009-11-18 | 內嵌於系統級封裝之被動元件測試裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI439710B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103650345A (zh) * | 2011-07-22 | 2014-03-19 | 辉达公司 | 部件分析系统及方法 |
US8952705B2 (en) | 2011-11-01 | 2015-02-10 | Nvidia Corporation | System and method for examining asymetric operations |
US9425772B2 (en) | 2011-07-27 | 2016-08-23 | Nvidia Corporation | Coupling resistance and capacitance analysis systems and methods |
US9448125B2 (en) | 2011-11-01 | 2016-09-20 | Nvidia Corporation | Determining on-chip voltage and temperature |
US9835684B2 (en) | 2013-02-08 | 2017-12-05 | Nvidia Corporation | In-circuit test structure for printed circuit board |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106814305B (zh) * | 2016-12-23 | 2019-06-04 | 北京时代民芯科技有限公司 | 一种基于片上嵌入式微系统的sip模块测试方法 |
-
2009
- 2009-11-18 TW TW98139080A patent/TWI439710B/zh not_active IP Right Cessation
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103650345A (zh) * | 2011-07-22 | 2014-03-19 | 辉达公司 | 部件分析系统及方法 |
TWI472781B (zh) * | 2011-07-22 | 2015-02-11 | Nvidia Corp | 元件分析的系統與方法 |
US9496853B2 (en) | 2011-07-22 | 2016-11-15 | Nvidia Corporation | Via resistance analysis systems and methods |
US9425772B2 (en) | 2011-07-27 | 2016-08-23 | Nvidia Corporation | Coupling resistance and capacitance analysis systems and methods |
US8952705B2 (en) | 2011-11-01 | 2015-02-10 | Nvidia Corporation | System and method for examining asymetric operations |
US9448125B2 (en) | 2011-11-01 | 2016-09-20 | Nvidia Corporation | Determining on-chip voltage and temperature |
US9835684B2 (en) | 2013-02-08 | 2017-12-05 | Nvidia Corporation | In-circuit test structure for printed circuit board |
Also Published As
Publication number | Publication date |
---|---|
TWI439710B (zh) | 2014-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201118392A (en) | Testing device for a passive component embedded in SIP | |
EP0856794A1 (en) | Method and apparatus for performing operative testing on an integrated circuit | |
TW322529B (en) | Multiple on-chip iddq monitors | |
TW200949970A (en) | Method and apparatus for interrogating electronic components | |
Noia et al. | Pre-bond probing of through-silicon vias in 3-D stacked ICs | |
TWI380035B (en) | Testing apparatus and testing method | |
TWI272394B (en) | Multi-function probe card | |
TW201000925A (en) | Test system, electronic device and test apparatus | |
Zhang et al. | Diagnostic tests for pre-bond TSV defects | |
Ibrahim et al. | iJTAG integration of complex digital embedded instruments | |
WO2012053063A1 (ja) | 集積回路および試験方法 | |
EP2093580B1 (en) | Supply current based testing of CMOS output stages | |
TW201038956A (en) | Probing system for integrated circuit device | |
US7688101B2 (en) | Semiconductor chip test apparatus and testing method | |
Kramer et al. | Utilization of a local grid of Mac OS X-based computers using Xgrid | |
McLaurin et al. | Applying IEEE Std 1838 to the 3DIC Design Trishul–A Case Study | |
CN208672790U (zh) | 继电保护测试仪检定装置 | |
US7078887B1 (en) | PLL loop filter capacitor test circuit and method for on chip testing of analog leakage of a circuit | |
CN101196542A (zh) | 一种测试电脑的实际使用功率的方法 | |
CN206193224U (zh) | 一种配变监测终端自动测试系统 | |
TW200300847A (en) | Impedance standard substrate and correction method for vector network analyzer | |
Nose et al. | A 0.016 mm $^{2} $, 2.4 GHz RF Signal Quality Measurement Macro for RF Test and Diagnosis | |
CN203949963U (zh) | 一种双钳数字相位伏安表 | |
Cauvet et al. | System-in-package, a combination of challenges and solutions | |
CN107621622A (zh) | 一种三相低压电能表现场检验仪 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |