TW201036152A - Shallow trench isolation regions in image sensors - Google Patents

Description

201036152 * 六、發明說明： 【發明所屬之技術領域】 本發明大致上係關於在數位相機及其他類型影像擷取裝 置中使用的影像感測器，且更特定言之係關於影像感測器 中的淺溝槽隔離區。 【先前技術】 電子影像感測器通常使用一像素陣列來擷取影像，其中 各像素包含一感光性光電偵測器以將入射光轉換成光生電 荷。淺溝槽隔離（STI)區通常係製造於相鄰的光電偵測器或 像素之間以隔離該等光電偵測器並減少串擾。圖丨係根據 先前技術的一像素之一部分的簡化橫截面圖。像素100包 含光電積測器102及STI區104。在圖，光電偵測器1〇2 係經組態為由電荷儲存區1 〇6及釘紮層i 〇8形成的釘紮式光 電二極體。一般而言，光電二極體將收集由p摻雜電荷儲 存區106與n摻雜區（例如，井或基板）114間之接面ιΐ2提供 的邊界區110中產生之電荷或到達該邊界區丨1〇處之電荷。 STI區1〇4係藉由於區丨14中蝕刻_溝槽並用一絕緣材料 填充该溝槽而製造。介於STI區1〇4與區114間之界面通 常為暗電流及點缺陷之來源。為減少暗電流及點缺陷，習 知藉由植入一種或多種n型摻雜物於溝槽之側壁及底部中 而鈍化界面116。舉例而言，一先前技術之鈍化技術在用 絕緣層填充該溝槽後執行兩個鈍化植入步驟。第一步驟將 一劑量的磷（例如，在250千電子伏特（keV)下3χ1〇η原子/ 平方公分）植入至溝槽之側壁及底部中，且第二步驟以相 144727.doc 201036152 對鬲能量（例如，400 keV)將一劑量的磷（例如，丨5xl〇u原 子/平方公分）植入至溝槽之側壁及底部。 、 遺憾的是，在影像感測器1〇〇的植入及隨後處理期間， 諸隔離區（可包含或不包含STI區1〇4)的植入之磷摻雜物橫 向延展至區114中及延展至光電偵測器1〇2的下方。摻雜物 的橫向延展可能對光電偵測器1〇2的收集量造成不利3 I。圖2係圖解說明根據先前技術之介於兩個植入隔離區 之間的一光電偵測器之摻雜等濃度線（c〇nt〇ur)的二維橫戴 〇 面圖。該等隔離區通常係佈置在離開圖1頁面之_橫截面 中的光電偵測器102之任一側上。等濃度線2〇〇描繪摻雜物 自鄰近於電荷儲存區106的諸STI區之延展。如所見，摻雜 物從邊等隔離區橫向延展並在電荷儲存區丨〇6下方合併。’、 圖3係圖1中之電荷儲存區1 〇6之例示性接面&空乏邊緣 的圖形視圖。在電荷儲存區1〇6之邊緣與區114之邊緣之間 幵:成接面112。空乏邊緣3〇〇表示空乏區"〇之邊緣。隔離 ◎ @中摻雜物之延展減少電荷儲存區1〇6之大小並產生—淺 二之區110。空乏區11〇之減少的大小亦減少在更長波長處 影像感測器之量子效率。 • 【發明内容】 • κ象感測11包含—成像區域，該成像區域包含複數個 、 其中各像素包含在一基板中形成的一感光電荷儲 存區亦在4基板中形成—個或多個淺溝槽隔離（STI)區。 4等STI區可在諸像素間、兩個或多個像素群之間或在該 象區域外升/成，以使該等像素與該影像感測器中之其他 144727.doc 201036152 電子組件相隔離。—鈍化植入區連續包圍該一個或多個 STI區中之各溝槽之側壁面及底面。各鈍化植入區之一部 分橫向鄰近-各自的電荷儲存區且存在於佈置於該各自電 荷儲存區與-各自溝槽隔離區間的—隔離間隙中及在另一 方向的光電偵測器之間。 藉由在該影像感測器上沈積及圖案化一光阻層以在待形 成-個或多個溝槽的部位形成開?L，而製造該一個或多個 STI區。在該基板中形成該或該等溝槽並使該影像感測器 退火。接著在各溝槽之該等側壁面及底面中以低能量植入 一種或多種摻雜物，而形成連續包圍各溝槽之該等側壁面 及底面的-鈍化植入區。在包含STI區之影像感測器中， 亦在光電债測器之間建立該鈍化植入區。在於各溝槽之該 等側壁面及底面中以低能量植人該或該等摻雜物之前或之 :廢可在各溝槽之該等側壁面及底面上方形成一氧化物襯 ::接者移除該光阻層並用一種絕緣材料填充該或該等 /曰在用-種絕緣材料填充該等溝槽後 測器上沈積另—光 心像③ 圖案化以覆盍將形成光電偵測器 的4位。接著可在該等 豕京甲之D亥等STI區、隔離區或FET £中植入一種或多種摻雜物。 發明之有利效用 本發明增加—I银· # 、刺 貞心之空乏區，藉此改良該光電偵 .,.^ 因此，本發明亦增加像素之量子效率並 減少鄰近像素間的像素對像 羊並 4b,T1K ^ 冬不対像素之串擾。且最終，本發明鈍 化STI界面以減少暗電 144727.doc 201036152 【實施方式】 在參考附圖後當能更佳理解本發明之實施例。諸圖式之 元件並不一定係相對於彼此按比例繪製。 除非内文另有明顯所指，否則本文遍及說明書及技術方 。「一」及「該」之 之含義包含「在... 案之以下術語賦有明確相關聯之含義 含義包含複數個參考物，「在之中」 ❹

之中」及「在...之上」。術語「連接」意為連接之物項間 的直接電連接或透過一個或多個被動或主動中間裝置的間 接連接。術語「電路」意為被連接在一起以提供一所要功 月b之主動或被動的單一組件或多數組件。術語「信號」意 為至少一電流、電壓或資料信號。 另外，諸如「在...之上」、「在上方」、「頂部」及「底 部」的指向性術語係參考所述（諸）圖之取向而使用。因為 本發明實施例之組件可以許多不同的取向定位，因而指向 性術語僅係用於說明目的而絕無限制之意。當結合一影像 感測器晶圓之諸層或對應影像感測器使用時，指向性術語 係欲作廣泛的解釋，且因此不應將其理解為排除存在一層 或多層介入層或其他介入的影像感測器特徵部或元件。因 此，如本文所述經形成在另一層之上或形成在另一層上方 的一給定層可經由一或多個額外層而與後一層分離。 且取終，術語「晶圓」及「基板」應理解為一基於半導 體的材料，包含（但不限於）石夕、絕緣體上覆邦OI)技術、 經摻雜與未摻料導體基板上形成之產晶層 或井區、及其他半導體結構。 144727.doc 201036152 考諸圖4所有圖中的類似元件符號指示相似部分。 圖係根據本發明一實施例之一影像榻取裝置的簡化方 塊圖。在圖4中影像操取裝置柳係實施為—數位相機。熟 悉此項技術者當明白數位相機僅為可利用合併本發明之影 像感測器的影像擷取裝置之一實例。諸如(例如)手機相機 及數位視訊攝錄像機的其他類型影像擷取裝置可搭配本發 明一起使用。 在數位相機400中，來自一主題場景之光4〇2輸入至一成 像台404上。成像台4〇4可包含諸如一透鏡、—中性密度渡 光器、一光圈及一快門的習知元件。光4〇2由成像台4〇4聚 焦以在影像感測器406上形成一影像。影像感測器4〇6藉由 將s亥入射光轉換為電信號而擷取一或多個影像。數位相機 400進一步包含處理器408、記憶體41〇、顯示器412及一或 多個額外的輸入/輸出（I/O)元件414。雖然在圖4之實施例 中，成像台404經展示為個別元件，但是其可與影像感測 器406整合，且可能與數位相機4〇〇的一或多個額外元件整 合以形成一輕便相機模組。 處理器408可實施為（例如）微處理器、中央處理單元 (CPU)、專用積體電路（ASIC)、數位信號處理器（DSP)或其 他處理裝置、或多個此種裝置之組合。成像台4〇4及影像 感測器406的多個元件可由從處理器408供應的時序信號或 其他信號控制。 記憶體410可組態成任意類型記憶體，諸如（例如）隨機 存取記憶體（RAM)、唯讀記憶體（rom)、快閃記憶體、磁 144727.doc 201036152 碟式記憶體、抽取式記憶體或其他類型的儲存元件的任意 組合。由影像感測器406操取的—給定影像可經由處理器 彻儲存在記憶體41〇中且呈現在顯示器412上。雖然可使 • 帛其他類型的顯示器’但顯示器412通常為—主動矩陣彩 色液晶顯示器（LCD)。額外的1/〇元件414可包含（例如）多種 • f幕上控制項、按鈕或其他使用者介面、網路介面或記憶 卡介面。 應明白圖4所示之數位相機可包括熟悉此項技術者熟知 0 "類型的額外元件或替代元件。本文未明確展示或描 述的元件可選自此項技術熟知的元件。如上所述，可以許 多種影像操取裝置實施本發明。又，本文中所述之實施例 的特定態樣可至少部分地以經—影像操取裝置的—或多個 處理元件執行之軟體形式實施，亦如熟悉此項技術者所明 白，此種軟體可以本文提供之教示給定的直接方式實施。 現參考圖5 ’其顯不根據本發明—實施例的圖4所示影像 感測器之簡化方塊圖。影像感測器楊通常包含形成一 〇 成像區域502的-像素陣列5。。。影像感測器彻進一步包 3行解碼器504、列解碼器5〇6、數位邏輯元件5〇8及類比 .或數位輸出電路510。在根據本發明的一實施例中，將影 像感測器406實施為一背後照明或正面照明互補金屬氧化 物半導體（CMOS)影像感測器。由此，可將行解碼器5〇4、 歹J解碼器506、數位邏輯元件5〇8及類比或數位輸出電路 5 10實施為電連接至成像區域$ 的標準cM〇s電子電路。 與成像區域502之取樣與讀出相關聯的功能性及對應影 144727.doc 201036152 像資料的處理可至少部分地以錯存於記憶體4ι〇内並唾處 理器408執行的軟體形式實施（參看圖4)。肖取樣盘讀出電 路之部分可配置於該影像感測器406外，或(舉例而言)於呈 有該成像區域之光電债測器及其他元件的一共同積體電路 上連同成像區域502—體地形成。熟悉此項技術者當明白 其他周邊電路組態或構造可根據本發明在其他實施例中實 施。 圖6係根據本發m施例巾之—第—像素結構的橫 截面圖。在圖6之實施例中，像素500係經實施為一p型金 屬氧化物半導體（PM0S)像素。根據本發明的其他實施例 可將像素500實施為具為熟悉此項技術者所明白的適當反 轉傳導類型的一η型金屬氧化物半導體（nM〇s)像素。 像素500包含收集並儲存回應於撞擊光電偵測器6〇2之光 所產生的電荷的光電偵測器6〇2。傳送閘極6〇4用於將光電 價測器602中之積聚電荷傳遞至電荷轉電壓轉換器6〇6。轉 換器606將電荷轉換成—電壓信號。源極隨耗電晶體6〇8緩 衝儲存於電荷轉電壓轉換器6〇6中之電壓信號。重設電晶 體606、610、612用於在像素讀出之前將電荷轉電壓轉換 器606重設成一已知電位。且電源供應電壓（vss)6i4用於 將電力供應至源極隨耦電晶體6〇8並在重設操作期間汲取 電荷轉電壓轉換器606的信號電荷。 光電偵測器602係經實施為由形成在n型井62〇内之n+釘 糸層616及p型電荷儲存區6丨8組成的釘紮式光電二極體。 井620係在p型磊晶層622内形成。磊晶層622係設置在p型 144727.doc 201036152 基板624上。 淺溝槽隔離（STI)區626係在諸像素間、或在兩個或更多 個像素群間形成，以使該等像素或像素群彼此隔離。在圖 6所示的實施例中’界面628存在於STI區626與釘紮層616 及井620之間。在根據本發明的另一實施例中，其中光電 债測器602經組態成一非釘紮式光電偵測器，界面628係存 在於STI區626與井620之間。且最終，在根據本發明的又 另一實施例中’界面628係建立在STI區626與磊晶層622或 〇 某些其他類型基板之間。 現參考圖7(A)至圖7(G) ’其顯示用於說明一種在根據本 發明之一實施例中製造淺溝槽隔離區之方法的一像素之一 部分的橫截面圖。圖7(A)展示在已完成許多初始CMOS製 造步驟後的像素之部分。在此階段之像素包含形成於基板 702上方的一絕緣層700。層7〇4係在絕緣層7〇〇上方形成。 在根據本發明的一實施例中，絕緣層7〇〇及層7〇4係分別經 組態成一氧化碎層及氣化砍層。 〇 接著在該影像感測器上方沈積並圖案化一光阻層706， 以在待形成STI區處形成開孔708(參看圖7(B))。盒狀塊7 i 〇 •表示最終將形成一光電偵測器的部位。然後，如圖7(C)所 示，蝕刻層704及700以匹配光阻706中之圖案。接著藉由 蝕刻開孔708中暴露的基板702而形成溝槽712(參看圖 7(D))。蝕刻溝槽712，以致在溝槽712與部位71〇間建立隔 離間隙714(由虛圓指示）。隔離間隙714係緊鄰於溝槽712且 未在仍待形成光電偵測器的電荷儲存區下方延伸。然後， I44727.doc 201036152 如圖7(E)所不，移除光阻706。接著在溝槽7〗2之側壁面及 底面上熱生長一層氧化物襯墊層716(參看圖7(F))並在該影 像感測器上執仃退火處理。該退火處理減少經由姓刻蟲晶 層7〇2以形成溝槽712及經由形成絕緣氧化物層716而引起 的任意有害結果。該退火使溝槽712之側壁面及底面變平 滑，減輕應力並減少沿溝槽712之側壁面及底面的懸鍵及 表面狀態。 接著以不同角度（由箭頭718所示）執行低能量鈍化植 入，以將摻雜物植入至溝槽712之側壁面及底面中。在生 長襯墊層716後執行此低能量鈍化植入可最小化摻雜物之 橫向延展。在根據本發明的一實施例中，在4〇 kev下將一 劑3：的砷（1.5x 1〇13個原子每平方公分）植入至溝槽712之側 壁面及底面中。此低能量植入沿溝槽712之側壁在隔離間 隙714中及沿溝槽712之底部在基板7〇2中形成鈍化植入區 720 〇 然後，如圖7(G)所示，移除層7〇4及絕緣層7〇〇。在該影 像感測器上方沈積諸如二氧化矽層的一絕緣層且將其選擇 性地移除，以致用絕緣材料填充溝槽712並形成STI區 722。雖然未在圖7中展示，但通常在執行後續處理之前生 長一氧化物。 接著沈積並圖案化光阻724以覆蓋隨後將形成—光電偵 測器的部位710及將不被包含於第二鈍化植入中的其他區 域。執行該第二鈍化植入（以箭頭726說明），以將摻雜物植 入在STI區722四周並植入至ST!區722中。僅舉實例而古， 144727.doc •12· 201036152 在根據本發明的一實施例中 執行，其中第一步驟J第—鈍化植入係分兩步驟 、 V驟為在130 keV下植入—念丨θ (1.2Χ1013個原子每平方公分 7 1的砷 .. J 弟一步驟為在140 keV下 植入一劑量的磷（5χ1〇12個原子每平方公分卜 接著移除光阻724，現e 6 士、你m β ^ 已疋成使用此項技術所熟知的傳 統製程製造影像感測器。舉例 ， 得 例而5先偵測器將藉由在基 板702中植入摻雜物而形成 ❿珉由於此萼製程係為熟知，所 以本文不再詳細描述其步驟。 Ο Ο 雖然圖7之實施例係經描述為將特定劑量的钟及磷植入 ^PMOS像素之該等溝槽之側壁面及底面中，但根據本 發明的貫施例並不限於此兩種特定的掺雜物或劑量。在根 據：發明的其他實施例中，可將-種或多種不同類型的η 型摻雜物或不同劑量值植入至溝槽之側壁面及底面中。或 者’對於-nMQS像素而言，如熟悉此項技術者所當明白 ㈣適當的傳導類型。由此，當用一種n型摻雜物摻雜電 何儲存區時，可將一種或多種ρ型摻雜物植入至該等溝槽 之側壁面及底面中。 曰 此外，根據本發明的其他實施例可包含額外或替代的製 造步驟。且可以不同次序執行圖7所示之—些製造步驟。 舉例而言’可在於溝槽712之側壁面及底面上形成氧化物 襯墊層716之前執行低能量植入。 圖8係繪示圖6所示之第一像素結構之推雜等濃度線的二 維橫截面圖。等濃度線800描繪距鈍化植入區72〇之恆定摻 雜密度線。可以看出，該等摻雜物環繞STI區722及隔離間 144727.doc •13· 201036152

隙714之側部。該等摻雜物亦延展至基板702中或環繞STI 區722之底部。但是，該等摻雜物未在電荷儲存區8⑽下方 明顯擴散。由該等摻雜物進入一光電偵測器之空乏區所引 起的此最小程度侵蝕打開該空乏區且增加該光電偵測器的 收集容量。 圖9係圖8中電荷儲存區8〇2之例示性接面及空乏邊緣的 圖形表示。在電街健存區8〇2之邊緣與一基板間形成接面 900。空乏邊緣902呈現空乏區904之邊界。電荷儲存區8〇2 及空乏區904二者在大小上比圖3所示之先前技術的電荷儲 存區106及空乏區300更大。如先前所討論，更大的電荷儲 存區802及空乏區904增加光電偵測器的收集容量。 此外，介於STI區722與基板702間的界面有效地被鈍 化’藉此減少暗電流。圖1〇係圖7中STI區722的—維摻雜 密度圖。此圖係向下穿過溝槽之中心。可以看出，在STI 區722之底部處的摻雜密度約為sxio1» cm·3至3x〗〇18 cm-3 (參看點1 000)。沿溝槽側壁之摻雜濃度係於此相同的數量 級。 現參考圖11，其顯示根據本發明一實施例之一第二像素 結構的橫截面圖。像素1100包含傳送閘極604、電荷轉電 壓轉換器606、源極隨麵電晶體608、重設電晶體600、610 及612、釘％層616、磊晶層622、基板624及結合圖6描述 的STI區626。在磊晶層622之一部分内形成埋入n型層 1102。在蠢晶層622之另一部分内形成ν型井11〇4、1106。 井1106係含於像素11 〇〇内且橫向鄰近並毗鄰光電偵測器 144727.doc 14 201036152 1108設置。 磊晶層622之區111 〇係定位在埋入層丨丨〇2、光電偵測器 1108、與井11 (Μ、11 〇6之間。在根據本發明的一實施例 中，該區1110之摻雜與磊晶層622之摻雜大體上相同。區 1110有效地產生p型電荷儲存區丨丨丨2在光電偵測器丨丨〇8中 ’ 的一「延伸」。此導致光電偵測器1108之更深的空乏深度 及更深的接面深度。 另外’當依照圖7所示之方法製造時，隔離區626具有被 Ο 有效鈍化的一界面628。存在由鈍化植入區摻雜物進入光 電偵測器1108之空乏區所引起的最小程度侵蝕。在根據本 發明的一替換實施例中，井1104、11〇6與埋入層11〇2毗鄰 且直接接觸。於2008年3月25日提出申請且題為ΓΑ Pixel Structure With A Photodetector Having An Extended Depletion Depth」之美國專利申請案第i2/〇54,5〇5號（該案以引用的方 式併入本文中）更詳細地描述圖i丨之像素結構及井丨丨〇4、 1106毗鄰埋入井1102的一替換像素結構。 ® 圖12係繪示結合圖11描述的替換第二像素結構之一摻雜 等濃度線的二維橫截面圖。在此實施例中，井丨丨〇4、丨丨〇6 與埋入層1102毗鄰且直接接觸。等濃度線i 2〇〇描繪摻雜物 自環繞STI區626之鈍化植入區之延展。可以看出，該等摻 雜物環繞STI區626之側部及底部。但是，該等摻雜物未在 電荷儲存區1112下方明顯延展。另外，區111〇(未在圖12中 展示）有效地產生電荷儲存區1112在光電偵測器1108中之 —延伸1202(1108及1112未在圖12中展示）。此延伸導致光 144727.doc •15· 201036152 電備測器1108之更深的空乏深度及更深的接面深度。 已參考根據本發明的特定實施例描述本發明。但是，應 明白此項技術之—般技術者可在不脫離本發明之範圍下實 現變更及修改。僅舉實例而言，一影像感測器可實施為一 CMOS影像感測器或一電荷耦合裝置（CCD)影像感測器。 可使用覆蓋基板的一塊體晶圓代替基板624及磊晶層622。 在根據本發明的其他實施例中，可使用替代結構或傳導類 型實施光電偵測器602(圖6)或光電偵測器11〇8(圖u)。在 根據本發明的另一實施例中，光電偵測器、1可實 施為形成在一P型基板之一η井中的一非釘紮式p型二極 體在根據本發明的另一實施例中，光電偵測器6〇2、 1108可包含形成在η型基板之一 ρ井中的一釘紮式或非釘紮 式η型二極體。且最終，雖然圖6及圖u中展示一種簡單的 非共用像素結構，然而根據本發明的另一實施例使用一種 用構。共用構造之一實例揭示於美國專利第6,1 655 號中。 ’ 另外，儘官本文已描述本發明之明確實施例然應注意 本申請案不限於此等實施例。特定言之，參考一實施例指 =的任意特徵若相容亦可使用在其他實施例中。且若相 谷’則不同實施例之特徵可互換。 【圖式簡單說明】 圖1係根據先前技術的-像素之-部分的簡化橫戴面 圖； 光電 圖2係繪示根據先前技術在 兩個植入隔離區間的一 144727.doc •16· 201036152 偵測器之摻雜等濃度線的二維橫截面圖； 圖係圖1之電荷儲存區110之例示性接面及空乏邊緣的 圖形表示； 圖4係根據本發明之一實施例中之-影像掏取裳置的簡 化方塊圖；

圖5係根據本發明 406之簡化方塊圖； 圖6係根據本發明 截面圖； 之一實施例中之圖4所示的影像感測器 之一實施例中之一第一像素結構的橫 圖7(A)至圖7⑹係用於㈣—種根據本發明之—實施例 製造淺溝槽隔離區之方法的一像素之—部分的橫截面圖； 所示之第—像素結構的掺雜等濃度線的二 維横截面圖； 圖=圖8之電荷儲存區802之例示性接面及空乏邊緣的 ❹ 圖10係圖7之STI區722的-維摻雜分佈 二像素結構的橫 圖11係根據本發明之一實施例中的一第 截面圖；及 圖12係繪示圖11所示之第 的二維橫截面圖。 二像素結構的 —摻雜等濃度線 【主要元件符號說明】 100 像素 102 光電偵測器 104 淺溝槽隔離（STI)區 144727.doc -17· 201036152 106 108 110 112 114 116 200 300 302 400 402 404 406 408 410 412 414 500 502 504 506 508 510 602 電荷儲存區 釘紮層 空乏區 接面 基板 界面 等濃度線 電何儲存區的接面 空乏區的邊緣 影像擷取裝置 光 成像台 影像感測器 處理器 記憶體 顯示器 其他輸入/輸出裝置 像素 成像區域 行解碼器 列解碼器 數位邏輯元件 類比或數位輸出電路 光電偵測器 144727.doc •18* 201036152 • 604 傳送閘極 606 電荷轉電壓轉換器 608 源極隨輛電晶體 610 重設電晶體的閘極 612 重設電晶體的源極/汲_基 ' 614 電源供應電壓 616 釘紮層 618 電荷儲存區 Ο 620 井 622 蟲晶層 624 基板 626 STI區 628 界面 700 絕緣層 702 基板 704 層 ❹ 706 光阻 708 開孔 . 710 待形成光電偵測器的部位 712 溝槽 714 隔離間隙 716 襯墊層 718 呈現掺雜物植入的箭頭 720 鈍化植入區 144727.doc -19- 201036152 722 STI區 724 光阻 726 呈現摻雜物植入的箭頭 800 等濃度線 802 電荷儲存區 900 電何儲存區的接面 902 空乏區的邊緣 904 空乏區 1000 界面處的摻雜物密度 1100 像素 1102 埋入層 1104 井 1106 井 1108 光電偵測器 1110 區 1112 電荷儲存區 1200 等濃度線 1202 電荷儲存區之延伸 144727.doc -20-

Claims (1)

1. 201036152 七、申請專利範圍： 1. 一種影像感測器，其包括： 一成像區域，該成像區域包含複數個像素且各像素包 含在一基板中形成的一電荷儲存區； 一個或多個形成於該基板中的溝槽隔離區，其中各溝 槽隔離區包含具側壁面及一底面的一溝槽；及

   一鈍化植入區，其連續包圍各溝槽隔離區之該等側壁 面及底面，其中僅於設置在該各自電荷儲存區與—各2 溝槽隔離區間的一隔離間隙區中存在橫向鄰近—各自電 何儲存區的各鈍化植人區之_部分，i其在肖電荷储存 區下方大體上不存在。 2. 如明求項1之影像感測器，其進一步包括設置在各像素 中的一個或多個電子組件。 3. 如請求項1或請求項2之影像感測器，其進一步包括設置 在該成像區域外側且電連接至該成像區域的一個或 電子组件。 4.如請求項1至3中任一項之影像感測器，其進一步包括在 電荷儲存區上方形成以形成一釘紮式光電二極體的— 釘紮層。 5. 一種影像擷取裝置，其包括： 衫像感測器，該影像感測器包括： —成像區域，該成像區域包含複數個像素且各像素 匕3在—基板中形成的一電荷儲存區； 個或多個形成於該基板中的溝槽隔離區，其中各 144727.doc 201036152 溝槽隔離區包含具側壁面及一底面的一溝槽；及 一鈍化植入區，其連續包圍各溝槽隔離區之該等侧 壁面及底面，其中僅於設置在該各自電荷儲存區與— 各自溝槽隔離區間的一隔離間隙區中存在橫向鄰近— 各自電荷儲存區的各鈍化植入區之一部分，且其在該 電荷儲存區下方大體上不存在。 6· 一種製造具有複數個像素之影像感測器的方法，其中各 像素包含在一基板中形成的一電荷儲存區，該方法包 括： 一在忒基板中形成一個或多個溝槽隔離區，其中各溝槽 隔離區包含具側壁面及-底面的一溝槽； 使該影像感測器退火； 溝槽隔離區之該等側壁面及纟自中以低能量植入 Λ種或多種摻雜物，以形成連續包圍各溝槽隔離區之該 面及底面的—純化植人區’其中僅於設置在該各 4 =存區與各自溝槽隔離區間的一隔離間隙區中 二在橫向鄰近~各自電荷健存區的各純化植人區之一部 刀且其在該電荷儲存區下方大體上不存在；及

   用-種絕緣材料填充該一個或多個溝槽隔離區。 如請求項6 $古、+ ^ ' /、進一步包括在用該絕緣材料填充 β哀一個或多、、接 / 冓槽隔離區後在該等溝槽隔離區中植入一 種或多種摻雜物。 8. I44727.doc 201036152 及底面令之前，在該等溝 方形成一氧化物層。 匕之該荨側壁及底部上 •如明求項6或凊求項7之方法，其 多種捧雜物以低能量植入至各溝样二括在將-種或 及底面中之後，在該等溝槽隔離；之該等：：等'壁面 方开》成一氧化物層。 V 土及底部上 1〇.如^項6至9# —項之方法，其進-步包括.

   3J ^ * — 固/冓槽隔離區之前，A兮 於像感測器上方形在遺 圖案化該第一光阻層，以在 一個或多钿、亥第—先阻層中待形成該 個次多個溝槽隔離區的部位建立。 11.如請求項10之方法，其進一 * ^ . 栝在用—種絕緣材料填 =個或多個溝槽隔離區之前移除該第—光阻層。、 =面方法’其中在各溝槽隔離區之該等侧壁面 及底面以低能量植人-種或多種摻雜物包括通過該第一 光：層中之該等開孔將一種或多種摻雜物以低能量植入 =槽隔離區之該等側壁面及底面，而形成連續包圍 各溝槽隔離區之該等侧壁面及底面的一鈍化植入區。 13.如請求項11之方法，其進一步包括： 在該影像感測器上方形成一第二光阻層；及. 圖案化該第二光阻層以覆蓋待形成該等電荷儲存區的 部位。 144727.doc