TW201025544A - Chip having TSV's, its forming method and a chip stack utilizing the chip - Google Patents

Chip having TSV's, its forming method and a chip stack utilizing the chip Download PDF

Info

Publication number
TW201025544A
TW201025544A TW097149046A TW97149046A TW201025544A TW 201025544 A TW201025544 A TW 201025544A TW 097149046 A TW097149046 A TW 097149046A TW 97149046 A TW97149046 A TW 97149046A TW 201025544 A TW201025544 A TW 201025544A
Authority
TW
Taiwan
Prior art keywords
wafer
opening
holes
bumps
patent application
Prior art date
Application number
TW097149046A
Other languages
English (en)
Other versions
TWI420643B (zh
Inventor
Ming-Yao Chen
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to TW097149046A priority Critical patent/TWI420643B/zh
Publication of TW201025544A publication Critical patent/TW201025544A/zh
Application granted granted Critical
Publication of TWI420643B publication Critical patent/TWI420643B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13005Structure
    • H01L2224/13009Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13025Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

201025544 六、發明說明: 【發明所屬之技術領域】 本發明係有關於半導體裝置,特別係有關於一種具有 矽穿孔之晶片結構、形成方法以及使用該晶片結構之堆 叠構造。 【先前技術】 在半導體產業中,半導體封裝構造的生產,主要分為 _ 二個階段:晶圓的製造、晶片結構的形成以及晶片結構 的封裝等。其中,晶片結構之形成係使一空白晶圓經過 電路設計、電路製作以及切割晶圓等步驟而完成。而晶 片結構與其他元件之間的電性連接方式通常採用打線方 式或是凸塊接合。由於電子產品朝向輕薄短小化與高密 度積體電路發展已成為現今趨勢。為了增加或擴充產品 之功能或記憶體容量,通常會在一封裝構造内堆疊多個 晶片結構。為了電性連接兩或多個堆疊之晶片結構,通 ® 常會使用具有凸塊之晶片結構作覆晶接合,使堆叠晶片 結構之間的高度可低於採用打線方式之堆疊晶片結構之 間的高度。一般而言,凸塊係形成於晶片結構之主動表 面並為銲料材質,在回焊時會形成球狀,然在焊接或高 溫環境下時銲料凸塊會有擴散性或是在熱環循的應力累 積下而產生斷裂,造成電氣訊號傳遞失敗。此外,由於 晶片結構與晶片結構之間的接合係藉由球形之鮮料凸 塊,故難以達到微間距凸塊配置,也無法在受限的封裝 厚度中堆疊更多的晶片結構。 3 201025544 【發明内容】 為了解決上述之問題,太 ^ « 發月之主要目的係在於提供 一種具有矽穿孔之晶片 月結構’藉以增加柱狀凸塊之固荖 強度與較佳的銲料咬合之胜 又口之特性,以避免凸塊脫落或斷裂。 本發明之次—目的係在於提供一種具㈣穿孔之晶 片結構,能避免銲料在晶片主動面之擴散污染,進而達
成在晶片堆疊間隙中能採用以銲料接合的微間距凸塊配 置,以降低製造成本。 本發明之另一目的係在於提供一種具有矽穿孔之晶 片結構’可維持多顆晶片結構在以覆晶接合進行堆疊時 之水平度,以達到高品質與高密度晶片堆疊。 本發明的目的及解決其技術問題是採用以下技術方 案來實現的。本發明揭示一種具有矽穿孔之晶片結構, 主要包含一晶片本體、兩個或兩個以上貫穿孔以及兩個 或兩個以上柱狀凸塊。該晶片本體係具有一第一表面與 一第二表面。該些貫穿孔係貫穿由該晶片本體之該第一 表面至該第二表面,每一貫穿孔係具有一位於該第一表 面之第一開口、一位於該第二表面之第二開口以及一位 於該第一開口與該第二開口之間之縮口,其中該縮口係 小於該第一開口並且小於該第二開口。該些柱狀凸塊以 對準該些貫穿孔的方式卡接於該晶片本體,每一柱狀凸 塊係具有一第一端面與一第二端面,其中該些柱狀凸塊 係突出於該第一表面,以使該些第一端面係遠離對應之 該第一開口,並且該些柱狀凸塊係延伸經過對應之該些 201025544 縮口,以使該些第二端面係鄰近但不超過對應之該第二 開口。本發明還揭示前述的晶片結構之形成方法。一 本發明的目的及解決其技術問題還可採用以下技術 措施進一步實現。 在前述的晶片結構中,該些貫穿孔由該第一開口與該 第一開口至該縮口之侧壁係可為傾斜以使該些貫穿孔 為沙漏狀。 在前述的曰曰片結構中,可另包含複數個銲料,係接合 w 於該些第一端面。 在前述的晶片結構中,該第二端面係可介於該縮口與 該第二開口之間。 在月』it的b曰片結構中,該第二端面係可對齊於該第二 開口。 在前述的晶片結構中,該些柱狀凸塊之材質係可為可 電鑛形成之金屬。 ❿ 在前述的晶片結構中,該第一表面係可為一主動表 面。 本發明還揭示使用前述的晶片結構之堆疊構造’主要 包含複數個前述的晶片結構以及一基板,藉由該些貫穿 孔垂直對準的方式,該些晶片結構係堆疊設置於該基板 之一上表面。 由以上技術方案可以看出,本發明之具有矽穿孔之晶 片結構、形成方法以及使用該晶片結構之堆疊構造,具 有以下優點與功效: 201025544 一、 可藉由晶片貫穿孔之特殊設計以及貫穿孔與柱狀凸 塊之間的特定卡接組合作為其中一技術手段,能使 得柱狀凸塊能卡接於晶片本體,增加柱狀凸塊之固 著強度與較佳的銲料咬合之特性,以避免凸塊由晶 片本體產生脫落或斷裂。 二、 可藉由柱狀凸塊之兩端面於晶片本體之形成位置作 為其中一技術手段,能避免銲料在晶片主動面之擴 _ 散污染,進而達成在晶片堆疊間隙中能採用以銲料 接合的微間距凸塊配置,以降低製造成本。 二、可藉由柱狀凸塊之突出部分用以限定堆疊晶片結構 之間的間隙作為其中一技術手段,故可控制晶片結 構在堆疊時之水平度,並達到高密度晶片堆疊與較 佳的封裝品質。 四、可藉由多個堆疊之晶片結構之特定結合方式作為其 中一技術手段,能在多顆晶片結構之間形成等高之 鲁 應力阻傳界面’解決因晶片結構與封裝材料之間熱 膨脹係數差異所產生應力集中之問題。 【實施方式】 以下將配合所附圖示詳細說明本發明之實施例,然應 注意的是,該些圖示均為簡化之示意圖,僅以示意方法 來說明本發明之基本架構或實施方法,故僅顯示與本案 有關之元件與組合關係,圖中所顯示之元件並非以實際 實施之數目、形狀、尺寸做等比例燴製,某些尺寸比例 與其他相關尺寸比例或已誇張或是簡化處理,以提供更 201025544 清楚的描述。實際實施之數目、形狀及尺寸比例為一種 選置性之設計’詳細之元件佈局可能更為複雜。 依據本發明之第一具體實施例,一種具有矽穿孔之晶 片結構舉例說明於第1圖之截面示意圖。該晶片結構1〇〇 主要包含一晶片本體110、兩個或兩個以上貫穿孔12〇 以及兩個或兩個以上柱狀凸塊130。該晶片本體110係 具有一第一表面111與一第二表面112。通常該晶片本 體110係由一晶圓(圖中未繪出)分割而成的,其形狀係 ❿ 為矩形粒塊或方形粒塊,其材質係為半導體。在本實施 例中,該第一表面111係可為一主動表面,該第二表面 112則為一背面。在此所指「主動表面」係為在晶圓製 程中用以形成所需的積體電路元件之表面。較佳地,該 第二表面112係是不薄化而使該晶片本體11〇之厚度保 持在一般晶圓切割後之晶片厚度,約在釐米等級,例如 0.1至10釐米(mm),常見厚度約為1釐米。 φ 請參閱第1圖所示,該些貫穿孔120係貫穿由該晶片 本體110之該第一表面111至該第二表面該些貫 穿孔120之形成係可採用可調整孔徑之特殊機械鑽孔、 雷射或蝕刻技術完成。每一貫穿孔丨2〇係具有一位於該 第一表面111之第一開口 121、一位於該第二表面112 之第二開口 122以及一位於該第一開口 121與該第二開 口 122之間之縮口 123,其中該縮口 123係小於該第一 開口 12 1並且小於該第二開口 i22,以構成固定凸塊之 卡榫結構。而該第一開口 121之孔徑大小係相當於該些 201025544 貫穿孔120佔去該第一表面111之面積,該第二開口 122 之孔徑大小係相當於該些貫穿孔120佔去該第二表面 112之面積。該第—開口 m係可與該第二開口 122具 有相同孔桎。在本實施例中’該些貫穿孔12 0由該第一 開口 121與該第二開口 122至該縮口 123之側壁係可為 傾斜,以使該些貫穿孔12〇為沙漏狀。上述之侧壁係可 以可調焦距之雷射鑽孔或是非等向性蝕刻(anis〇tr〇pic etching)方式達成。 ® 請參閱第1圖所示,藉由該些貫穿孔12〇的形狀,該 些柱狀凸塊130以對準該些貫穿孔12〇的方式卡接於該 晶片本體110〇該些柱狀凸塊130係作為該晶片結構1〇〇 對外堆疊連接之電極。每一柱狀凸塊13〇係具有一第一 端面131與一第二端面132。每一柱狀凸塊13〇之該第 一端面131與該第二端面132係可互為平行向。其中, 該些柱狀凸塊130係突出於該第一表面m,以使該些 ❷ 第一端面131係遠離對應之該第一開口 12卜也就是說, 該些柱狀凸塊130之該些第一端面131至該晶片本鱧no 之該第一表面111之距離為該些柱狀凸塊13〇之突出高 度。該些柱狀凸塊130係延伸經過對應之該些縮口 123, 以使該些第二端面13 2係鄰近但不超過對應之該第二開 口 122。也就是說’該些柱狀凸塊130之該些第二端面 132至該晶片本體110之該第一表面hi之距離為該政 柱狀凸塊130之欲埋深度。在本實施例中,該第二端面 132係可介於該縮口 123與該第二開口 122之間,即形 201025544 成為凹入電極,具有收容銲料以防止擴散污染乞功效。 該些柱狀凸塊130之材質係可為可電鍍形成之金屬。在 本實施例中,該些柱狀凸塊130之材質係可為銅以發 揮間隙維持之作用並具有低成本優勢。較佳地,每一貫 穿孔120之侧壁係可形成有一金屬層124,可沉積形成, 以增加對該些柱狀凸塊130的固著力並作為電鍍種子 層。該金屬層124係可選用於銅、鎳金、錫、錄把金、 錫鉛、銀、錫鉍之其中之一。 請參閱第1圖所示,在本實施例中,該晶片結構1〇〇 可另包含複數個銲料140,係接合於該些第一端面131, 故與該第一表面U1有一高度差,不會直接污染到該晶 片本體110。該晶片結構1〇〇係可藉由該些鮮料對 外電性連接至一基板20或另一晶片結構1〇〇(如第3圖 所示)。 由上述可知,可利用該些縮口 123之設計能在每一貫 φ 穿孔丨2〇内形成孔徑收斂之變化,能使形成在該些貫穿 孔120内之該些柱狀凸塊130卡接於該晶片本體11〇。 進一步結合該些柱狀凸塊130局部嵌埋之組合方式,達 到增加該些柱狀凸塊130之固著強度與提供較佳的銲料 咬合之特性,以避免凸塊脫落或斷裂。其次,可藉由該 些柱狀凸塊130之兩端面131與132於該晶片本體u〇 之形成位置,能避免該些銲料140在晶片主動面之擴散 污染,巧而達成在晶片堆疊間隙中能採用以銲料接合的 微間距凸塊配置,以降低製造成本。此外,由於些柱狀 201025544 凸塊130之突出部分可維持晶片結構ι〇0在堆疊時之水 平度’故能達到高品質與高密度晶片堆疊。 本發明進一步說明前述晶片結構100之形成方法例 舉說明於第2A至2G圖之方法中元件截面示意圖。 首先’請參閱第2A圖所示,提供上述之晶片本髏 110’該晶片本體110係具有一第一表面U1與一第二表 面112。該晶片本體11〇可形成於一晶圓中。 接著,請參閱第2B圖所示,針對每一晶片本體110 鑽設兩個或兩個以上貫穿孔12〇,該些貫穿孔120係貫 穿由該晶片本體110之該第一表面111至該第二表面 112。每一貫穿孔120係具有一位於該第一表面U1之第 一開口 121、一位於該第二表面112之第二開口 122以 及一位於該第一開口 121與該第二開口 122之間之縮口 123,其中該縮口 123係小於該第一開口 121並且小於該 第二開口 122。在本實施例中,該些貫穿孔120由該第 —開口 12 1與該第二開口 122至該縮口 123之側壁係可 為傾斜’其形成方法係可選自於旋轉雷射光之切割、散 聚焦雷射光調整之切割及蝕刻不足之其中之一。在錢設 該些貫穿孔120後,利用無電電鍍或氣相沉積技術,使 一金屬層124形成於該些貫穿孔120之側壁,並在該晶 片本體110之該第一表面111形成電鍍種子層125,以 利於進行後續之電鍍製程。 之後’設置兩個或兩個以上柱狀凸塊130,以對準該 些貫穿孔120的方式卡接於該晶片本體11〇 ^該些柱狀 10 201025544
凸塊130之細部形成過程請參閱第2C至2f圖。在本實 施例中’該些柱狀^13〇m步驟係可包含一道雙 面電鍛步驟㈣2D圖所示),並在該雙面電鍍步驟中形 成該些第二端面132。請參閱第2(:及2D圖所示,在該 雙面電鍍步驟中令一第一乾膜“覆蓋該第一表面1U並 予以圖案化,令一第二乾膜12覆蓋該第二表面112並予 以圖案化。具體而言’請參閱第2(:圖所示在形成該 些貫穿孔120之後以及形成該些第二端面132之前先 貼覆該第一乾膜11於該晶片本體11〇之該第一表面 111,並覆蓋該電鍍種子層125,並貼覆該第二乾膜12 於該晶片本體110之該第二表面U2。並採用曝光顯影 技術’以圖案化該第一乾膜li與該第二乾膜已圖 案化之該第一乾膜11具有複數個孔洞13,係顯露該些 第一開口 121,已圖案化之該第二乾膜12具有複數個孔 洞14 ’係顯露該些第二開口 ι22,再進行雙面電鍍。請 再參閱第2D圖所示’在雙面電鍍過程方式,形成複數 個電鍍金屬133(即構成該些柱狀凸塊13〇之一部位)於 該些貫穿孔120内。在本實施例中,該些電鍍金屬133 係半填滿該些貫穿孔120 ’特別是阻塞了該些縮口 ι23, 其中所形成之該些第二端面132係介於該些縮口 123與 該第二開口 122之間。 在本實施例中’該些柱狀凸塊130之設置步驟係可包 含一道單面電鍍步驟(如第2E圖所示)’並在該單面電錢 步驟中形成該些第一端面131«該單面電鍍步驟係執行 201025544 在該雙面電鍍步驟之後。請參閲第2E圖所示,該第一乾 膜11與該第二乾膜12更使用於該單面電鐘步驟中,並 且該單面電锻步驟中令光阻劑15預先填入於該已圖案 化第二乾膜12之孔洞14’以覆蓋該些顯露之第二端面 132。請參閱第2D及2E圖所示,在該些電鍵金屬 上持續進行電鍍,以構成該些柱狀凸塊丨3〇並形成該些 第一端面131,故該些枉狀凸塊13〇能突出於該第一表 面111。之後,去除該第一乾膜U與該第二乾膜12。如 ❹ 第2F圖所示,去除之後能顯露該些柱狀凸塊13〇突出於 該第一表面ill之側壁以及該些第二端面132,以完成 該些柱狀凸塊130之設置步驟。此外,在該些柱狀凸塊 130之設置步驟之後,另包含一蝕刻步驟,以除去在第 一表面111上之該電鍍種子層125,以製得如第2G圖所 示之結構。在本實施例中,該方法可另包含一步驟,形 成複數個銲料140於該些第一端面131 (如第i圖所示), φ 以作為對外電性接合之媒介。 本發明還揭示使用前述的晶片結構1〇〇之堆叠構造 舉例說明於第3圖之截面示意圖。該堆叠構造主要包含 複數個前述的晶片結構100以及一基板2〇。該基板2〇 係具有一上表面21以及一相對之下表面22,其中該上 表面21係設有複數個接墊23 ^藉由該些貫穿孔12〇垂 直對準的方式’該些晶片結構100係堆疊設置於該基板 2〇之該上表面21之上。具體而言,位於最下方之晶片 結構100係以該些柱狀凸塊130之該些第一端面131朝 12 201025544 向該基板20之該上表面21之方式表面接合於該基板2〇 上,利用該些銲料140連接該些柱狀凸塊130與該些接 墊23,以使位於下方之晶片結構丨〇〇與該基板電性 互連。堆疊在下方晶片結構1〇〇之上的其餘晶片結構1〇〇 係可為同向堆疊,藉由該些銲料14〇達到晶片結構1 〇〇 之間的電性互連,其中該些銲料140可更填入凹入狀之 該些第二端面132。在本實施例中,該堆疊構造可另包 β 含有一封膠體3〇,係形成於該基板20之該上表面21, 以密封該些晶片結構1〇(^較佳地,該封膠體3〇更填入 該些晶片結構1 00之間的間隙’並配合該些柱狀凸塊130 之突出部作為間隙維持,以在該些晶片結構1 00之間形 成等高之應力阻傳界面之技術手段之一,能解決因該些 晶片結構100與封裝材料(封膠體3 〇)之間熱膨脹係數差 異所產生應力集中之問題。此外,該堆疊構造可另包含 有複數個外接端子4〇’係接合於該基板2〇之該下表面 _ 22 ’以供該堆疊構造接合至一外部印刷電路板(圖中未繪 出)。 由上述可知,利用該些晶片結構1〇〇之該些柱狀凸塊 13〇之設計以及在堆疊時位於上方之晶片結構1〇〇之該 些銲料140能嵌藏於位於下方之晶片結構ι〇〇之該些貫 穿孔120内’能有效接合上、下晶片結構ι〇〇並增加咬 〇度。更可藉由該些柱狀凸塊13〇之突出部分用以限定 堆叠晶片結構1 〇〇之間的間隙,並使在晶片接合時能仍 可維持堆疊晶片結構1 〇〇之間的間隙,故可控制該晶片 13 201025544 結構100在堆疊時之水平度 較佳的封裝品質。 ,並達到高密度晶片堆疊與 依據本發明之第二具體訾淪你丨,x _ 、髖實施例,另一種具有矽穿孔之
晶片結構舉例說明於第4圖之截面示意圖。該晶片結構 200所包含之主要元件係與第一具體實施例的晶片本體 "〇一、貫穿孔12〇以及柱狀凸塊13〇大致為相肖故以相 同元件符號標示之。每一貫穿孔12〇係具有一位於該第 一表面111之第一開口 121、一位於該第二表面112之 第二開口 122以及一縮口 123。該些縮口 123係位於該 些第一開口 121與該些第二開口 122之間,其中該些縮 口 123係小於該些第一開口 121與該些第二開口 ι22。 該些柱狀凸塊130以對準該些貫穿孔12〇的方式卡接於 該晶片本體110。每一柱狀凸塊130係具有一第一端面 131與一第,一端面132’其中該些柱狀凸塊130係突出於 該第一表面111,並且該些柱狀凸塊130係延伸經過對 應之該些縮口 123。在本實施例中,該第二端面132係 可對齊於該第二開口 122。請參閱第4圖所示,該些柱 狀凸塊130之該些第一端面131係可形成有複數個銲料 1 40,以供對外電性連接至一基板20或另一晶片結構 2 00(如第6圖所示)。因此,能增加該些柱狀凸塊130之 固著強度與較佳的銲料咬合之特性,並能避免銲料在晶 片主動面之擴散污染,進而達成在晶片堆疊間隙中能採 用以銲料接合的微間距凸塊配置。 本發明進一步說明前述晶片結構2〇〇之形成方法例 14 201025544 舉說明於第5A至5G圖之方法中元件戴面示意圖。該晶 片結構200之形成方法所包含之主要步驟係與第一具體 實施例的主要步驟大致為相同’例如提供晶片本體、鑽 設貫穿孔以及設置柱狀凸塊等等。 首先’請參閱第5A圖所示’提供該晶片本體u〇e 接著,請參閱第5B圖所示,鐵設該些貫穿孔120。並在 鑽設該些貫穿孔120之後,可形成一金屬層124以及一 電鍍種子層22 5’其中該金屬層丨24係形成於該些貫穿 孔120内。在本實施例中,該電鍍種子層225係可形成 於該晶片本體110之該第二表面112。 之後’設置兩個或兩個以上柱狀凸塊130,以對準該 些貫穿孔120的方式卡接於該晶片本體11〇。其中,該 些柱狀凸塊130之形成方式請參閱第5c至5F圖。在本 實施例中,該些柱狀凸塊130之設置步驟係可包含一道 雙面電鍍步驟(如第5C及5D圖所示)與一道單面電鐘步 驟(如第5E圖所示)。 請參閱第5C圖所示’在形成該些電鑛金屬133之 前,可先在該雙面電鍍步驟中令一第一乾膜11覆蓋該第 一表面111並予以圖案化’令一第二乾膜12覆蓋該第二 表面11 2並予以圖案化。在本實施例中,該第二乾膜【2 係可覆蓋該電鍍種子層225。 在該雙面電鍍步驟中形成複數個電鍍金屬133及該 些第二端面132。在本實施例中,該些電鍍金屬133係 填滿該些貫穿孔120,以使該些第二端面132係對齊於 15 201025544 該第二開口 122。在該單面電鍍步驟中形成該些第一端 面 1 3 1 〇 接著,請參閱第5E圖所示,進行該單面電鍍步驟, 該第一乾膜11與該第二乾膜12更可使用於該單面電鍍 步驟中’該單面電鍍步驟中可先令光阻劑15填塞於該已 圖案化第二乾膜12之孔洞丨4。接著,請參閱第5F圖所 示,去除殘留於該晶片本體11〇之該第一乾膜11與該第 二乾膜12’以完成該些柱狀凸塊130之設置步驟。 接著,請參閱第5G囷所示,在該些柱狀凸塊130之 設置步驟之後,進行一蝕刻步驟,以除去在第二表面112 上之該電鍍種子層225❶由於該電鍍種子層225之位置 變化’在蝕刻步驟中不會影響該些柱狀凸塊130之突出 高度。 本發明還揭示使用前述的晶片結構200之堆疊構造 例舉說明於第6圖之截面示意圖。該堆疊構造主要包含 ❷ 複數個晶片結構200以及一基板20,並藉由該些貫穿孔 120垂直對準的方式,該些晶片結構2〇〇係堆疊設置於 該基板20之一上表面21。在本實施例中,該些晶片結 構200係以該些柱狀凸塊;13〇之該些第二端面132朝向 該基板20之該上表面21之方式作同向堆疊。具體而言, 位於最下方之晶片結構200之該些第二端面132係結合 於該基板20之複數個接墊23。該些晶片結構200之間 則係藉由該些銲料140連接該些柱狀凸塊130,以達到 電性連接。該基板20之該上表面21係可形成有一封膠 16 201025544 體3〇,用以密封該些晶片結構200。該基板20之一下表 面22係可接合有複數個外接端子4〇,以供對外接合。 以上所述,僅是本發明的較佳實施例而已,並非對本 發明作任何形式上的限制,雖然本發明已以較佳實施例 ::如上’然而並非用以限定本發明,任何熟悉本項 ❹ _·圍内,所作的任何簡單 内。 巧仍屬於本發明的技術範圍 【圖式簡單說明】 第1圖.為依據本發明之第一百遍 、艘實施例的一種具肴# 穿孔之晶片結構之截 種具有石夕 ,必、固。 第2A至2G圖:為依據本發明之第 结槿A报出士、·! 具體實施例的晶片 結構在形成方法中的元件 乃 第3圖··為依據本發明之 面不意圖。 用於堆疊構造之截、,實施例的晶片結構應 戴面不意圖0 第4圖:為依據本發明之 -穿孔之晶片結構:截具:實施例的另-種具有 第5A至5G圓:為依據本發:意圓。 結構在形成方法令_ 一具體實施例的晶片 第6圖··為依據本發明之第的7^哉面示意圏。 用於堆昼構造之*體實施例的晶片結構應 【主要元件符號說明】 丁意阖。 11第一乾膜 12筮 13孔洞 14二乾膜 15 光阻劑 14孔洞 17 201025544 20 基板 21 上表面 22 下表面 23 接墊 30 封膠體 40 外接端子 100 晶片結構 110 晶片本體 111 第一表面 112 第二表面 120 貫穿孔 121 第一開口 122 第二開口 123 縮口 124 金屬層 125 電鍍種子層 130 柱狀凸塊 131 第一端面 132 第二端面 133 電鍍金屬 140 銲料 200 晶片結構 225 電鍍種子層
參 18

Claims (1)

  1. 201025544 七、申請專利範圍·· 1、一種具有矽穿孔之晶片結構,包含: 一晶片本體’係具有一第一表面與一第二表面; 兩個或兩個以上貫穿孔,係貫穿由該晶片本體之該 第一表面至該第二表面,每一貫穿孔係具有一位 於該第一表面之第一開口、一位於該第二表面之 第二開口以及一位於該第一開口與該第二開口之 間之縮口,其中該縮口係小於該第一開口並且小 g 於該第二開口;以及 雨個或兩個以上柱狀凸塊,以對準該些貫穿孔的方 式卡接於該晶片本體,每一柱狀凸塊係具有一第 /端面與一第二端面,其中該些柱狀凸塊係突出 於該第一表面,以使該些第一端面係遠離對應之 該第一開口,並且該些柱狀凸塊係延伸經過對應 之該些縮口’以使該些第二端面係鄰近但不超過 對應之該第二開口。 Φ 2、根據申請專利範圍第1項之具有矽穿孔之晶片結 構’其中該些貫穿孔由該第一開口與該第二開口至 該縮口之側壁係為傾斜,以使該些貫穿孔為沙漏狀。 3、 根攄申請專利範圍第1項之具有矽穿孔之晶片結 搆,另包含複數個銲料,係形成於該些第一端面。 4、 根據申請專利範圍第1項之具有矽穿孔之晶片結 構’其中該第二端面係介於該縮口與該第二開口之 間0 19 201025544 卜根據申請專利範圍第1項之具有發穿孔之晶片結 構’其中該第二端面係對齊於該第二開口。 6、 根據申請專利範圍帛1項之具有矽穿孔之晶片結 構,其中該些柱狀凸塊之材質係為可電鍍形成之金 屬。 7、 根據申請專利範圍帛i項之具有矽穿孔之晶片結 構’其中該第一表面係為一主動表面。 藝 8 種具有矽穿孔之晶片結構之形成方法,包含以下 步驟: 提供一晶片本體,係具有一第一表面與一第二表面; 鑽設兩個或兩個以上貫穿孔,係貫穿由該晶片本體 之該第一表面至該第二表面,每一貫穿孔係具有 一位於該第一表面之第一開口、一位於該第二表 面之第二開口以及一位於該第一開口與該第二開 口之間之縮口,其中該縮口係小於該第一開口並 ❹ 且小於該第二開口;以及 設置兩個或兩個以上柱狀凸塊,以對準該些貫穿孔 的方式卡接於該晶片本體,每一柱狀凸塊係具有 一第一端面與一第一端面,其中該些柱狀凸塊係 突出於該第一表面’以使該些第一端面係遠離對 應之該第一開口,並且該些柱狀凸塊係延伸經過 對應之該些縮口,以使該些第二端面係鄰近但不 , 超過對應之該第二開口。 9、根據申請專利範圍第8項之具有矽穿孔之晶片結構 20 201025544 之形成方法,其中該些貫穿孔由該第一開口與該第 一開口至該縮口之側壁係為傾斜,以使該些貫穿孔 為沙漏狀。 ίο、根據申請專利範圍第9項之具有矽穿孔之晶片結 構之形成方法,其中前述傾斜侧壁之形成方法係選 自於旋轉雷射光之切割、散聚焦雷射光調整之切割 及#刻不足之其中之一。 11、 根據申請專利範圍f 9項之具有#穿孔之晶片結構 之形成方法,另包含:形成複數個銲料於該些第一 端面。 12、 根據申If專利範圍帛9項之具有%穿孔之晶片結 構之形成方法,其中該些柱狀凸塊之材質係為可電 鍍形成之金屬。 13、 根據申請專利範圍第12項之具有矽穿孔之晶片結 構之形成方法,其中該些柱狀凸塊之設置步驟係包 ❿ 含一道雙面電锻步驟與一道單面電鍍步驊,在該雙 面電鍍步驟中形成該些第二端面,在該單面電鍍步 驟中形成該些第一端面。 14、 根據申請專利範圍第13項之具有矽穿孔之晶片結 構之形成方法,其中在該雙面電鍍步驟中令一第一 乾膜覆蓋該第一表面並予以圖案化,令一第二乾膜 覆蓋該第二表面並予以圖案化,並且該第一乾膜與 該第二乾膜更使用於該單面電鍍步驟中該單面電 鍍步驟中令光阻劑填入於該已圖案化第二乾膜之複 21 201025544 數個顯露該些第二端面之孔洞。 u、根據申請專利範圍第9項之具有矽穿 構之形成方法,其中該第一表面係為— i6、根據申請專利範圍第9或15項之具有 片結構之形成方法,其中在該些柱狀凸 驟之後,另包含一蝕刻步驟,以除去在 之一電鍍種子層。 φ 17、一種堆疊構造,包含複數個如申請專 項所述之具有矽穿孔之晶片結構以及一 該些貫穿孔垂直對準的方式,該些晶片 設置於該基板之一上表面 18、 根據申請專利範圍第17項之堆疊構造 一封膠體’係形成於該基板之該上表面 些晶片結構。 19、 根據申請專利範圍第18項之堆疊構造 蟾 膠體更填入該些晶片結構之間的間陈。 20、 根據申請專利範圍第17項之堆疊構造 複數個外接端子,係接合於該基板之一 孔之晶片結 主動表面。 矽穿孔之晶 塊之設置步 第一表面上 利範圍第1 基板,藉由 結構係堆疊 ’另包含有 ’以密封該 ’其中該封 ’另包含有 下表面。 22
TW097149046A 2008-12-16 2008-12-16 具有矽穿孔之晶片結構、形成方法以及使用該晶片結構之堆疊構造 TWI420643B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW097149046A TWI420643B (zh) 2008-12-16 2008-12-16 具有矽穿孔之晶片結構、形成方法以及使用該晶片結構之堆疊構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097149046A TWI420643B (zh) 2008-12-16 2008-12-16 具有矽穿孔之晶片結構、形成方法以及使用該晶片結構之堆疊構造

Publications (2)

Publication Number Publication Date
TW201025544A true TW201025544A (en) 2010-07-01
TWI420643B TWI420643B (zh) 2013-12-21

Family

ID=44852647

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097149046A TWI420643B (zh) 2008-12-16 2008-12-16 具有矽穿孔之晶片結構、形成方法以及使用該晶片結構之堆疊構造

Country Status (1)

Country Link
TW (1) TWI420643B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014067288A1 (zh) * 2012-10-30 2014-05-08 中国科学院上海微系统与信息技术研究所 一种圆片级穿硅通孔tsv的制作方法
US8912448B2 (en) 2012-11-30 2014-12-16 Industrial Technology Research Institute Stress relief structure
US9406578B2 (en) 2014-03-07 2016-08-02 Xintec Inc. Chip package having extended depression for electrical connection and method of manufacturing the same
CN105830213A (zh) * 2013-12-20 2016-08-03 高通股份有限公司 包括凸块区域中的改善型通孔焊盘放置的基板
TWI550800B (zh) * 2013-11-11 2016-09-21 力成科技股份有限公司 具強固型晶背凸塊之矽穿孔結構

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
TWI235019B (en) * 2004-07-27 2005-06-21 Unimicron Technology Corp Process of conductive column and circuit board with conductive column
KR100884238B1 (ko) * 2006-05-22 2009-02-17 삼성전자주식회사 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014067288A1 (zh) * 2012-10-30 2014-05-08 中国科学院上海微系统与信息技术研究所 一种圆片级穿硅通孔tsv的制作方法
US8912448B2 (en) 2012-11-30 2014-12-16 Industrial Technology Research Institute Stress relief structure
TWI550800B (zh) * 2013-11-11 2016-09-21 力成科技股份有限公司 具強固型晶背凸塊之矽穿孔結構
CN105830213A (zh) * 2013-12-20 2016-08-03 高通股份有限公司 包括凸块区域中的改善型通孔焊盘放置的基板
US9466578B2 (en) 2013-12-20 2016-10-11 Qualcomm Incorporated Substrate comprising improved via pad placement in bump area
CN105830213B (zh) * 2013-12-20 2019-09-10 高通股份有限公司 包括凸块区域中的改善型通孔焊盘放置的基板
US9406578B2 (en) 2014-03-07 2016-08-02 Xintec Inc. Chip package having extended depression for electrical connection and method of manufacturing the same
TWI560829B (en) * 2014-03-07 2016-12-01 Xintec Inc Chip package and method thereof

Also Published As

Publication number Publication date
TWI420643B (zh) 2013-12-21

Similar Documents

Publication Publication Date Title
US9818713B2 (en) Structures and methods for low temperature bonding using nanoparticles
TWI573224B (zh) 堆疊晶粒積體電路裝置及製造方法
US9013037B2 (en) Semiconductor package with improved pillar bump process and structure
TWI476888B (zh) 嵌埋穿孔中介層之封裝基板及其製法
EP2555240B1 (en) Packaging substrate having embedded interposer and fabrication method thereof
JP5222459B2 (ja) 半導体チップの製造方法、マルチチップパッケージ
JP5714026B2 (ja) 半田拡散保護を伴う半導体チップデバイス
US9761513B2 (en) Method of fabricating three dimensional integrated circuit
TWI495051B (zh) 無核心層之封裝基板及其製法
KR102011175B1 (ko) 플립칩 적층을 위한 방법
TWI596680B (zh) 具有打線接合互連的低熱膨脹係數部件
TWI399843B (zh) 半導體裝置與其製造方法
TWI605557B (zh) 電子封裝件及其製法與基板結構
TWI544599B (zh) 封裝結構之製法
JP2009506572A (ja) 相互接続構造を含むマイクロフィーチャ組立品およびそのような相互接続構造を形成するための方法
TWI587458B (zh) 電子封裝件及其製法與基板結構
TW201640590A (zh) 電子封裝件及其製法
TWI247371B (en) Semiconductor package and method for manufacturing the same
TW201133708A (en) Vias and conductive routing layers in semiconductor substrates
JP2013021058A (ja) 半導体装置の製造方法
TW201025544A (en) Chip having TSV's, its forming method and a chip stack utilizing the chip
TWI822659B (zh) 用於低溫接合的結構和方法
JP5338572B2 (ja) 半導体装置の製造方法
US20200303213A1 (en) Method of fabricating semiconductor package structure
KR101109053B1 (ko) 관통 비아홀이 형성된 웨이퍼 및 이에 대한 적층방법