TW201020789A

TW201020789A - Apparatus and method for buffer management for a memory

Info

Publication number: TW201020789A
Application number: TW098103808A
Authority: TW
Inventors: Kuo-Lung Chien; Ching-Wen Hsueh
Original assignee: Mediatek Inc
Priority date: 2008-11-25
Filing date: 2009-02-06
Publication date: 2010-06-01
Also published as: CN101739366B; TWI411918B; US20100131722A1; CN101739366A; US8433859B2

Description

201020789 I 六、發明說明：【發明所屬之技術領域】本發明有關於記憶體(memory)，更特別地，係有關於記憶體的緩衝區管理(buffer management)。【先前技術】記憶體是電子系統的常用組件(component)。具有記憶體的電子系統可包含多個需存取(access)記憶體的組件裝置。然而，記憶體一次只能服務一個組件裝置的一個存取請求。因此’當電子系統的多個組件裝置在同一時間請求存取記憶體時，則需要緩衝區管理裝置來處置(handle)多個組件裝置對記憶體的存取請求。第1圖為具有習用緩衝區管理裝置104的電子系統 100的方塊示意圖。除緩衝區管理裝置1〇4之外，電子系統100還包含多個電路區塊102a〜 102n、記憶體控制器⑽ 和記憶體108。電路區塊·〜1()2n分別連接於電 100的多個組件裝置，並且當組件裝置转取記憶體刚時，相應的電路區塊產生發送至緩衝區管理裝置1〇4的t 取請求信號(Req)。存取請求信號包含請求模式資零咖子和將要寫人記憶體⑽的資__，其中請求模式資訊) 指示存取請求的類型，例如讀取請求、寫人請求、位元組讀取請求、位元”人請求、料讀取請求或遮罩寫入請求0 緩衝區管理襄置刚包括一仲裁器112、一模電路114矛口一位址產生器116。當仲裁器ιΐ2在同一時間 0758-A33265TWF;MTKI-07-219 4 201020789 從電路區塊1〇2a〜102n接收到多個存器112從多個電路區塊1〇2a〜1〇2 一就時’仲裁 (〇wner)以發送存取請求信號至記憶n 個持有者後’仲裁n 1U發送-授~1 ^ 在選擇持有者電路區塊其存取=已)至持有者，以通知該儲存由持有與。接著’模式鎖存電路1H 储存由持有者發相存取請求的請求 4 後，根據仲裁器112選擇的持#| δ ( ode)。然 ⑴的請求m者㈣祕料鎖存電路八犋武貝Λ位址產生器116產 (Addr)，其中位址資訊可指示由持有貝訊在選擇持有者後，仲裁器112產生 === 的持有者的持有者資訊。並且，根據由持有取凊求握彳眘邻，佔共怒^课田符有者產生的請求中i求類型資π奸產生請求類型資訊(RecHype)，其二請求的類型，例如讀取請求或形成包含持有者資訊、請求類型資訊、寫資料(Odata)和位址資訊的記憶體存取請參該記憶體存取請求信號傳輸至記憶體控制器106v、 Μ憶體控制_廳根據記憶體存取請求信號存 m鹰，產生一記憶體響應信號以響應該記憶體存取明求#號。在一實施例中，記憶體響應信號包括位址問賦能信號(Ale)、來自記憶體控制器1〇6的資料問賦能信號陶、根據記憶體存取請求信號自記憶體1〇8讀取的資料 (齡）。㈣_能_砂财者财位址已存取過，並請求-新位址。資料閃賦能信號通知持有者現有資料已輸出給持有者。接者’仲裁器112把位址閃賦能信號、資料問賦能信 0758-A33265TWF;MTKI-07-219 5 201020789 號和讀出資料作為存取響應信號轉送給從多個電路 102a〜H)2n選擇出的持有者。電路區塊發送—位址增= 號(Ptr-inc)至位址產生器116，以遞增位址資訊的位址。ς 一存取請求信號請求的所有位址均已存取後，仲裁器田發送位址閂完成信號(Ale_last)以通知持有者。當一存取i = 求信號請求的所有資料均已自記憶體1Q8讀出後 = 112發送資料閂完成信號(Dle_last)以通知持有者。在現有持有者的所有存取請求完成後，仲裁器112從其他電路區 ❿塊l〇2a〜102η中選擇能夠存取記憶體1〇8的下一個持二者，並且下一個持有者重覆相同的記憶體存取程序。緩衝區管理裝置104藉由模式鎖存電路114和位址產生器116產生位址資訊(Addr)。如果存取記憶體的電路區塊可獨立產生位址資訊，則模式鎖存電路114和位址產生器116可從緩衝區管理裝置1〇4中刪除(omit)。參考第2圖，第2圖為具有另一個習用緩衝區管理裝置204的電子系統200的方塊示意圖。多個電路區塊2〇2a ® 〜202n直接產生存取請求，其中存取請求包含請求類型資訊(Req-type)、寫入資料(Odata)和存取位址(Addr)。在仲裁器212從電路區塊202a〜202η中選擇記憶體208的一持有者後，仲裁器212直接將由持有者產生的請求類型資訊、寫入資料和存取位址作為記憶體存取信號轉送給記憶體控制器206。因此，在如第2圖所示的緩衝區管理裝置2(Η 中，不存在模式鎖存電路114和位址產生器116。隨著電子系統的發展，對記憶體的帶寬需求正逐漸増. 加。然而，為了獲得更高的帶寬，需犧牲一些性能（例如 0758-A33265TWF;MTKI-07-219 6 201020789 晶片面積或者電力消耗）來適應時序要徑（timing critical path)。因此，需要一作為記憶體和組件電路間接口介面的緩衝區管理裝置來解決此問題。【發明内容】由於在現有技術中對電子系統的記憶體帶寬需求逐漸增加，而為了獲得更高的帶寬，需犧牲晶片面積或者電力消耗等性能來適應時序要徑，有鑒於此，本發明的目的 φ 之一是提供一種緩衝區管理裝置及記憶體的緩衝區管理方法。本發明提供一種緩衝區管理裝置，耦接於一記憶體和存取該記憶體的多個電路區塊間，其中該緩衝區管理裝置包括：一仲裁器，從該電路區塊中為多個緩衝區選擇多個持有者，傳送該多個持有者產生的多個存取請求信號至相應的緩衝區，並傳送由該相應緩衝區獲取到的多個存取響應信號至該多個持有者以回應該多個存取請求信號；該多 © 個緩衝區，緩衝由該多個持有者產生的該多個存取請求信號，並且緩衝發送至該多個持有者的該多個存取響應信號；以及一多工器，交替從該多個緩衝區獲取該多個存取請求信號，以產生一記憶體存取信號，發送該記憶體存取信號至該記憶體的一記憶體控制器，接收由該記憶體控制器產生的一記憶體響應信號以回應該記憶體存取信號，將該記憶體響應信號作為該多個存取響應信號分配至該多個緩衝區。 . 本發明另提供一種記憶體的緩衝區管理方法，其中多 0758-A33265TWF;MTKI-07-219 7 201020789 個電路區塊請求存取該記憶體，該方法包括：為多個緩衝區，該電路區塊中選擇多個持有者；由該多個緩衝區緩衝該多個持有者產生的多個存取請求信號；交替的自該多個緩衝區獲取該多個存取請求信號，以產生一傳送至該記憶體的一記憶體控制器的記憶體存取信號；在接收一記憶體響應信號後，將該記顏響應㈣作為多個存取響應信號分配至該多個緩衝區’其中該記憶體響應信號係為回應該記憶體存取信號而由該記憶體控制器產生；由該緩衝區緩衝該夕個存取響應信號；以及從該多個緩衝區獲取該多個存取響應㈣，傳送該多個存取響應信號至該多個持有者以回應該多個存取請求信號。本發明另提供-種緩衝區管理裝置，輕接於一記憶體和存取該記憶體的多個電路區塊間，其中該緩衝區管理裝置包括：-仲裁器，從該多個電路區塊中為一緩衝區的多個導管選擇多個持有者，傳送該多個持有者產生的多個存〇取請求信號至該減的導管，並傳送自該相應導管獲取到的^個存取響應信號至該多個持有者以回應該多個存取請求信號；該緩衝區，包括該多個導管，其中每個由該相應持有者產生的該多個存取請求信號，並且緩衝= 送至該相應持有者的該多個存取響應信號；以及一多工器’交替從該緩衝區的該多個I管獲取該多個存取請求信號以產生-記憶體存取信號，發送該記憶體存取信號至該3己憶體的-記憶體控制器，接收由該記億體控制器產生的一記憶體響應信號以回應該記憶體存取信號，將該記憶體響應#號作為該多個存取響應信號分配至該多個導管。 0758-A33265TWF;MTKI-07-219 〇 201020789 利用本發明可以更有效的使用緩衝區，減少緩衝區的數目、晶片面積和電力消輕肖耗並且藉由高操作頻率，本發明可增加記憶體的資料帶寬以改㈣統效能。【實施方式】讓本發明之目的、特徵、及優點能更明顯易懂，，牛較佳實施例做詳細之說明。實施例係為說明本發 ❹

:之用’並非用以限制本發明。本發明的保護範圍以所附申請專利範圍為準。 /第3圖為根據本發明具有緩衝區管理裝置綱的電子系統300的方塊示意圖。除了緩衝區管理裝置外，電 ^系統300還包含多個電路區塊3咖〜逝n、記憶體控制器306和s己憶體308。δ己憶體3〇8和記憶體控制器3〇6的操作，率比電路區塊3G2a〜3G2n的操作頻率高。總體上來說，同頻的範圍為低頻的一到兩倍。在一實施例中高頻為低頻的兩倍。因此，與第1圖中的緩衝區管理裝置1〇4 相比，緩衝區管理裝置304具有介面的區別性特征，該介面耦接(couple)於具有不同的操作頻率的記憶體3〇8和電路區塊302a〜302η之間。緩衝區管理裝置304包含仲裁器312、兩個模式鎖存電路314和315、兩個位址產生器316和317、兩個緩衝區 320和330以及多工器340。仲裁器312操作頻率為低頻，多工器340操作頻率為高頻。當電路區塊3〇2a〜3〇2n需存取記憶體308時’電路區塊.302a〜302η發送存取請求(Req) 至仲裁器312。在一實施例中，存取請求包含請求模式資 0758-A332 65TWF;MTKI-07-2 29 9 201020789 =M〇de)和寫入資料(〇data)，其中請求模式資訊可指示該存取凊求為讀取請求或寫人請求。以本實施例巾具有兩個模式的兩個持有者為例，當仲裁器312在同—時間從電路區塊302a〜3〇2n接收到多個存取請求時，根; 302a〜3〇2n的優*級別，仲裁器312從電路區塊雇〜篇中為兩個緩衝區320和330選擇兩個發送存取請求的持有者。每個持有者專用於緩衝區320和330的其^之一，、且從電路區塊302a〜302η中選擇的兩個持有者可以是相同的電路區塊，也可以是不同的電路區塊。在選擇緩衝區32〇和33〇的持有者後，件裁器扣發送授與信號(Gnt)至兩㈣有者’以通知電路區塊其存求已得到授與。接著’模式鎖存電路314#〇 315分別由兩個持有者發送的存取請求的請求模式資訊(Μ_。然後，根據儲存於模式鎖存電路314和315的請求模式資訊、位址產生器316和317分別產生位址資訊（Addri°和參

Addr2)’其中位址資訊可分別指示由兩個持憶體位址。卞％ «^己、在選擇每個緩衝區320和330的持有者後，仲裁器312 分別產生持有者資訊(Owner 1和Owner2)，持有者資訊八別指示發送存取請求的持有者。並且，根據由兩個持有^ 生的請求模式資訊(M〇de)，仲裁器312也產生請求類訊(Req-typel和Req_type2)’其中請求類型資訊可指示存請求為讀取請求或寫人請求。因此，可形成相應 ^ 322的第一持有者的第一存取請求信號並傳輸至緩^ 320’以及形成相應於緩衝器332的第二持有者的第二存: 0758-A33265TWF；MTKI-〇7-219 1〇 201020789 請求信號並傳輸至緩衝器330,其中第一存取請求信號包含持有者資訊(Ownerl)、請求類型資訊(Req-typel)、寫入資料(Odatal)和位址資訊(Addrl)，第二存取請求信號包含持有者資訊(0wner2)、請求類型資訊(Req_type2)、寫入資料（Odata2)和位址資訊(Addr2)。緩衝區320包括第一組件緩衝區322以及第二組件緩衝區324 ’緩衝區330亦包括第一組件緩衝區332以及第二組件緩衝區334。在一實施例中，第一組件緩衝區322 ❹和332以及第一組件緩衝區324和334均為先進先出（FIFO) 環緩衝區（ring buffer)。第一組件緩衝區322和332分別緩衝第一持有者的第一存取請求信號和第二持有者的第二存取請求信號。例如，第一組件緩衝區322儲存第一持有者的由第一存取請求^號所運載的持有者資訊 (Ownerl)、請求類型資訊(Req_typel)、寫入資料（〇datal) 和存取位址(Addrl)，第二組件緩衝區332儲存第二持有者的由第二存取請求信號所運載的持有者資訊(〇wner2)、請 ❹求類型資訊（Req-type2)、寫入資料（〇data2)和存取位址 (Addr2)。接著，多工器340分別從組件緩衝區322和332獲取 (retrieve)第-存取請求信號和第二存取請求信號。^多工器340交替選擇第-存取請求信號和第二存取請求信號作為記憶體存取信號，並以高頻將記憶體存取俨麥記憶體控制器306。舉例來說，包含儲存於第^件緩衝區322的持有者資訊(〇wnerl)、請求類型資訊(Req娜川、寫入資料(Odatal)和存取位址（Addrl)的第一存取請求信 0758-A33265TWF;MTKI-07-219 n 201020789 號首先作為記憶體存取信號被傳送至記憶體控制器306。在記憶體控制器306完全接收關於第一存取請求信號的記憶體存取信號後，第二存取請求信號（包括Owner2, Req-type2，Odata2，及Addr2)作為記憶體存取信號被傳送至記憶體控制器306。

第一存取請求信號和第二存取請求信號的資料以低頻傳送至第一組件緩衝區322和332。當多工器340的操作頻率比普通架構的頻率高時，電子系統3〇〇的操作帶寬將近似線性的增加。記憶體控制器306根據該記憶體存取信號存取記憶體 308，並且產生高頻記憶體響應信號以響應記憶體存取信號。在一實施例中，記憶體響應信號包括從記憶體3〇8導出的讀出資料(Idata)，和自記憶體控制器3〇6導出的位址閂賦能(Ale)資訊及資料閂賦能(Dle)資訊。在多工器34〇自記憶體控制器306接收到記憶體響應信號後，多工器34〇以高頻交替將該記憶體響應信號分配至緩衝區32〇和 330,作為第-存取響應信號和第二存取響應信號。第一存取響應信號儲存在緩衝區32G的第二組件似中，第二存取響應信號儲存在緩衝器33〇的第二組件緩衝區 334中在f施例中，第一存取響應信號和第二存取響應信號包括㈣記憶體存取請求信號由記憶體控制器遍自|己憶體308獲取的讀出資料⑽⑷和恤叫。接著仲裁器312自第二組件緩衝區324和334中獲 :存”應信號’並將存取響應信號以低頻傳送至持有因…、個電路區绳可能是緩衝區320或緩衝區330的 0758-A33265TWF;MTKI-07-219 12 201020789 持有者，電路區塊302a〜302η可接收自緩衝區32〇獲取的讀出資料（Idatal)或自緩衝區33〇獲取的讀出資料 (Idata2)。如果一電路區塊同時是缓衝區32〇和緩衝區33〇的持有者，則該電路區塊同時接收讀出資料和 Idata2) ° 並且，當現行位址已經過存取，仲裁器312產生一位址閂信號(Alel/Ale2)以向持有者請求新位址。當現行資料已輸出給持有者，仲裁器312產生一資料閂信號(Dlel/Dle2) • 以通知持有者。當存取請求信號請求的所有位址已經存取時，仲裁器312發送位址閂完成信號(八16_1狀1;1/入16_1加2)，以通知持有者。當存取請求信號請求的所有資料已經自第二組件緩衝區324或334讀出時，仲裁器312發送資料閂完成信號(Dle-lastl/Dle-last2)，以通知持有者。如果存取記憶體的電路區塊302a〜302n可獨立產生位址資訊，則模式鎖存電路314和315以及位址產生器316 和317可從緩衝區管理裝置304中刪除。瘳參考第4圖，第4圖為根據本發明具有另一個緩衝區管理裝置404的電子系統400的方塊示意圖。多個電路區塊402a〜402η直接產生存取請求(Req)，其中存取請求包含請求類型資訊(Req-type)、寫入資料（〇data)和存取位址 (Addr)。在仲裁器412從電路區塊4〇2a〜4〇2n中選擇緩衝區420和430的持有者後，仲裁器412直接將由持有者產生的請求類型資訊(Req-type)、寫入資料(〇data)和存取位址 (Addr)轉送給緩衝區420和430。在如第4圖所韦的緩衝區管理裝置404中，不存在模式鎖存電路314和314以及位〇758-A33265TWF;MTKI-07-219 13 201020789 址產生器316和317,其中第4圖所示的第一組件緩衝區 422和432、第二組件缓衝區424和434、多工器44〇及; 憶體控制器406與第3圖中類似。。 ° Ο

s己憶體308和408的高頻受限於低頻一到兩倍的範圍。當記憶體的高頻高於存取記憶體電路區塊的低頻的兩倍時，第3圖和第4圖所示的緩衝區管理裝置3〇4和4〇4 的架構可以延伸形成-新的介於電路區塊和記憶體間的緩衝區管理裝置。舉例來說’當記憶體操作高頻為電路區塊低頻的Ν倍時（即，該高頻除以該低頻等於Ν)，新的緩衝區管理裝置包括繾個緩衝區，其中緩衝區的數目Μ值為不小於商數(quotient )Ν的最小整數。在一實施例中，新的缓衝區管理裝㈣包括Μ個模式鎖存電路和職位址產生 0 參考第5圖’第5圖為根據本發明具有另一緩衝區管理裝置504的電子系統的方塊示意圖。緩衝區管理震置504包括仲裁n 512、一包括多個導管552a〜552m的緩衝區550和多工器54〇。除了緩衝區55〇夕卜，緩衝區管理裝置504與第4圖所示的緩衝區管理裝置糊相似。多個電路區塊502a〜熟請求存取記憶體並發送存取請求㈣Reqi〜Reqn至緩衝區管理裝置5〇4的仲裁器512。在 -實施例中，存取請求信號Reqi〜Reqn與第3圖和第4圖所示的存取請求信號相同。接著，仲裁器512自電路區塊 502a〜502n中為緩衝區55〇的導管552a〜552m選擇多個持有者：並且將持有者產生的存取請求信號㈣〜〜傳送至相應的導管552a〜552m。〇758-A33265TWF;MTKI.〇7-219 14 201020789 導管552a〜552m的操作與第4圖所示的緩衝區422 和432相似，並且緩衝由相應的持有者產生的存取請求信號Reqa〜Reqm。接者，多工器540交替的自緩衝區550的導管552a〜552m中獲取存取請求信號Reqa〜Reqm以產生記憶體存取信號MA，並發送該記憶體存取信號MA至記憶體508的s己憶體控制器506。記憶體控制器506接著根據記憶體存取信號MA自記憶體508中獲取實料，以產生記憶體響應乜號MR。在多工器540接收到由記憶體控制 Φ 器產生的§己憶體響應信號mr後，多工器540將記惊體響應信號MR作為存取響應信號Repa〜Repm分配至導管 552a〜552m。接著，緩衝區550的導管552a〜552m緩衝存取響應信號Repa〜Repm。在一實施例中，存取響應信號Repa〜 Repm與第3圖和第4圖中的記憶體響應信號相同，其中記憶體響應彳&號包括讀出資料(idata)、位址閂賦能(Ale)資訊和資料閂賦能(Die)資訊。仲裁器512接著自導管552&〜 ❹552m中獲取存取響應㈣Repa〜Repm，並將存取響應信號Repa〜Repm作為存取響應信號Repi〜Repn傳送至持有者502a〜502η以回應存取請求信號Reqi〜Reqn。在一實施例中，記憶體508和記憶體控制器5〇6操作頻率為高頻，電路區塊502a〜502η操作頻率為低頻。多工器54〇發送記憶體存取信號ΜΑ至記憶體控制器5〇6，並且以高頻自記憶體控制器506接收記憶體響應信號MR，仲裁器512自電路區塊502a〜502η接收存取請求信號㈣广尺％，並且以低頻傳送存取響應信號、〜咖至電路區塊黯〜 0758-A33265TWF;MTKI-07-219 201020789 502η 衝區’本㈣亦提供-種記憶想的緩憶趙的緩衝區管理:::】=求;，咖，記多個電路區塊中選擇多’^個_區從該多個持有者產生的多個::::信:該;=區，衝區獲取該多個存取請求信號，以產生緩的一記憶脸制器的記㈣存取信號；在2該 =個=憶體響應信號作為多個存取響= 響=信號;以及從=多個緩衝區獲取該多婦取響杨说’傳送該多個存取響應信者以回應該多個存取請求信號。 h個持有本發明提供的一種緩衝區管理裝置，介面連接多個電路區塊和-記憶體，其中存取記憶體的電路區塊操作頻率為低頻，記憶體操作頻率為高頻。藉由這些實施例，可以更㈣的使用緩衝區，減少缓衝區的數目、晶片面積和電力消耗。並且藉由高操作頻率，可增加記憶體的以改進系統效能。妒莧 —雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範_，當可作料之更動與潤飾，口此本發明之保幾範圍當視後附之申請專利範圍所界定者為準。 0758-A33265TWF;MTKI-〇7-219 16 201020789 【圖式簡單說明】第1圖為具有習用緩衝區管理裝置的電子系統的方塊示意圖；第2圖為具有另一個習用緩衝區管理裝置的電子系統的方塊示意圖；第3a、3b圖為根據本發明具有缓衝區管理裝置的電子系統的方塊示意圖；第4圖為根據本發明具有另一個缓衝區管理裝置的電子系統的方塊示意圖；第5圖為根據本發明具有另一緩衝區管理裝置的電子系統的方塊示意圖。【主要元件符號說明】 100、200、300、400、500 :電子系統； 104、204、304、404、504 :緩衝區管理裝置； 102a〜102n、202a〜202n、302a〜302n、402a〜402η、 502a〜502η :電路區塊； 106、206、306、406、506 :記憶體控制器； 108、208、308、408、508 :記憶體； 112、212、312、412、512 :仲裁器； 114、314、315 :模式鎖存電路； 116、316、317 :位址產生器； 320、330、420、430、550 :緩衝區； 340、440、540 :多工器； 0758-A33265TWF;MTKI-07-219 17 201020789

322、332、422、432 :第一組件緩衝區； 324、334、424、434 :第二組件緩衝區； 552a〜552m :導管。 0758-A33265TWF;MTKI-07-219 18

Claims

201020789 七、申請專利範圍·· 區塊間，其置’耦接於-記憶體和多個電路區管理裝電路區塊用於存取該記憶體，該緩衝個持有：裁:送區塊中為多個緩衝區選擇多相應的緩衝產生的多個存取請求信號至存:響庫仁:’傳送由該多個相應緩衝區獲取到的多個 =取響應㈣至該多個持有者以回應該多個存取請求信取請緩衝區i緩衝由該多個持有者產生的該多個存響應信i二ί且緩衝發送至該多個持有者的該多個存取作骑，态交替從該多個緩衝區獲取該多個存取請求 i料掩脚生—記憶體存取信號，發送該記憶艘存取信號二:的—記憶體控制器，接收由該記憶體控制器產憶體響應該記憶體存取信號，將該記 u為夕個存取響應信號分配至該多個緩衝區0 2·如申請專利範圍第t項所述之緩衝區管理最置，其攸!體和該§己憶體控制器操作頻率為高頻，該多個電敌二缺:、作頻率為低頻’該多工器以高頻發送該記憶體存 :至該魏體控制器，並以高頻自該記憶體控制器接 =It體響應k號；該仲裁器以低頻自該多個持有者接轮。夕個存取sf求信號，並以低頻傳送該多個存取響應信號至該多個持有者。 0758-A33265TWF;MTKI-07^219 19 201020789 3·如申請專利範圍第〗中該多個緩衝區為先進先^㈣之緩衝區管理裝置’其 4. 如申請專利範圍第2緩衝區。中該多個緩衝區的數目為不,所述之緩衝區管理裝置，其商數的最小整數。丨於將該高頻除以該低頻所得 5. 如申請專利範圍第】中該多個緩衝區中的每一個包括斤述之緩衝區管理裝置，其一第一組件緩衝區，用於疮 • 多個存取請求信號，其中誃、衝該多個持有者產生的該指定給該多個緩衝區；、以及"個存取請求信號由該仲裁器第一組件缓衝區，用於 _ 該多個存取響應信號，其、’衝發送至該多個持有者的器指定給該多個緩衝區1、 §多個存取響應仏號由該仲裁 6.如申請專利範圍第丨 *每個該存取請求信號包:裝置，其寫入資料和位址資訊，其中、凊求模式資訊、 ❹請求信號的持有者，該請訊指j發送該存取讀取請求或一寫入請求2訊^一存取請求為一位址。 "月’，該位址資訊指示該記憶體的存取中該存取響應^項所述之緩衝區管理裝置，其制器從該記憶體獲取出請求信號由該記憶體控中該緩衝區管理裝緩衝區管理裝置’其多個模式鎖存電路，該每個模式鎖存電路專用 0758-A33265TWF;MTKI-07-2l9 、、干 20 一個該緩衝區，以儲模式資訊， ·以及相應緩衡區的持有者產生的請求多個位址產生器個缓衝區間，該每個位、、該多個模式鎖存電路和該多區，根據該請求模式生器專用於其中一個該緩衝其中該位址資訊作為傳送=持有者資訊產生位址資訊，號的一部分；、至該相應緩衝區的該存取請求信器的數目均與S固電路的數目和該多個位址產生 9·如申請專利範：的數目相等。中該多工器操作頻皋直古項所述之緩衝區管理裝置，其 10.如申請專利範圍1^’該仲裁器操作頻率為低頻。中該仲裁器根_多個電路區項所^緩衝區管理裝置，其區射選軸齡衫從衫個電路 u. 一種記憶體的緩衝區管理方法，甘士々 ^ 請求存取該記憶體，該方法包；Γ:方去，其令多個電路區塊 t多個緩衝區從該多個電路區塊中選擇多個持有者；請求信Γ多個緩衝隨錢多個持有者產生的多個存取，替的自該多個緩衝區獲取該多個存取請求信號，以 =生-傳送至該記憶體的一記憶體控制器的記憶體存取信派^，在接收記憶體響應信號後，將該記憶體響應信號作存取響應信號分配至該多個緩衝區，其中該記憶體響應信號係相賴記,_存取信雜㈣〇758-A33265TWF;MTKI-07-219 21 201020789 產生；由該多個緩衝區緩衝該多個存取響應信號；以及從該多個緩衝區獲取該多個存取響應信號，傳送該多個存取響應信號至該多個持有者以回應該多個存取請求信號。 12. 如申請專利範圍第11項所述之記憶體的緩衝區管理方法，其中該記憶體和該記憶體控制器操作頻率為高頻，該電路區塊操作頻率為低頻，該多個存取請求信號和 ❹ 該多個存取響應信號由低頻生成，該記憶體請求信號和該記憶體響應信號由高頻生成。 13. 如申請專利範圍第11項所述之記憶體的緩衝區管理方法，其中該多個緩衝區為先進先出環緩衝區。 14. 如申請專利範圍第11項所述之記憶體的緩衝區管理方法，其中該多個緩衝區的數目為不小於將該高頻除以該低頻所得商數的最小整數。 15. 如申請專利範圍第11項所述之記憶體的緩衝區管 G 理方法，其中該每個緩衝區包括：一第一組件緩衝區，用於緩衝該多個持有者產生的該多個存取請求信號，其中該多個存取請求信號由一仲裁器指定給該多個緩衝區；以及一第二組件緩衝區，用於緩衝發送至該多個持有者的該多個存取響應信號，其中該多個存取響應信號由該仲裁器指定給該多個緩衝區。 16. 如申請專利範圍第11項所述之記憶體.的緩衝區管理方法，其中該每個存取請求信號包括持有者資訊、請求 0758-A33265TWF;MTKI-07-219 22 201020789 模式資訊、寫入資料和位址資訊，其中該持有者資訊指示發送該存取請求信號的持有者，該請求模式資訊指示一存取請求為一讀取請求還是一寫入請求，該位址資訊指示該記憶體的存取位址。 17. 如申請專利範圍第11項所述之記憶體的緩衝區管理方法，其中該多個存取響應信號包括根據該存取請求信號由該記憶體控制器從該記憶體獲取出的讀出資料。 18. 如申請專利範圍第11項所述之記憶體的緩衝區管 φ 理方法，其中根據該多個電路區塊的優先級別選擇相應於該多個緩衝區的該持有者。 19. 一種緩衝區管理裝置，耦接於一記憶體和存取該記憶體的多個電路區塊間，其中該緩衝區管理裝置包括：一仲裁器，從該多個電路區塊中為一緩衝區的多個導管選擇多個持有者，傳送該多個持有者產生的多個存取請求信號至該相應的導管，並傳送自該相應導管獲取到的多個存取響應信號至該多個持有者以回應該多個存取請求信參號；該緩衝區，包括該多個導管，其中每個導管緩衝由該相應持有者產生的該存取請求信號，並且緩衝發送至該相應持有者的該存取響應信號；以及一多工器，交替從該缓衝區的該多個導管獲取該多個存取請求信號，以產生一記憶體存取信號，發送該記憶體存取信號至該記憶體的一記憶體控制器，接收由該記憶體控制器,產生的一記憶體響應信號以回應該記憶體存取信號，將該記憶體響應信號作為多個該存取響應信號分配至 0758-A33265TWF;MTKI-07-219 23 201020789 該多個導管。 20.如申請專利其中該記憶體和該記掩，所述之緩衝區管理裝置，電路區塊操作頻率為：頻Γ::操作頻率為高頻，該多個存取信號至該記憶體控制器二：：以高頻發送該記憶體接收該記憶體響應俨骑. π頻自該s己憶體控制器接收哕多偭仲裁器以低頻自該多個持有者接收該夕個存取請求信號，並夕個持有者信號至該多個持有者。 1傳賴多個存取響應以·如申請專利範圍第20項其中該多工器操作頻率為高頻，該仲管理裝置’ x斤哉器操作頻率盘你相。 22·如申請專利第19項所述之緩衝區管理為置，其中該多個導管中每個包括：裝置一第一組件導管，用於緩衝由該仲裁器持有者產生的該多個存取請求信號；以及、、目… -第二組件導管’用於緩衝發送至由該仲裁該多個持有者的該多個存取響應信號。疋的 23. 如申請專利範園第19項所述之緩衝區其中每個該存取請求信號包括持有去咨装置貝訊、請灰握咨訊、寫入資料和位址資訊，其中該持有者 1 &镆式貰存取請求信號的持有者，請求模式資替-訊指示發送該、只。tl和不一存取往忐盔一讀取請求還是一寫入請求，該位址資 η ' ^ 存取位址。冑私示該記憶體的 24. 如申請專利範圍第19項所述之緩_管其中該多個存取響應信號包括根據該多個存取二該記憶體控制器從該記憶體獲取出的讀出 / * 0758-A33265TWF;MTKI-07-219 24 201020789 25.如申請專利範圍第19項所述之緩衝區管理裝置，其中該仲裁器根據該多個電路區塊的優先級別從該多個電路區塊中選擇相應於該多個導管的該多個持有者。

0758-A33265TWF;MTKI-07-219 25