TW201019435A - Package substrate and fabrication method thereof - Google Patents

Description

201019435 九、發明說明： 【發明所屬之技術領域】 :本發明係有關於一種半導體裝置，尤指一種設有半導 •體元件之封裝結構及其製法。 【先前技術】 隨著半導體封裝技術的演進，除了傳統打線式（Wire bonding)半導體封裝技術以外’目前半導體裝置 (Semiconductor device)已開發出不同的封裝型態，例如 參直接在一封裝基板（package substrate)中嵌埋並電性整 合一係如具有積體電路之半導體晶片’以縮減整體體積2 提昇電性功能。 請參閱第1A圖，係為習知封裝結構；如圖所示，係 提供一具有一開口 1〇〇之核心板1〇，且該開口 ι〇〇中設 置一半導體晶片11 ’並於該開口 100及半導體晶片U 間的間隙中填入有填充材12，以將該半導體晶=u固^ 於該開π HIO中；且該半導體晶片u具有複數電極塾 no，於該核心板ίο上形成至少一介電層13、設於該介 電層13上之線路層14、及設於該介電層13中並電性連 接各該電極墊H0及該線路層14之導電盲孔14〇，並於 最外層之介電層13上形成防焊層18，並使該防焊層Η 形成複數開孔180,用於外露最外層之部份線路層ua，以 作為電性接觸墊141。 惟，該核心板10僅於其中一側上進行加工，米成不 對稱之製程，易使該核心板10之兩端發生麵曲，導致加 110938 5 201019435 工性差’難以製成高層疊數。

而該半導體晶片11係I ：荃# μ θ 先於相對電極墊110之一側黏 .4c L ^ ;冉將该核心板10結合至該承載 板上’令該半導體晶片1 1 , 11奋置於S亥開口 1 00中，再於續 核心板1 〇及半導體晶只〗 ” -v 上進行線路製程，於完成後再 移除5玄承載板。但於線路掣 硌裏私中，因熱固該介電層13時， 易使S亥承載板受熱產生尺寸 玍尺寸變形，導致該半導體晶片u 之位置移動而使各該電極墊丨】 _ 堂11 u之位置偏移，以致於該導 魯電盲孔140無法準確電性i隶垃女 連接各该電極墊110，使該核心 板10無法製作大面積或多晶片 日曰乃Μ犄對位之製造，因而加 工性不佳。 另外，該核心板1 0卜泰制> 上而裂作供放置該半導體元件 之開口 100，因而需你用按亡u 而制填充材12填充於該半導體元件 與…〇〇之間的間隙中；但該填充材12易產生空孔 (Vcnd)16現象’導致加工性不佳，致使產品品質不良。 置半= 一封裝型態，係於承載板上直接設 置+導體曰曰片，而無需形成開口，即可避免 造成空孔的現象。 ％ 請參閱第1B圖，係為習知封裝結構之另一實施離 樣三如圖所示，係於承載板1〇，之其中一表面剛，上藉由 黏者層12’設置一半導體晶片u，且該半導體晶片η呈 有複數電極墊110,於該承載板1〇及半導體晶片u上升; 成介電層13、設於該介電層13上之線路層14、及設於該 介電層13中並電性連接各該電極& 11〇及線路層14之導 110938 6 201019435 =盲孔14G’並於該介電層13上形成防焊層i8，並使該 =二形成複數開孔180,而外露部份之線路層14, ' 乂作為電性接觸墊141。 •體二Ϊ半導體晶片11係設於承載板10,上，導致整 l構内度增加，而不易製程薄小 板10,亦僅於苴击^ _ 領刃座。口，且忑承載 載板10>兩、 面〇’上進行加工，而仍易使該承 载板：之兩端發线曲，導致無法製成高層疊數。 _13包圍^半導體晶片11係為該承餘1G,及介電層 因此：利於散熱’以致於無法製成高散熱之產品。 封裝結構及知技術之種種問題之 【發明内容】衣/成為業界之重要課題。 鏗於上逑習知技術之缺失，本發明 提供:種製成高層疊數之封裝結構及其製法。、、於 結構及其製法。 八種耠尚加工性之封裝 ❹ 本發明另一目的係在於制士 # 及其製法。 ’、、衣间散熱產品之封裝結構 包括”九:其:構’係 半導趙元件，係設於該第_介及第二表面，·— 面及非作用面，該作用面 具有相對之作用 ^ ^ ^ m 一有複數電極墊，並且該作$ $ =作用面分別對應該第 ：用面 电層包覆該作用面而未包覆該非作用面，·第 J10938 7 201019435 -線路層’係結合至該第一介電層， 設於該第一介電声中夕道爺古， ，'果路層具有 :^^ _ 曰 電盲孔，以電性連接各該電極 '墊，以及增層結構，係設於該第 -一線路層上。 ，丨电層之第一表面及第 前述之半導體元件係可為 -成群組之其中-者，而^ 動疋件及被動元件所組 恭屏筮一矣 別处之弟一線路層可設於該第一介 *曰：：表面上或埋入於該第一介電層第一表面中。 ❹ -介電Γ:: ί ’。構係可包括至少-第二介電層、設於第 接該第-線路層及第- 於第二介電層中並電性連 之第二…層之第二導電盲孔，且最外層 有防數電性接觸墊，並於該增層結構上設 有防坏層，该防焊層具有複數開孔 接觸墊，供接置導電元件。 t應外露各》亥電性 鈿述之封裝結構中，該本道测；_ 黏著層或輔助介電層，且件之非作用面可結合 溫之散熱劑；亦可先結人=^:可為散熱性強或耐高 著層上。 。黏著層，再將輔助介電層設於黏 旦有提供一種封裝結構之製法’係包括:提供- 承載板’於該兩表面上具有移除層，於 ==上具有金屬層’且於各該金屬層 半導體元件之表面加㈣置於各該 體元件固定於各該輔助輔助介電層’令各該半導 ^ ° "书層上，而各該半導體元件具有 各㈣助介電層及各科導體元件上形成 110938 8 201019435 第一介電層；於各誃 — 第-線路層具有位：該；：!層上形成第广線路層’且該 連接各該電極塾；於^ "電層中之導電盲孔’以電性 該承載板之兩表面上八；;弟―介電層上形成增層結構，令 板及該此浐广展刀別形成晶片嵌埋結構；移除該承載 /二穿夕除層，以分離各該晶片嵌 層，以顯露出該輔助介帝思. 傅移除δ亥金屬 該晶片嵌埋έ士構切s ’以及對應各該半導體元件將 半導體元件 可移除該輔助介電層’以露出該 ο 本υ另提供―種封裝結構 具有相對兩表面之承 你匕栝.美供一 於各該移除層上且有=声於該兩表面上具有移除層，且 介電層;於各該輔=二=層上具有輔助 此丰導从— 电層上叹置歿數半導體元件，且該 二丰導體7L件糟由黏著層 半導體元件且有㈣雷^ 〆稀助”電層上，而各該 導體元件上形成第一介該輔助介電層及各該半 ⑩ -線路層’且該第一線路 成第 電盲孔’以電性連接至各”_該第。1電層中之導 合°亥電極墊；於各該第一介電層上 =增層：構’令該承載板之兩表面上分別形 :::=承載板及該些移除層，以分離各該晶片截埋 各該半導體元件將哕曰片介電層；以及對應 輔助介電層，以露出該黏著 移除。亥 層及黏著層，以露出該半併移除該輔助介電 本發明再提供-種封裝結構之製法，係包括：提供一 110938 9 201019435 二：相對兩表面之承載板，於該兩表面上具有移除層，且 二該私除層上具有金屬層，又於各該金屬層上具有輔助 \二電層；於各該輔助介電層上形成複數介電層開口，以顯 .2出:玄金屬層；於各該介電層開口中設置半導體元件，且 -半導體70件藉由黏著層113定於該金屬層上，而各該半 ^體7L件具有複數電㈣；於各該輔助介電層及各該半導 一上形成第一介電層，且熱固化該輔助介電層及該第 上二包層，令该輔助介電層融入於該第一介電層中；於各 © :第"電層上形成第一線路層，且該第一線路層具有位 於該第一介電層中之導電盲孔，以電性連接各該電極塾； 第—介電層上形成增層結構，令該承載板之兩表面 刀別沿成日曰片嵌埋結構；移除該承載板及該些移除声， 2離各該晶片嵌埋結構;移除該金屬層，以顯露出該 ： 者層，以及對應各該半導體元件將該晶片嵌埋結構切單。 亦可移除該黏著層，以露出該半導體元件。 Φ 冑述三種製法中’該承載板係可形成有複數個對位乾 點，以便於各該半導體元件的設置。 本毛明又提供—種封裝結構之製法，係包括：提供一 具有相對兩表面之承載板，於該兩表面上具有移除層1 於各該移除層上具有金屬層；於各該金屬層上設置複數 =導體凡件1該些半導體元件藉由黏著層固定於該 層上，而各該半導體士、屬 及各該半導體元件上形成第—介電層α各該第_介2 上形成第-線路層’且該第一線路層具有位於該第一 ]〇 1】〇938 201019435

層中之導雷玄7I 介電層上二:Γ八連接至各該電極整;於各該第- :晶月嵌埋結構；移除該承载板及該 表面上/刀別形成 —晶片嵌埋結構，·移除該金屬声=夕矛、層，以分離各該 .增層結構上形成導電元件；二對=出，著層；於該 ‘晶片嵌埋結構切單，以形成複數個師=導體元件將該 黏著層，以露出該半導體元件。裝、·、。構。亦可移除該 别述四種製法中，該承 ❹該金屬層係可為銅、叙或錦，而該半了導為夕層:分離式，且 兀件及被動元件所組成群組之巧 π件係可為主動 係，散熱性強或耐高溫之散H者，另外，該黏著層 月'J述四種製法中，該一 各該第一介電層上之製法係可包括：於 # 形成介電層開孔，以對廡#山Α 墊；於各該第—介電層上及介電層 t路出各該電極 該導電層上形成阻層’並於該阻層 =導電層；於 顯露出部份第—介電/複數開口區，以 •其周—於該第—及 且於各該介電層開孔中“第一線路層， 電極塾；移除該阻層及其覆蓋之以電性連接各該 於各態樣中，、該第—線路層之製法亦可包括： 極墊；於各^八=形成介電層開孔’以對應露出各兮電 電層開孔、開槽及第一介電於各該介 上形一層-及移除該第-介電 110938 11 201019435 金屬層及其覆蓋之導電層，以 層，且於各該介電層開孔中形成該導電盲孔: ； 各該電極墊。 目L 以电性連接 / 冑述四種製法中’該增層結構係包括至 層、設於該第二介電層上之 ：= 電層中並電性連接該第:於㈣二介 導電盲孔，且最外芦之第1々曰爲^一線路層之第二 s之第一線路層具有複數電 設有防焊層，該防焊層具有複數Si •二 各咖接觸塾。復包括於該電性接觸塾上形 體構及其製法’係藉由將半導 上製作供放置半===，於習知技術中之於承載板 導體凡件之開口，本發明無需使用填充 …免產生空孔現象’ ^相較於習知技術中之使用承 載板，本發明於進行熱固製程時，半導體晶片之電極墊之 位置保持不變，令導電盲孔有效對齊連接各電極塾，而可 於承載板上製作大面積或多晶片的同時對位以達到提高 加工性之目的。 再者’藉由同時於承載板之相對兩表面上進行相同製 寿王以形成對稱之加工製程，可避免承載板兩端發生翹曲 之問題’故可依需要而製作多層線路，以達到製成高層疊 數之目的。 另外，藉由半導體元件之一側外露或結合黏著層，相 車乂於S知技術，令半導體元件之一侧具有散熱效果，可使 12 110938 201019435 而達到製成高散 設於封裴結構中之半導體元件便於散熱 熱產品之目的。 【實施方式】 特定的具體實例說明本發明之實施方 人士可由本說明書所揭示之内容輕易地 瞭解本發明之其他優點與功效。 請參閱第2Α至2Μ圖，係為本發明封裝 第一實施例之剖面示意圖。 胃〜法之

如第2Α圖所示，提供—承載板2〇，該 有相對之兩表面心且該兩表面2Ga上具有移除板層=、， 於各該移除層200上具有金屬層謝，而所述之金屬層2〇1 係為銅（Cu)、鋁（A1)或鎳（Ni)。 如第2B圖所示’將複數半導體元件21 #由黏著層 22固定於該金屬層201上；所述之半導體元件2ι係為: 動元件及被動元件所組成群組之其中一者，且具有複數電 極塾210，而所述之黏著層22係為散熱性強或耐高溫之 -散熱劑’且先黏著於該半導體元件21相對該電極墊21〇 之表面，再將該半導體元件21 一併設於該金屬層2〇1上。 如第2C、2D圖所示，於各該金屬層2〇1及半導體元 件21上形成具有第一表面23a及第二表面2礼之第一介 電層23,且該第一介電層23以第二表面2礼結合於該金 屬層201上，如第2C圖所示；再於該第一介電層23上形 成’丨电層開孔230，以對應露出各該電極墊21〇，如第⑼ 圖所示。 110938 13 201019435 本發明藉由該㈣層22將該半導體元件21直接設於 •該承餘20上，無需於該承· 20上㈣供放置該半導 :體兀件之開口，相較於習知技術，本發明無需使用填 充材，以避免產生空孔（v〇id)現象。 如弟2E圖所示，於該第一介帝爲9 -層上及介電層開孔 中形成導电層24,再於該導電層24上形成阻層& =圖案化該阻層25,以於該阻層25中形成複數開口 -250,用於顯露㈣份之第—介電層23上的導電層… ❹各該介電層開孔230中及其周圍之導電層& a Θ導電層24主要作為後述電鍍金屬材料所需之 傳導路徑，其可由金屬或沉積數層金屬層所構成，如選自 用。、錫二錄、鉻、鈦、銅-絡等單層或多層結構，或可使 料:如聚乙快、聚苯胺或有機硫聚合物等導電高分子材 所述之阻層25可為一例如乾膜或液態光阻等光阻層 ❹於該第0其係利用印刷、旋塗或貼合等方式形成 H ” —曰23表面’再藉由曝光、顯影等方式加以 圖案化，令該阻層25形成該些開口區25〇。 25〇 m 了圖所示，利用電鍍金屬，以於該開口區 :之第一介電層23上形成第一線路層26，且該 =6於該介電層開孔23〇中形成有導電盲孔 =該電—再移除該阻層25及其覆蓋： 請再參閱第2£，^，、20，圖’係為第一線路層之另 ]]〇938 14 201019435 -實施態樣之製法；如圖所示，先於入 ，周圍形成連通之開槽23卜如第2E，圖所 :電層開孔230、開槽231及第 '、’再於各该介 -〇4, , - - m _ 層23上形成導電層 24接者利用電鍍方式，以於該導雷 • Μ β 265 > it 4* 〇 θ 24 上形成初始金 屬層26並於開槽231中形成第—線路 •電層開孔23〇中形成導雷盲孔％η 9 6且於，亥” 德，⑽如第2F’圖所示；最 孔mo / :移除该未形成該第—線路層26及導電盲 中形成埋入該第一介電層23中之第一線路層 於介電材質上形成線路之製程技術繁多，惟 乃業界所周知，並不限於上述，特此述明。以下 圖之結構作後續製程之說明。 如第2Η圖所示’接著，於各該第—介 3 — :路層八26上形成增層結構27，令該承載板2〇之兩表面 a上刀別形成晶片嵌埋結構。 ❹#所述之增層結構27係包括至少一第二介電層27()、 第二介電層270上之第二線路層271、及設於該第 =層2?G中並電性連接該第—線路層26及第二線路 3女、之第―一電盲孔272 ’且最外層之第二線路層271 二複數電性接觸塾273，並於該增層結構U上設有防 焊層28 ’㈣焊層28具有複數開孔28G，以對應外露各 該電性接觸墊273。 本發明藉由同時於該承載板2〇之相對兩表面心上 15 110938 201019435 進行相同線路製程，以形 '載板20兩端發生龜曲之問韻科之加工數程’以避免該承 路，並不以圖式為限。 故可依需要而製作多層線 承載板2°及該些移除層 圖所示；再移除各晶;及承載板20，如第21 顯露出該點著層22，如第29上之金屬層201，以 弟2J圖所示。 口 2K、2L圖所示，於該烊居έ士媒97 •扣上形成例如焊料 ：曰層、，，。構27之電性接觸塾 再對應該晶片後埋結電7"件30 ’如第2反圖所示； 片嵌埋結構29切割成所需^=半導體元件2卜將該晶 結構2。 的早一尺寸，俾形成複數封裝 於習=:=:::元件21結合該_22,相較 於封裝結構2=:::黏:層22之散熱效果，令該設 ★ <牛導體兀件21能便於散熱。 •I以;二該封裝結構2之部份黏著層 散熱。 導體7°件2卜亦有助於該半導體元件21 &Μ 僅在= = 本實施例與第-實施例之差異 並絡44壯 表面結構不同，僅相關製程略有不同，而 ^ 、結構之製法則相㈤，因此以下僅詳細說 處，而簡略說明相同的製法，特此述明。 …、 Α圖所示，提供一承載板2 0 ,係為多層可分離 Π0938 ]6 201019435 :且=:板2。具有相對之兩表面咖，且該兩表面_ := 於各該移除層2〇°上具有金屬祕 :置半心元件：有複數個對絲點'，以便於後續設 • 202 以’亚於各該金屬層加上具有輔助介電層 如第3B圖所示，利用對位靶點k，以於 電層202上準確放置複數半導俨 、〜 1 係先將該輔助介電層2〇2 ，&此1^程中’ 书曰ζυζ熟固化，再於各該 _ 202上設置各該半導體元 助；丨书層 由該黏著層22以固定科輔助入半導體元件21藉 主道辦-从。 輔助介電層202上，而所述之 丰導體兀件21具有複數電極墊210。 然’如弟3 B ’圖所示，亦可a久兮絲从入 持膠狀，且將各該半導趙元二;=助：電層202保 〗T Z 1 <表面加熱以黏置 助，,电層202上’再熱固該些輔助介電層202,以令各今 丰導體元件21固定於各該辅助介電層202上。 " 本發明藉由將半導體元# W^甘 ©而Μ 與對位乾點U接對位 二、7載板上’故於進行熱固輔助介電層202之製 ^時’料導體晶片21之位置不會移動，令各該電極墊 之說置保持不變。以下以第3B圖之結構作後續製程 元件：弟上：二斤不’於各該輔助介電層2〇2上及半導體 兀件21上形成第一介電層23。 如第3D圖所示，接著，先於各該第一介電層^上形 成第-線路層26’且該第一線路層26具有電性連接電極 110938 17 201019435 V電盲孔260 ’再於各該第-介電層23及第-泉路，上形成增層結構27，令該承載板2。之兩表面 :2〇m^晶片嵌埋結構29;接著，再移除該承载板 • 二除層200，以分離各該晶片嵌埋結構29。 .於該承半導體元件21與對絲點k直接對位而設 導電^ G上’以準確保持各該電㈣21G之位置， 則 ^⑽有效對齊並電性連接至各該電極墊 ❹乃業^所^於介電㈣上形成線路之製程技術繁多，惟 此述明。口，可參考弟一實施例’但並無特別限制，特 層二第輔由助， Λ翊蕗出该輔助介電層2〇2。 司 二如弟3Ε’圖所示，亦可由久Β 移除該金屬層2〇1及輔助介電層===者構別上 .若以第3Β，圖之結構作後續 1 =該點著層 ❹件 以第_之結構作後續半導體元 口第3F圖所示，對應各該半導體元件 嵌埋結構29切單，俾形成複數個封裳結，將該晶片 如第3G圖所示，移除該封裝結構 。、 層202及黏著層22，以露出該半導體元。份輔助介電 圖之結構作後續製程，於該製程中只 21 ;若以第3Β， 層202’即可露出該半導體元件^。而夕示部份輔助介電 第三實施 110938 18 201019435 二閱第4A至4D圖，本實施例與第一及二實施例之 略於半導體元件21之設置方式不同，僅相關製程 5而其餘封裝結構之製法則相同，因此以下僅說 月其相異處，特此述明。 如第4Α、4Β圖所示，提供一係如第 板2〇,如第4Α阁％- 係圖所不之承載 複數介斤不，且於各該輔助介電層202上形成 奴數）丨電層開口 2020，如4B圖所示。 ❿ 體元圖所示，於各該介電層開口 2咖中設置半導 兀件21 ’且各該半導體元件21 於該金屬層201上。 曰毒者層22以固定 如第4D圖所示’於該金屬 及半導體元件21上形成第_介電層Μ : 1電層202 介電層202及第一介電層㈡ 助:固化該輔助 一介電層23結合成—體。^輔助介電層202與第 本實施例之後續製程可參考 第2L圖，並不再圖示，特此述明。實知例之第肋圖至 本發明復提供—種封裝結 括：-第-介電層23，係具有相二7圖=’係包 二表面23b; —半導體元# 之苐一表面23a及第 中，且且有相，係設於該第一介電層23 r 具有相對之作用面21a及非作 ^ 21a具有複數電極墊2]〇，並且噹用面21b，該作用面 面21b *別對應該第一介電層X用面…及該非作用 23a，23b’該第—介電層23包覆噹作之弟一及第二表面 非作用面23b;第-線路層26f，23a而未包覆該 係結合至該第一介電層 110938 】9 201019435 2二且該第'線路層扣具有設於該第一介電層23中之導 ;97 ^ 26G ’以電性連接各該電極塾21G ;以及增層結構 '26上t設於該第—介電層23第—表面23a及第一線路層 :斤述：半導體元件21係為主動元件及被 成群組之其中一去，二&、上 -介⑽第-表面2第一線路層26可設於該第 面23a上或埋入該第一介電層23之 一表面23a中。 ❹ 所述之增層結構27係可包括至 270、設於第二介雷屉97n l 乂弟一，丨书層 筮-入®s 之第二線路層271、及設於 電層270中並電性連接該第-線路層26及第-線 路層271之第二導電畜別97〇 ^ π及弟一線 具有複數電性接觸;23 焊層28，該防焊層28且有：：該增層結構27上設有防 該電性接觸塾273,以供接置導電元件3〇。+應外露各 所述之封裝結構巾，財導體元件21之非作用面2lb ❹結合該點著層22(如第2Jf^_ w 2Ib 202 (如第3E，圖所示），且:不著)或^合該輔助介電層 或耐高溫之散熱劑；然，係可為散熱性強 乐dii圖所不，亦可弁社a 黏著層22,再將輔助介電層2〇2設於點著声上=·…亥 综上所述，本發明封裝結構及其製法，係藉由 體凡件直接設於承载板上，不僅可於承載板上製作 或多晶片的同時對位，且可 積 ^ 了避免產生空孔（Void)現象，而 有效達到^加工性之目的。又藉由黏著層之散熱效果， 110938 20 201019435 以達到製成 之相對兩表 以達到製成 可使設於封裝結構中之半導體元件便於散熱， 间政熱產品之目的；另外，藉由同時於承載板 面上進行製程，可避免承載板兩端發生翹曲， 高層疊數之目的。 上述實施例僅例示性說明本發明之原理及其功 非用於限制本發明。任何熟習此項技藝之人士'而 者本發明之精神及範嘴下，對上述趣 違 镞m 釕上述貝鈀例進行修飾盥改 ’夂。因此’本發明之權利保護範圍’應 專 Φ範圍所列。 、又曱”月專利 【圖式簡單說明】 第1A及1B圖係為習知封裝結構之示意圖； 第2A至2M圖係為本發明封裝結構之製法之 例之示意圖；其中，第2F，5 or, 乐只施 s — 至2G圖係為第2E至2Γ ®夕 另一實施態樣； 主圖之 第3A至3G圖係為本發明封裝結構之製 :之示意Ή中，第3B，圖係為 2::: .樣，第犯，圖係為第3E圖之另—實施態樣;以另及⑽ 弟4A至4D圖係為本發日日壯 例之示意圖。 ^明封裝結構之製法之第三實施 【主要元件符號說明】 10 核心板 10，，20 承載板 100 開口 100，，20a 表面 110938 21 201019435 11 110, 210 12 12，，22 13 14 140, 260, 260 141，273 ® 18,28 180, 280 16 2 200 201 202 2020 ⑩21 21a 21b 23 230 23a 23b 231

半導體晶片 電極塾 填充材 黏著層 介電層 線路層 ’導電盲孔 電性接觸墊 防焊層 開.孔 空孑L 封裝結構 移除層 金屬層 輔助介電層 介電層開口 半導體元件 作用面 非作用面 第一介電層 介電層開孔 第一表面 第二表面 開槽 201019435 24, 24’ 導電層 25 阻層 250 開口區 -26， 初始金屬層 26 第一線路層 27 增層結構 270 第二介電層 271 第二線路層 〇 272 第二導電盲孔 28 防焊層 29 晶片嵌埋結構 30 導電元件 k 對位靶點 ❹ 23 110938

Claims (2)

1. 201019435 十、申請專利範圍 1· Ο 2. ❿3. 4. 一種封裝結構，係包括： 第一介電層，係具有相對之第一 半導體元件，係設於該第一介電層有才 對之作用面及非作用面，該作用面具有複數電極塾目 亚且該作用面及該非作用面分別對應該第 第二表面，且該第-介電層包覆該作用面: 未包覆該非作用面； ％ 第一線路層，係結合至該第一介電層之 :孔且該第-線路層具有設於該第-介電層中之4 以電性連接各該電極塾；以及 增層結構，係設於該第一介 —線路層上。 弟表面及第 如申請專利範圍第！項之封裝結構 :件係為主動元件及被動元件所組成群組=中導體 =申請專利範圍第！項之封裝第 -介電層之第一表面中。纟面上或埋入於該第 範圍第1項之封襄結㈣中，該增層結 第 v一第二介電層、設於該第二介電声上之 1線路層、及設於該第二介電層中並 '線路層及該第二線路層之第二導電盲孔， 之第二線路層具有複數電性接觸塾，並於該增層取= Π0938 24 201019435 上設有防焊層，該防焊層具有複數開孔 各該電性接觸墊。 了儿外路 5· 專利範圍第4項之封裳結構，復包括導電元 件，係設於該些電性接觸墊上。 6. 復包括黏著層， 其中，該黏著層 復包括輔助介電 如申請專利範圍第！項之封裝結構 7. 係設於該半導體元件之非作用面上 如申請專利範圍第6項之封裝結構 係為散熱性強或耐高溫之散孰劑。 •8· 利範圍第！項之封裝結構一稀助介f 曰糸叹於該第一介電層之第二表面 ： 導體元件之非作用面上。 、。口至该+
2. 9. Sit:範圍第1項之封裝結構，復包括輔助介電 層及黏者層，該點著層係設於該第一介電 ^ 面，以結合至該半導體元件之非作用面上：且 :電層係設於姉著層及該第-介電層之第IS ❹10.如申請專利範圍第9項 係為散熱性強或耐高溫之散熱齊 ^其中’該黏著層 11. 一種封裝結構之製法，係包括： 提供一具有相對兩表面之承 具有移除層，且於各該移除層上具有金屬I兩表面上 導體上設置複數半導體元件，且該” 虹兀件錯由黏者層固定於該金屬 體元件具有複數電極墊； 各該半導 110938 25 201019435 電層 於各該金屬層及各該半導體㈣上形成第一介 9 •線路：一介電層上形成第一線路層，且該第- 有位於該第一介電層中之導電盲孔，以電性 連接至各該電極墊； 之兩第—介電層上形成增層結構，令該承載板 之兩表面上分別形成晶片嵌埋結構. ❹結構移t該移除層及承載板，以分離各該晶片欲埋 亥金屬層，以顯露出該黏著層。 ，復包; ，以形； 其中： 其中， 圍第11項之封裝結構之製法 淺各该+導體元件將該晶 複數個封裝結構。 里W構切早 13·:= 專利範圍第11項之封裝結構之製法 5亥承载板係為多層可分離式。 • 14mf專利範圍第項之封裝結構之製法， 。亥金屬層係為鋼、鋁或鎳。 15.如申請專利範圍第〗〗項 該半導體元件係為主動元件：、皮：之製法’其中 之其中—者。 動兀件及被動元件所組成群 其中 J 6.如申請專利範圍第】】項 該黏著層係為散埶性、U冓之製法 復包·5 】7·如申請專利範圍第;之散熱劑。 移除該#著> ^ 、之封裝結構之製法 者層，以露出該半導體元件。 110938 26 201019435 】8.如申請專利範圍第u 該第一岐踗呙 ' 十裝結構之製法，其中， 颂弟綠路層之製法，係包括： 電層開孔，以對應露 於各該第一介電層上形成介 出各該電極墊； 層； 於各該第一介電層上及介電 層開孔中形成導電 導電層上形成阻層 開口區，以顯露出部份第一介^相層中形成複數 裝八+ s 弟；丨_电層上之導電層、各該 第一介電層開孔中及其周圍之導電層； 該第一介電層上形成該第二線路層’且於各 该介電層開孔中形成該導電盲孔； 各 移除該阻層及其覆蓋之導電層。 19.如申請專利範圍第 气後員之封裝結構之製法，其中， 忒卓一線路層之製法，係包括： :各該第一介電層上形成介電層開孔 出各該電極墊； 纷 Φ 於各該介電層開孔周圍形成連通之開槽； 雷馬Hi電層開孔、開槽及第-介電層上形成導 电層； 於該導電層上形成初始金屬層，並於該開槽中形 邊第-線路層’且於各該介電層開孔中形成該導電 I孔；以及 移除該未形成該第一線路層及導電盲孔之初始 金屬層及其覆蓋之導電層。 110938 27 201019435 2〇·如申請專利範圍第n項之封震結構之製法，其中， 豸增層結構係包括至少一第二介 電層上之第二線路層、及設μ 第二介 連接該第-線路層及該第二練電性 孔，且最外層之第二線路層具有複數+一導電盲 於該增層結構上設有防焊層，，亥^生接觸塾’並 孔，以對應外露各該電性接觸塾二曰具有複數開 21 ·如申請專利範圍第2〇項之 ❹ 於該電性接觸塾上形成導電元件了構之製法，復包括 22. —種封裝結構之製法，係包括·· 提供—承載板，具有相對之兩表面 上具有移除層，於各該移除層上 面 金屬層上具有輔助介電層； 有金屬層，於各該 層上設置複數半導體元件，且該 ❿ 各該半導趙元件具有複數電極墊；^層上，而 _介=該輔助介電層及各該半導體㈣上形成第 於各該第—介電層上形 線路層具有位於該第-介電層中之二且 連接各該電極塾； hi孔，以電性 之兩介電層上形成增層結構，令該承載板 之兩表面上分別形成晶片嵌埋結構； 移除各該移除層，以分離各該晶片嵌埋結構及該 110938 28 201019435 承載板；以及 ,· 23 u移除該金屬層’以顯露出該輔助介電声 復包括 以形成 其中 :如申請專利範圍第22項之封I结構之製; 對應各該半導體元件將該 x '㈣個封裝結構。 4心結構切單 專利範圍第22項之封裝結構之製法， 忒承載板係為多層可分離式，且 '、 複數個對位乾點， 蜀層上形成有 _ “專利範圍第22項之封裳 f 該金屬層係為銅、紹或鎳。裝、'。構之1法，其中， 26. 如申請專利範圍第22項之 該半導體元件係為主動元件之製法’其中’ 之其中一者。 兀件及被動元件所組成群組 27. 如申請專利範圍第22項 該黏著層係為散敎性強 裝、·、。構之製法，其中， 魯 如申清專利範圍第 戚”、、片J 移除該輔助介電_ 、裝結構之製法，復包括 件。 1電層及_著層，以露出該半導體元 29.如申請專利範圍第22 移除該輔助介*厗 、$裴結構之製法，復包括 稍助;1电層，以露出該黏。 • Q申請專利範圍第22項之曰 該第-線路層之製法，係心震、''。構之製法，其中， 於各該第—介電；上^ 出各該電極塾； ^成η電層開孔，以對應露 110938 29 201019435 於各該第一介電層上 . 層； 1冤層開孔中形成導電 : 於該導電層上形成阻層，龙於兮 . 心區’以顯露出部份第-介=:阻層中形成複數 •介電層開孔中及其周圍之導電層：之導電層、各該 於該第一介電層上形成嗲 介電層開孔中形成該導電^ 4 —線路層，且於各該 #除該阻層及其覆蓋之導。 ❿31.如申請專利 均 該第-線路I:::裝結構之製法，其中， 出各介電層上形成介電層開孔，以對應露 於各該介電層開孔周圍形成連通之開槽· 於各該介電層開孔、開槽 電層； 乐】丨電層上形成導 ❹ 於忒導電層上形成初始金屬層；以及 蓋之C第一介電層上之部份初始金屬層及其覆 各該介電層開孔中形成該導電盲線路層，且於 32·如申請專利範圍第22項之封裝 該增層結構係包括至少一第二介電：之其中， 連二第:層、及設於該第二介電層中並電性 2接㈣'線路層及該第二線略層之第 ，且最外層之第二線路層具有複數電性接觸 110938 30 201019435 於該增層結構上設有防焊層，該防焊層具有複數開 孔，以對應外露各該電性接觸墊。 33. 如申請專利範圍第32項之封裝結構之製法，復包括 於该電性接觸墊上形成導電元件。 34. —種封裝結構之製法，係包括·· 提供-具有相對兩表面之承載板 具有移除層，且於各該移除層上具有金屬層，= 該金屬層上具有辅助介電層； 、 露助介電層上形成複數介電層開口，以顯 =該介電層開σ中設置半導體元件，且該 件藉由黏著層固定於該金屬層上， 料 體元件具有複數電極墊； ^丰導 一人:各該輔助介電層及各該半導體元件上形 ’丨-層’且熱固化該輔助介電層及該第 ❹ 介電層融入於該第一介電層中以成為—體； 線路層第一f電層中形成第—線路層，且該第一 ' 八有位於该第一介電層中之導電盲別 連接各該電極墊； 導电盲孔，以電性 於各該第一介電層上形 之兩表面上分別形成晶片嵌埋結^。構’ 7該承載板 移除該承餘及料移除層 埋結構；以及 以刀硪各該晶月嵌 移除該金屬層，以顯露出該黏著層。 110938 31 201019435 圍第％項之封裳結構之製法，復包括 • #應各斜導體元件將該晶片嵌埋結構切單，以形成 : 複數個封裝結構。 36.，申請專利範圍第34項之封裝結構之製法，其中， -=係為多層可分離式，且於該金屬層上形成有 複數㈣位心，以便於各該半導體 範圍…之封裝結構之製二， °玄金屬層係為銅、鋁或鎳。 利"1圍第34項之封裝結構之製法，其中， 之其中係為主動70件及被動元件所組成群組 其中 39. t°申，專利範圍第34項之封裝結構之製法 4ί) :Γ者層係為散熱性強或耐高溫之散熱劑。 復包括 40. 如申請專利範圍第34項之封裝結 移除該黏著層，以露出該半導體元件。/ 其中 參礼=請專利範圍第％項之封裝結構之製法 5亥第一線路層之製法，係包括· 出各::::7介電層上形成介電層開孔，以對應露 層;於各該第一介電層上及介電層開孔中形成導電 開層’並於該阻層中形成複數 介電層開孔t及其周圍之導電層；之導電層、各該 110938 32 201019435 介電：=:介電層上形成該第-線路層，且於各該 ”私層開孔中形成該導電盲孔； 移除該阻層及其覆蓋之導電声。 42·如申請專利範 曰 該第-崎跋展 封裝結構之製法，其中， 弟、-泉路層之製法，係包括： 二介電層上形成介電層開孔，以對應露 於各該介電層開孔周圍形成連通之開槽； 電層；；^ $層開孔、開槽及第—介電層上形成導 於該導電層上形成初始金屬層；以及 移除該第一介雷@ 罢之導雷厗 曰上之σΡ份初始金屬層及其覆 以於該開槽中形成該第-線路層，且於 各該;丨電層開孔中形成該導電盲孔。 電層上之第二線路層、及 】θ°又於孩弟-介 ^^ , 及°又於5玄第二介電層中並電性 孔，及該第二線路層之第二導電盲 於，二/之第一線路層具有複數電性接觸墊，並 孔§\曰=構上設有防焊層，該防焊層具有複數開 孔，以對應外露各該電性接觸墊。 43項之封裝結構之製法，復包括 於该電性接觸墊上形成導電元件。 45. —種封裝結構之製法，係包括： 110938 201019435 提供-具有相對兩表面之承載板’於該兩表 屬移除層’於各該移除層上具有金 屬層上具有輔助介電層； 方、各该金 :複數半導體元件之表面加熱 二電層上’且#由熱固各該輔助介 = ::件固定於各該輔助介電層上，而各該半 具有複數電極墊； 等體7G件

   於各該輔助介電層 一介電層； 及各該半導體元件上形成第 於各該第-介電層上形成第一線路層， 秦路層具有位於該第-介電層中之導電盲孔 連接至各該電極墊； 之兩表面上分別形成晶片嵌埋結構；

   且該第一 ，以電性 於谷该第一介電層上 形戚增層結構 除該承餘及該些移除層，以分離各該晶月欲 埋結構；以及 #除該金屬層’以顯露出該輔助介電層。 46. =請專利範圍…之封裝結構之製法，復包括 ::各該半導體元件將該晶片嵌埋結構切單以形成 钹數個封裝結構。 47. 如申請專利範圍第45項之封裝結構之製法，其中， ，載板係為多層可分離式’且於該金屬層上形成有 =㈣位㈣，讀於各該半物元件的設置。 .。申请專利範圍第45項之封裝結構之製法，其中， 110938 34 201019435 該金屬層係為銅、鋁或鎳。 .49.如申請專利範圍第45 • 該丰莫邮< &尨* 忒、、吉構之製法，其中， -之其中= 動元件及被動元件所組成群組 50. 如申請專利範圍第45項之 移昤吁赭糾入泰a 十裝結構之製法，復包括 移除S玄輔助介電層，以露 51. 如申請專利範圍第45項之 該第-線路層之製法，係包括裝、，，。構之製法，其中’ ❹ 於各該第一介電層J*形Λ、人 出各該電極墊； 成丨丨電層開孔，以對應露 於各該第一介雷厚μ 人 層； 曰及"電層開孔中形成導電 於該導電層上形成阻 開口區，"並於該阻層中形成複數 υ以顯露出部份第一介雷禺a 介電声;丨電層上之導電層、各該 層開孔中及其周圍之導電層； φ 於該第一介電層上形成哕 介電芦門^丨击^°第一線路層，且於各該 日碭孔中形成該導電盲孔； 移除該阻層及其覆蓋之導電層。 2.如申請專·圍第45項 該第-線路層之製法，係包括裝'，。構之製法，其中， 出各:介電層上形成介電層開孔’以對應露 於各該介電層開孔周圍形成連通之開槽； 於各該介電層開孔、開槽及第一介電層上形成導 110938 35 201019435 電層 於该導電層上形成初始金屬層. 严該第-介電層上之部份:：金及屬声… 盖之導電層’以於該開槽中形成 ”覆 各該介電層開孔中形成該導電盲孔。線路層，且於 53. 二1:!:範圍第45項之封裝結構之製法，並中， 第二介電層、設於該第二介 連接兮第 層、及設於該第二介電層中並電性 接忒弟一線路層及該第二線 孔，且最外層之第二線路層具有複數電性 孔，以對應外露各該電性接觸塾。防知層具有複數開 54. 如申請專利範圍第53 於該電性接觸塾上形成導電元t製法，復包括

   ]50938 36