TW201015634A - Method for forming via - Google Patents

Description

201015634 九、發明說明： 【發明所屬之技術領域】 本發明彳系有關於一種半導體製程技術，且特別關於孔 洞的形成方法。 【先前技術】 自1970年代以來元件製造首先開始採用電漿蝕刻技 術，對於電漿技術的暸解與認知也就蘊育而生。在現今的 積體電路製造過程中，必須精確的控制各種材料尺寸至次 ❹微米大小且具有極高的再現性，而由於電漿韻刻是現今技 術中唯一能極有效率地將此工作在高良率下完成，因此電 漿蝕刻便成為積體電路製造過程中的主要技術之一。 電漿蝕刻技術具非等向性及高選擇比等雙重優點，蝕 刻的進行主要靠化學反應來達成，以獲得高選擇比。非等 向性蝕刻的達成，則是靠再沉積的產物或聚合物，沉積於 待餘刻圖形上，在表面的沉積物可被離子打掉，钱刻可繼 續進行，而在側壁上的沉積物，因未受離子的撞擊而保留 ® 下來，阻隔了表面與反應蝕刻氣體的接觸，使得侧壁不受 侵#，而獲得非等向性餘刻。電黎ϋ刻製程有利於姓刻現 今積體電路元件所需要的高深寬比（aspect ratio)孔洞 (via)。若能有效控制電漿條件和氣體化學組成，利用物理 轟擊和化學蝕刻的雙重作用，可進行期望的非等向蝕刻和 選擇性蝕刻，以獲得垂直側壁的孔洞。 然而，在電子元件微小化和高密度化的趨勢下，當進 行傳統單步驟的電漿蝕刻時，請參考第1A圖，若光罩圖 97007/0516-A41787-TW/fmal 201015634 二既曰造成孔洞無法精確的完全著落（landinS)在導 電結構 1 〇 Q沾 via)190。未丄表面而形成未著落的孔洞⑽anding 考洛的孔洞190會在介電層120中形成微溝槽 191。第 IB hi _ 圖顯不微溝槽191的放大圓，微溝槽191的底 ° (指鄰接導電結構的部分，其切線為Α)與導電結 構的侧土/01之間的夾角角度Θ (介於約5度至約40度） 微屢槽191易成為後續沉積材料時的沉積死角， ❿錄刻殘餘物或雜質易卡在微溝槽191中且不易清除。 為使钱刻的孔洞深度能到達所期望的深度，一 般關製，的餘刻參數會以大於期望深度的條件作設定以 避免同深度不足的問題。而傳統製程所形成的孔洞19〇 的深度深，如第1A圖所示，因此使大面積的導電結構刚 的側壁被暴露在钱刻環境下，會增加導電結構1〇〇被钱刻 損壞的比例，使得元件的電性，例如電遷移可靠性 (electromigrati〇n reliability)或電阻電容性能受到影響。 藝 Ik著元件的微縮化及對電性有更嚴苛的要求，傳統製 程能夠提供的改善空間有限，因此本發明的目的就是提供 一種形成孔洞的改良方法，以克服先前技藝之不足。 【發明内容】 本發明提供一種孔洞的形成方法’包括：提供一基底， 包括.一第一介電層，覆蓋該基底；一導電結構，位於該 第一介電層中，以及一弟一介電層，覆蓋該第一介電層及 該導電結構；利用第一姓刻配方進行第—蝕刻步驟，以在 該第二介電層中形成一第一孔洞；以及利用第二蝕刻配方 97007/0516-A41787-TW/final 6 201015634 進仃第一蝕刻步驟，以在該第一孔洞下方形成一第二孔 洞，該第二力、、pq方 一 孔柯至少露出該導電結構的上表面，其中該第 一餘刻步驟的軸彳速率小於該第-#刻步驟。 【實施方式】 本^明之貫施例提供一種孔洞的形成方法。有關各實 施例之製造方式和使用方式係如下所詳述，並伴隨圖示加 以說明。政Φ，闽』 Ο 一 ^τ 圖式和說明書中使用之相同的元件編號係 表不相同或類似之元件。而在圖式中，為清楚和方便說明 以 ，見’有Μ實施例之形狀和厚度或有不符實際之情形。而 Τ所描塊者係特別針對本發明之裝置的各項元件或其整 = ’㉟而’值得注意的是，上述元件並不特別限 定於所顯示或描述者，而是可以熟習此技藝之人士所得之 的各種形式’此外，當一層材料層是位於另一材料層或基 底之上時’其可以是直接位於其表面上或另外插入有其他 中介層。 參 第2Α圖至第2D圖為本發明之一實施例的半導體裝置 的製程剖面圖’其顯示一孔洞的形成方式。請參考第2Α 圖’首先’提供一基底230。基底230包括第一介電層220。 一導電結構240位於第一介電層220中。導電結構240包 括金屬層200及位於金屬層200上方的阻障層（或抗反射 層）201。在一實施例中，金屬層200是鋁化銅，阻障層（或 抗反射層）201是氮化鈦。第二介電層221覆蓋第一介電 層220及導電結構240。第二介電層221的厚度為L。第一 介電層220或第二介電廣221可為氧化矽(Six〇j、摻雜氧 97007/0516-A41787-TW/fmal 201015634 化物旋塗式玻璃、低介電常數之有機或無機材料或其他適 合的介電材料。在一實施例中，第一介電層220及第二介 電層.221皆為氧化矽（SixOy)。 請參考第2B圖，利用一電漿蝕刻裝置，通入第一蝕刻 混合氣體至反應腔室内，並對基底230進行第一蝕刻步驟 以在導電結構240上方的第二介電層221中蝕刻第一孔洞 290。第一孔洞的深度dl是第二介電層221的厚度L的80% 至 100%。 參 第一蝕刻混合氣體包括氟碳化物、碳氧化物、氬氣及 氧氣。氟碳化物包括八氟異丁烯(C4F8)、三氟曱烷(CHF3)、 六氟乙烷(C2F6)、四氟乙烯（C2F4)或六氟丙烯(C3F6)。氟 碳化物的流量可介於8 seem至18 seem。碳氧化物包括一 氧化複。碳氧化物的流量可介於20 seem至200 seem。氬 氧的流量可介於100 seem至300 seem。氧氣的流量可介於 1 seem至15 seem。第一|虫刻步驟的偏屢功率是介於1000W 至2000W，溫度是介於5°C至35°C，操作壓力是介於10mT ® 至50mT。在一實施例中，第一蝕刻步驟是在操作壓力為 30mT、功率為1500W及溫度為20°C的條件下進行，且第 一#刻混合氣體是流量為12 seem的八氟異丁烯、流量為 50 seem的一氧化碳、流量為200 seem的氬氧及流量為5 seem的氧氣。 請參考第2C圖至第2D圖，在停止通入第一蝕刻混合 氣體後，接著通入第二蝕刻混合氣體至電漿蝕刻裝置的反 應腔室中，並對基底230進行第二蝕刻步驟以在第一孔洞 97007/0516-A41787-TW/fmal 8 201015634 290下方形成深度為d2的第二孔洞291。其中，第二蝕刻 步驟的蝕刻速率小於第一蝕刻步驟。第二蝕刻混合氣體包 括氟碳化物、碳氧化物及氬氣。要注意的是，第二蝕刻混 合氣體的氟碳化物與碳氧化物的流量大於第一蝕刻混合氣 體。第一蝕刻混合氣體通有氧氣，第二蝕刻混合氣體未通 氧氣。再者，第二蝕刻步驟的操作壓力最好大於第一蝕刻 步驟。 第二蝕刻混合氣體的氟碳化物的流量可介於11 seem ❹ 至19 seem。碳氧化物的流量可介於100 seem至200 seem。 氬氧的流量可介於150 seem至380 seem。第二钱刻步驟的 操作壓力可介於20 mT至60mT。第二蝕刻步驟的偏壓功 率是介於1000W至2000W，溫度是介於5t：至35〇C。在一 實施例中，第二蝕刻步驟是在操作壓力為40mT、偏壓功率 為1500W及溫度為20°C的條件下進行，且第二蝕刻配方是 流量為15 seem的八氟異丁烯、流量為150 SCCIn的一氧化 石炭及流置為200 seem的氬氧。 在電黎姓刻過程中’由蝕刻混合氣體所形成的部分電 漿是對介電材料進行蝕刻。再者，由蝕刻混合氣體所形成 的4为電裝與被暴露在I虫刻環境中的介電層反應以形成氣 相反應產物。氣相反應物中的部分聚合物會再沉積於孔洞 的内側。氣相反應物中的部分物質會在蝕刻環境中再被分 解成電漿而對介電材料進行蝕刻。 凊參考第2C圖，在蝕刻第二孔洞291的過程中，當位 於第一孔洞290下方的第二介電層221被移除，且導電結 97007/0516-Α41787-TW/fmal 201015634 構240及第一介電層22〇的上表面被暴露出後，孔洞底表 面暴露出的第一介電層220的面積變小，因此，可與電毅 反應並被形成電梁的介電層的.量變少.。再者，相較於第.一 I虫刻混合氣體，第二蝕刻混合氣體能夠與介電層產生較多 的聚合物’因此沉積在介電層上的聚合物的沉積迷率變 高。上述原因造成在阻障層（或抗反射層）201被暴露出 後’孔洞的钕刻速率逐漸變慢，最後聚合物沉積速率與介 電層的蝕刻速率達到平衡，即使電漿蝕刻裝置仍在進行钱 ® 刻製程’孔洞的深度不會大幅增加或不再改變。此外，相 較於第一蝕刻混合氣體，第二蝕刻混合氣體對阻障層（或 抗反射層）201或金屬層200的選擇性較佳，因此在蝕刻 第一介電層220以形成第二孔洞291的過程中，阻障層（或 抗反射層）201或金屬層200的結構不會被钱刻破壞，並 保有本身的厚度及均勻度。 請參考第2D-1圖，所形成的第二孔洞291於阻障層（或 ^ 抗反射層）201的上表面以下的深度d3淺，因此導電結構 240的側壁被暴露在蝕刻環境的面積小’可避免導電結構 240被钱刻破壞而影響元件電性的情況。 第2D-2圖顯示第二孔洞291底部的放大圖，第二孔洞 291的底部203(指鄰接導電結構240的部分，其切線為B) 與導電結構的侧壁2〇2之間的夾角角度认。夾角角度“是 ^於約45度至90度，較佳是介於約60度至90度。由於 第一孔洞291中被暴露的底部表面幾乎是完全水平的，因 此姓刻殘餘物或雜f可㈣的被移除 。此外，後續預期沉 97007/0516-A41787-TW/fmaj 201015634 積的例如鈦或氣 側，而不會造，、、〃鈦的阻障層能夠完全的覆蓋在孔洞内 他可能的金屬層^積死角的問題。當再以例如銅、鎮或其 金屬雜質.擴散、充孔/同以形成插塞時，能夠有效的避免 本發造麵餘 電漿钱刻裝置二知例所揭露之孔洞的形成方法中，是利用 步驟及第二叙對基底進行兩步驟的蝕刻製程。第一蝕刻 侧混合i體㈣是分別通入第一银刻混合氣體及第二 ❹刻混合氣體，證腔室内以對基底進行餘刻。相較於第一钱 的選擇性較佳虫刻混合氣體對阻障層（或抗反射層） 過程中，阻产展因此^刻第二介電層以形成第二孔洞的 ^^ #早曰（或抗反射層）或金屬層的結構不會被蝕 刻破壞，並保有本身的厚度及均句度。 相較於第,. m蝕刻混&氣體，第二蝕刻混合氣體對介電 =广j '、率車父慢。其中，在蝕刻孔洞的過程中，當孔洞 沾的介電層面積變小’可與電漿反應並被形成電漿 G二二一 θ的里變少。再者，相較於第一蝕刻混合氣體，第 #；&1混"1氣體能夠與介電層產生較多的聚合物，因此沉 且電層上的聚合物的沉積速率變高。上述原因造成在 層^或抗反射層）被暴露出後，孔洞的蝕刻速率逐漸 L k最後聚合物沉積速率與介電層的蝕刻速率達到平 衡即使電装钕刻裝置仍在進行触刻製程，孔洞的深度不 會大幅增加或不再改變。 相車乂於習知技術，本發明實施例所形成的孔洞於阻障 層（或抗反射層）的上表面以下的深度淺，因此導電結構 97007/0516-A41787-TW/fmai 11 201015634 的側壁被暴露在蝕刻環境的面積小，即使蝕刻的孔洞未完 全對準導電結構，仍可避免導電結構被蝕刻破壞而影響元 件電性的情況。本發明實施例所形成的孔洞其底部側壁之 間的夾角角度大，亦即，孔洞暴露的底部表面幾乎是完全 水平的，因此蝕刻殘餘物或雜質可輕易的被移除。此外， 後續預期沉積的材料能夠完全的覆蓋在孔洞内侧，而不會 造成沉積死角的問題。 雖然本發明已以較佳實施例揭露如上，然其並非用以 ❿ 限定本發明，任何熟悉此項技藝者，在不脫離本發明之精 神和範圍内，當可做些許更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 第1圖顯示習知半導體裝置的剖面圖。 第2A圖至第2D圖顯示根據本發明之一實施例形成孔 洞的製程剖面圖。 W 【主要元件符號說明】 100〜導電結構；101〜導電結構的側壁；102〜微溝 槽的底部；120〜介電層；190〜孔洞；191〜微溝槽；200 〜金屬層；201〜阻障層（或抗反射層）；202〜導電結 構的侧壁；203〜第二孔洞的底部；220〜第一介電層； 221〜第二介電層；230〜基底；240〜導電結構；290〜第 一孔洞；291〜第二孔洞。 97007/0516-A41787-TW/fmal 12

Claims (1)

1. 201015634 十、申請專利範圍·· 1. 一種孔洞的形成方法， 提供一基底，包括： 一第—介電層，覆蓋縣底； -導電結構’位於該第一介電層中 一第二介電層，覆蓋 利用第-㈣配方進層及該導電結構; 電層中形成一第一孔洞;：:一钱刻步驟’以在該第二介

   利用第二㈣配方進行第二_ > 洞下方形成一第二孔洞，乂在該弟—孔 的上表面， L至少露出該導電結構

   其中該第二蝕刻步驟的蝕刻速率 小於該第一钱刻步 士 t如中請專利範圍第1項所述之孔_形成方法，盆 中该第二钱刻步驟對導電結構的選擇性大於該第一银刻步 驟。 ® 3•⑹中4專利fen帛1項所述之孔洞的形成方法，其 中該第一蝕刻配方包括氟碳化物、碳氧化物及氧氣，該第 二蝕刻配方包括氟碳化物及碳氧化物，但不包含氧氣，且 該第二蝕刻配方的氟碳化物的流量大於該第一蝕刻配方。 4.如申請專利範圍第3項所述之孔洞的形成方法，其 中該含氟碳化物包括八氟異丁烯（C4F8)、三氟曱院 (CHF3)、六氟乙烷（C2F6)、四氟乙烯（C2F4)或六氟丙埽 (C3F6)。 97007/0516-A41787-TW/final 13 201015634 5. 如申請專利範圍第3項所述之孔洞的形成方法，其 中該第一蝕刻配方的氟碳化物的流量是介於8 seem至18 seem，該第二I虫刻配方的氟碳化物的流量是介於11 seem 至 19 seem。 6. 如申請專利範圍第3項所述之孔洞的形成方法，其 中該第二蝕刻配方的碳氧化物的流量大於該第一蝕刻配 方。 7. 如申請專利範圍第6項所述之孔洞的形成方法，其 參 中該第一蝕刻配方的碳氧化物的流量是介於20 seem至200 seem，該第二蚀刻配方的碳氧化物的流量是介於100 seem 至 200 seem ° 8. 如申請專利範圍第3項所述之孔洞的形成方法，其 中該第一#刻配方的氧氣流量是介於1 seem至15seem。 9. 如申請專利範圍第3項所述之孔洞的形成方法，其 中該第一蝕刻配方或該第二蝕刻配方更包括氬氣。 10. 如申請專利範圍第9項所述之孔洞的形成方法， ® 其中該氬氣的流量是介於150 seem至380 seem。 11. 如申請專利範圍第3項所述之孔洞的形成方法， 其中該第二蝕刻步驟的操作壓力大於該第一蝕刻步驟。 12. 如申請專利範圍第11項所述之孔洞的形成方法， 其中該第一蝕刻步驟的操作壓力是介於10 mT至50mT， 該第二蝕刻步驟的操作壓力是介於20 mT至60mT。 13. 如申請專利範圍第3項所述之孔洞的形成方法， 97007/0516-A41787-TW/fmal 14 .201015634 二蝕刻步驟的偏壓功率是介於 其中該第—蝕刻步驟或第 1000W 至 2〇〇〇w。 其中^第如申請專利範圍第1項所述之孔洞的形成方法， 的底料収⑬出該導電結構的側壁，且該第二孔洞 至1_⑻度電結構的侧壁之間的夾角角度是介於45度 並中如申請專利範圍第14項所述之孔洞的形成方法，

   :一孔洞的底部與該導電結構的侧壁之間的夾角角 度是介於60度至90度。 i I6.如申請專利範圍第1項所述之孔洞的形成方法， 其中該第—介電層或該第二介電層包括氧化啊SixOy)。 如申請專利範圍第1項所述之孔洞的形成方法， 其中該導電結構包括一金屬層。 18. 如申請專利範圍第17項所述之孔洞的形成方法， 八中該^電結構更包括一阻障層或抗反射層，位於該金屬 層上方。 19. 如申請專利範圍第18項所述之孔洞的形成方法， 其中該金屬層包括鋁化銅。 2〇，如申請專利範圍第18項所述之孔洞的形成方法， 其中該阻障層或抗反射層包括氮化鈦。 21.如申請專利範圍第1項所述之孔洞的形成方法’ 其中該第一孔洞的深度是該第二介電層的厚度的百分之80 至百分之100。 22.如申請專利範圍第1項所述之孔洞的形成方法 97007/0516-A41787-TW/fmal 15 201015634 其中該第二孔洞的深度是該第二介電層的厚度的百分之30 至百分之80。

   97007/0516-A41787-TW/final 16