TW201014155A - Oscillator, oscillator implementations and method of generating an oscillating signal - Google Patents

Oscillator, oscillator implementations and method of generating an oscillating signal Download PDF

Info

Publication number
TW201014155A
TW201014155A TW098118255A TW98118255A TW201014155A TW 201014155 A TW201014155 A TW 201014155A TW 098118255 A TW098118255 A TW 098118255A TW 98118255 A TW98118255 A TW 98118255A TW 201014155 A TW201014155 A TW 201014155A
Authority
TW
Taiwan
Prior art keywords
inverter
transistor
node
output
oscillator
Prior art date
Application number
TW098118255A
Other languages
English (en)
Inventor
Chan-Kyung Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW201014155A publication Critical patent/TW201014155A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

201014155 六、發明說明： 【發明所屬之技術領域】 諸實施例係關於振盪器及具有振盪器之半導體裝置。舉 例而言，振盪器可用以在半導體電路中產生時脈訊號。鎖 相迴路（PLL)電路包括振盪器以對準資料及時脈。同步 DRAM、圖形DRAM、用於通信系統之晶片等使用鎖相迴 路時脈產生器。 本申請案根據35 U.S.C. 119主張2008年9月19日申請之 韓國申請案第10-2008-0092419號之優先權，該案之内容特 此以全文引用的方式併入。 【發明内容】 諸實施例係關於振盪器及/或包括振盪器之半導體記憶 體裝置。 在一實施例中，振盪器包括第一限流式反相器（starved inverter)及第二限流式反相器。第二限流式反相器之内反 相器交叉耦接至第一限流式反相器之内反相器。振盪器進 一步包括連接至第一限流式反相器之内反相器之輸出端的 第一反相器，及連接至第二限流式反相器之内反相器之輪 出端的第二反相器。 在另一實施例中，振盪器包括第一級及第二級。第一級 包括至少一對交叉轉接之反相器，且第二級包括使交又辑 接之反相器中之一者之輸出反相的至少一反相器。 在又一實施例中，振盪器包括串聯連接之第一至第四電 晶體。第一及第二電晶體係第一類型，且第三及第四電晶 140408.doc 201014155
係二類型。第一與第二電晶體之連接係第一節點，第 二與第三電晶體之連接係H點，且第三與第四電晶體 的連接係第三節點。振進—步包括串聯連接之第五至 第八電晶體。第五及第六電晶體係第一類型，i第七及第 八電晶體係第二類型。第五與第六電晶體之連接係第四節 點’第六與第七電晶體之連接係第五節點，且第七與第八 電:a體的連接係第六節點。第六及第七電晶體之閘極連接 至第二節點’且第五節點連接至第：及第三電晶體之閉 極。振盪器更進一步包括第一反相器及第二反相器。第一 反相器之輸入端連接至第二節點。第一反相器之輸出端連 接至第節點、第二節點、第五電晶體之閘極及第八電晶 體的閘極。第二反相器之輸入端連接至第五節點。第二反 相器之輸出端連接至第四節點、第六節點、第一電晶體之 閘極及第四電晶體的閘極。 振盪器之又一實施例包括第一振盪器電路及第二振盪器 電路。第一振蘯器電路包括第一限流式反相器及第二限流 式反相器。第二限流式反相器之内反相器交又耦接至第一 限流式反相器之内反相器。第一振盪器電路進一步包括第 一反相器及第二反相器。第一反相器具有連接至第一限流 式反相器之内反相器之輸出端的輸入端，且第二反相器具 有連接至第二限流式反相器之内反相器之輸出端的輸入 端。 第二振盪器電路包括第三限流式反相器及第四限流式反 相器。第三限流式反相器連接至第一反相器之輸出端。第 140408.doc 201014155 四限流式反相器之内反相器交叉耦接至第三限流式反相器 之内反相器，且第四限流式反相器連接至第二反相器。第 —振盪器電路亦包括第三反相器及第四反相器。第三反相 器具有連接至第二限流式反相器之内反相器之輸出端的輸 入端且具有連接至第二限流式反相器之輸出端。第四反相 器具有連接至第四限流式反相器之内反相器之輸出端的輸 入端且具有連接至第—❿流式反相器之輸出端。 振盪器之另一實施例包括第一振盪電路及第二振盪電
路第一振盪電路包括第一及第二級。第一級包括至少一 對交叉麵接之反相器。第二級包括連接至交叉耦接之反相 器中之一者之輸出端的至少一反相器。第二振蘯電路包括 第三及第四級。第三級包括至少—對交又㈣之反相器， 且接收來自第二級之反相器的輸出。第四級包括連接至交 又耦接之反相器中之一者之輸出端的至少一反相器，且將 輸出供應至第一級。 振盡 電路。 體。第 係第二 與第三 連接係 第五至 七及第 第四節
器之又-實施例包括第一振盪器電路及第二振盪， 第-振盪器電路包括串聯連接之第一至第四電^ -及第二電晶體係第一類型，且第三及第四電晶旁 類型。第-與第二電晶體之連接係第一節點，第」 電晶體之連接係第二節·點，且第三與第四電晶體, 第二節點。第一振盪器電路進-步包括串聯連接: 第八電晶體。第五及第六電晶體係第-類型，且】 八電晶體係第二類型。第五與第六電晶體之㈣ 點’第六與第七電晶體之連接係第五節點，且第· 140408.doc -6 - 201014155 與第八電::體的連接係第六節點。第一反相器之輸入端連 接至第二節點、第六電晶體之閘極及第七電晶體的閘極。 第反相器之輸入端連接至第五節點、第二電晶體之閑極 及第三電晶體的閘極。 第二振盪器電路包括串聯連接之第九至第十二電晶體。 第九及第十電晶體係第—類型，且第十一及第十：電晶體 係第一類型。第九與第十電晶體之連接係第七節點，第十 與第十一電晶體之連接係第八節·點，且第十一與第十二電 晶體的連接係第九節點。第二振盪器電路進一步包括串聯 連接之第十二至第十六電晶體。第十三及第十四電晶體係 第類型’且第十五及第十六電晶體係第二類型。第十三 與第十四電晶體之連接係第十節點，第十四與第十五電晶 體之連接係第十—節點，且第十五與第十六電晶體的連i 係第十二節點。第三反相器之輸入端連接至第八節點、第 十四電晶體之閘極及第十五電晶體的閘極。第三反相器之 輸出端連接至第四節點、第六節點、第_電晶體之開極及 第四電晶體的閘極。第四反相器之輸入端連接至第十一節 點、第十電晶體之閘極及第十一電晶體的閘極。第四反相P 器之輸出端連接至第三節點、第一節點、第五電晶體 =及第八電晶體的閘極。第一反相器之輸出端連接至第七 節點、第九節點、第十三電晶體之閘極及第十六電晶體的 碣極第一反相器之輸出端連接至第十節點、第十二節 點、第九電晶體之閘極及第十二電晶體的閘極。 如上文所陳述，實施例進一步係關於包括振盪器之半導 140408.d〇, 201014155 體裝置。舉例而言，半導體裝置可為鎖相迴路電路，及/ 或包括鎖相迴路電路之裝置。作為另一實例，半導體裝置 可為記憶體，其中振盪器產生記憶體之時脈訊號。 實施例進一步係關於產生振盪訊號的方法。 該方法之一個實施例包括選擇性地使電流洩漏至一對交 又耦接之反相器中之第一反相器的輸入端且選擇性地自該 對交叉耦接之反相器中之第二反相器之輸入端洩漏電流。 該方法可進一步包括使第一及第二反相器中之一者之輸出 反相。 【實施方式】 自本文中以下給出之詳細描述及隨附圖式將變得更充分 理解該等實施例，其中相似元件由相似參考數字表示，其 僅藉由說明之方式給出且因此並非本發明之限制。 現將參看隨附圖式更充分地描述實例實施例。然而，實 例實施例可以許多不同形式而具體化，且不應被解釋為限 於本文中所陳述之實例實施例。提供實例實施例以使得本 揭示案將為全面的’且將向熟習此項技術者充分傳達範 疇。在一些實例實施例中’未詳細描述熟知過程、熟知裝 置結構及熟知技術以避免對實例實施例之不清楚的解釋。 遍及本說明書，圖式中之相似參考數字表示相似元件。 應暸解，當一元件或層被稱為「位於另一元件或声 上」、「連接至」或「耗接至」另一元件或層時，其可直接 位於另一元件或層上、直接連接至或耦接至另一元件或 層’或可存在介入元件或層。相反’當元件被稱為「直接 140408.doc 201014155 位於另一元件或層上」、「直接連接至」或「直接耦接至 另一元件或層時，可能不存在介入元件或層。如本文中所 使用，術§吾「及/或」包括相關聯之所列項中之一戋多者 的任一及所有組合。 應理解，儘管可在本文中使用術語第一、第二、第=等 來描述各種元件、組件、區域、層及/或區段，但此等元 件、組件、區域、層及/或區段不應受此等術語限制。此 等術語可僅用以將一元件、組件、區域、層或區段與另一 區域、層或區段區分開。因& ’在不脫離實例實施例之教 示的情況下，可將下文論述之第一元件、組件、區域、層 或區段稱為第二元件、組件、區域、層或區段。 「為了描述之簡易起見，可在本文中使用諸如「下方」、 下」下。卩」、上」、「上部」及其類似術語之空間相對 術語以描述如諸圖中所說明的一元件或特徵與另一(苴他） 兀件或特徵之關係、。應理解，除了諸时所描缘之定向 外’空間相對術語亦可意欲涵蓋裝置在使用或操作過程令 之不同定向。舉例而言’若翻轉諸圖中之裳置，則被描述 為在其他元件或特徵「下”戈「下方」之元件繼而將定向 他元,或特徵「上」。因此，實例術語「下」可涵 上」及下」兩者之定向。可另外定向裝置（旋轉90 又或處於其他疋向）’且可相應地理解本文中使用的空間 相對性描述詞。 本文中所使用之術語僅出於描述特定實例實施例之目 且並不欲為限制的。如本文中所使用，除非上下文明 140408.doc 201014155 確地另外指示，否則單數形式「一」及「該」可意欲同樣 包括複數形式。應進一步理解，術語「包含」在用於本說 明書中時規定所陳述之特徵、整體、步驟、操作、元件 及/或組件的存在，但不排除一或多個其他特徵、整體、 步驟、操作、元件、組件、及/或其群組的存在或添加。 除非另外定義，否則本文中所使用之所有術語（包括技 術及科學術語）具有與一般熟習此項技術者通常理解之含 義相同的含義。應進一步理解，諸如常用辭典中所定義之 術語的術語應被解釋為具有與其在相關技術之上下文中的 含義一致之含義且將不以理想化或過於正式之意義解釋， 除非在本文中明確地如此定義。 圖1說明根據一實施例之振盪器。如所示，振盪器包括 第一至第四PMOS電晶體paO、pal、pbO、pbl及第一至第 四 NMOS 電晶體 naO、nal、nbO、nbl。第一 PMOS 電晶體 paO、第二PMOS電晶體pal、第二NMOS電晶體nal及第一 NMOS電晶體naO串聯連接於控制電壓Vctrl與接地VSS之 間。第三PMOS電晶體pbO、第四PMOS電晶體pbl、第四 NMOS電晶體nbl及第三NMOS電晶體nbO串聯連接於控制 電壓Vctrl與接地VSS之間。為易於描述之目的，第一 PMOS電晶體paO與第二PMOS電晶體pal之間的連接為第一 節點daO，第二PMOS電晶體pal與第二NMOS電晶體nal之 間的連接為第二節點dal，且第二NMOS電晶體nal與第一 NMOS電晶體naO之間的連接為第三節點da2。類似地，第 三PMOS電晶體與第四PMOS電晶體之間的連接為第四節點 140408.doc -10· 201014155 dbO，第四PMOS電晶體pbl與第四NMOS電晶體nbl之間的 連接為第五節點dbl，且第四NMOS電晶體nbl與第三 NMOS電晶體nbO之間的連接為第六節點db2。 第一 PMOS電晶體paO之閘極連接至第四節點dbO，第二 PMOS電晶體pal之閘極連接至第五節點dbl，第二NMOS '電晶體nal之閘極連接至第五節點dbl，且第一NMOS電晶 -體naO之閘極連接至第六節點db2。類似地，第三PMOS電 晶體pbO之閘極連接至第一節點daO，第四PMOS電晶體pbl _ 之閘極連接至第二節點dal，第四NMOS電晶體nbl之閘極 連接至第二節點dal，且第三NMOS電晶體nbO之閘極連接 至第三節點da2。 • 圖1之振盪器進一步包括第一反相器fa及第二反相器fb。 • 第一反相器fa具有連接至第二節點dal之輸入端且具有連 接至第一節點daO及第三節點da2之輸出端。第二反相器fb 具有連接至第五節點db 1之輸入端且具有連接至第五節點 • dbO及第六節點db2之輸出端。 如將被瞭解的，第一PMOS電晶體paO、第二PMOS電晶 體pal、第二NMOS電晶體nal及第一 NMOS電晶體naO形成 •第一限流式反相器Sla。在第一限流式反相器Sla中，第二 PMOS電晶體pal及第二NMOS電晶體nal形成第一内反相器 INa而第一 PMOS電晶體paO及第一 NMOS電晶體naO形成外 反相器ONa。類似地，第三PMOS電晶體pbO、第四PMOS 電晶體pbl、第四NMOS電晶體nbl，及第三NMOS電晶體 nbO形成第二限流式反相器Sib。在第二限流式反相器中 140408.doc -11 - 201014155
Sib中’第四PMOS電晶體pbl及第四NMOS電晶體nbl形成 第二内反相器INb而第三PMOS電晶體pbO及第三NMOS電 晶體nbO形成外反相器〇Nb。 如圖1中所示，第一内反相器〗Na之輸入端連接至第二内 反相器INb之輸出端，且第一内反相器INa之輸出端連接至 第二内反相器INb之輸入端。即，第一内反相器iNa及第二 内反相器INb交叉耦接。 第一内反相器INa之輸出端亦連接至第一反相器fa之輸 入端’且第二内反相器INb之輸出端亦連接至第二反相器 fb之輸入端。此外，第二反相器fb之輸出反饋回至第一外 反相器ONa之輸入端，且第一反相器fa之輸出反饋回至第 二外反相器ONb之輸入端。因此，第一限流式反相器sia及 第二限流式反相器Sib可視為第一級，且第一反相器fa及第 二反相器fb可視為第二級，其向第一級提供反饋》亦重要 的是’兩個級皆不包括電感器。 在圖1之實施例中’第二反相器fb之輸出端提供振盪訊 號i，而第一反相器fa之輸出端提供振盪訊號的反相ib。 接下來’將關於圖2及圖3詳細描述圖1之振盪器之操 作。僅出於描述之目的’假設第二節點dal處於足夠低之 電壓L使得第一反相器fa輸出邏輯高電壓，且假設第五節 點db 1處於足夠高之電壓Η使得第二反相器fb輸出邏輯低電 壓。即，低電壓L並非完全邏輯低電壓，且高電壓Η並非 完全邏輯高電壓。替代地，低電壓L低於但接近第一反相 器fa之低跳變點使得第一反相器&將低電壓l反相為高電 140408.doc -12- 201014155 壓。高電壓Η高於但接近第二反相器fb之高跳變點，使得 第二反相器fb將高電壓Η反相為低電壓。在一實施例中， 第一反相器fa及第二反相器fb具有實質上相同的低跳變點 及實質上相同的高跳變點。 第一反相器fa使低電壓L反相以產生高電壓。因此，高 電壓經施加至第三PMOS電晶體pbO及第三NMOS電晶體 nbO之閘極，其關斷第三PMOS電晶體pbO且接通第三 NMOS電晶體nbO，如圖2中所示。第二反相器fb使高電壓 Η反相以產生低電壓。因此，低電壓經施加至第一 PMOS 電晶體paO及第一 NMOS電晶體naO之閘極，其接通第一 PMOS電晶體paO且關斷第一 NMOS電晶體naO，如圖2中所 示0 高電壓Η足夠低使得第二PMOS電晶體pal略微接通且電 流自接通之第一 PMOS電晶體paO洩漏通過第二PMOS電晶 體pal。即，高電壓Η經施加至第一内反相器INa之輸入 端，且使電流洩漏至第一内反相器INa中。低電壓L足夠高 使得第四NMOS電晶體nbl略微接通且電流洩漏通過第四 NMOS電晶體nbl且經由接通之第三NMOS電晶體nbO洩漏 至接地上。即，低電壓經施加至第二内反相器INb之輸入 端，且使電流自第二内反相器INb洩漏。 洩漏通過第二PMOS電晶體pal之電流累積於第二節點 dal處使得第二節點dal上升至高電壓Η。此使第一反相器 fa跳變以使高電壓Η反相且輸出低電壓。洩漏通過第四 NMOS電晶體nbl之電流下拉第五節點dbl處之電壓使得第 140408.doc -13- 201014155 五節點db 1降落至低電壓L。此使第二反相器fb跳變以使低 電壓L反相且輸出高電壓。因此，第一級經組態使得電流 洩漏至第二内反相器INb之輸入端及第一反相器fa之輸入 端，同時電流自第一内反相器INa之輸入端及第二反相器 fb之輸入端洩漏。又，雖然電流洩漏至第二内反相器INb 及第一反相器fa之輸入端，但電流未自第二内反相器INb 及第一反相器fa之輸入端洩漏。類似地，雖然電流自第一 内反相器INa及第二反相器fb之輸入端洩漏，但電流未洩 漏至第一内反相器INa及第二反相器fb之輸入端。 此操作導致圖3中所示之狀態。如所示，第二節點dal處 於足夠高之電壓Η使得第一反相器fa輸出邏輯低電壓，且 第五節點dbl處於足夠低之電壓L使得第二反相器fb輸出邏 輯高電壓。如同之前的情況，低電壓L並非完全邏輯低電 壓，且高電壓Η並非完全邏輯高電壓。替代地，低電壓L 低於但接近第二反相器fb之低跳變點使得第二反相器fb將 低電壓L反相為高電壓。高電壓Η高於但接近第一反相器fa 之高跳變點，使得第一反相器fa將高電壓Η反轉為低電 壓。
在第一反相器fa使高電壓Η反相以產生低電壓的情形 下，低電壓經施加至第三PMOS電晶體pbO及第三NMOS電 晶體nbO之閘極，其接通第三PMOS電晶體pbO且關斷第三 NMOS電晶體nbO，如圖3中所示。第二反相器fb使低電壓L 反相以產生高電壓。因此，高電壓經施加至第一 PMOS電 晶體paO及第一 NMOS電晶體naO之閘極，其關斷第一PMOS 140408.doc -14- 201014155 電晶體paO且接通第一NMOS電晶體naO，如圖3中所示。 高電壓Η足夠低使得第四PMOS電晶體pbl略微接通且電 流自接通之第三PMOS電晶體pbO洩漏通過第四PMOS電晶 體pbl。即，高電壓Η經施加至第二内反相器INb之輸入 端，且使電流洩漏至第二内反相器INb中。低電壓L足夠高 • 使得第二NMOS電晶體nal略微接通且電流洩漏通過第二 • NMOS電晶體nal且經由接通之第一 NMOS電晶體naO洩漏 至接地上。即，低電壓經施加至第一内反相器INa之輸入 籲 端，且使電流自第一内反相器INa洩漏。 洩漏通過第四PMOS電晶體pbl之電流累積於第五節點 dbl處使得第五節點dbl上升至高電壓Η。此使第二反相器 ' fb跳變以使高電壓Η反相且輸出低電壓。洩漏通過第二 NMOS電晶體nal之電流下拉第二節點dal處之電壓使得第 二節點dal降落至低電壓L。此使第一反相器fa跳變以使低 電壓L反相且輸出高電壓。因此，第一級經組態使得電流 ▲ 洩漏至第一内反相器INa之輸入端及第二反相器fb之輸入 攀 端，同時電流自第二内反相器INb之輸入端及第一反相器 fa之輸入端洩漏。又，雖然電流洩漏至第一内反相器INa •及第二反相器fb之輸入端，但電流未自第一内反相器INa . 及第二反相器fb之輸入端洩漏。類似地，雖然電流自第二 内反相器INb及第一反相器fa之輸入端洩漏，但電流未洩 漏至第二内反相器INb及第一反相器fa之輸入端。 結果，達成圖2中所示之狀態。重複以上關於圖2及圖3 所描述之操作使得第一反相器fa及第二反相器fb各分別產 140408.doc •15- 201014155 生振盪訊號ib及i ’其彼此異相180度《振盪訊號i及比展示 於圖1中。 圖4說明用於概念性描述產生根據圖1之實施例之振蘯訊 號之方法的流程圖。如所示，且亦參看圖1，在步驟S410 中，交叉耦接之第一内反相器INa及第二内反相器iNb之輸 出分別由第一反相器fa及第二反相器fb反相以產生振璗訊 號ib及i。在步驟S41 5中，第一級使電流洩漏至第一内反相 器INa及第二内反相器INb中之一者之輸入端，同時自第一 内反相器INa及第二内反相器INb中之另一者之輸入端洩漏 電流。舉例而言，如圖2中所示，電流可洩漏至第二内反 相器INb之輸入端同時電流自第一内反相器INa之輸入端洩 漏。步驟S415中之電流之洩漏發生直至交叉耦接的反相器 INa及INb如由步驟S420所示改變其各別反相狀態。 若交叉耦接之反相器INa及INb改變其各別反相狀態（例 如，經跳變），則在步驟S425中，交又耦接之反相器INa及 INb之輸出由第一反相器fa及第二反相器fb反相以產生振盪 訊號ib及i。即，一旦交叉耦接之反相器INa及INb改變狀 態，則振盪訊號改變狀態。 接著，在步驟S430中，第一級使電流洩漏至第一内反相 器INa及第二内反相器INb中之與步驟S415相較而言相對之 一者的輸入端，同時自第一内反相器INa及第二内反相器 INb中之另一者之輸入端洩漏電流。舉例而言，如圖3中所 示，電流可洩漏至第一内反相器INa之輸入端同時電流自 第二内反相器INb之輸入端洩漏。步驟S430中之電流之洩 140408.doc -16· 201014155 漏發生直至交叉耦接的反相器INa及INb如由步驟S435所示 改變其各別反相狀態。 若交又耦接之反相器INa及INb改變其各別反相狀態（例 如’經跳變），則在步驟S4 10中，交叉耦接之反相器INa及 INb之輸出由第一反相器fa及第二反相器作反相以產生振盪 訊號ib及i。即，一旦交叉耦接之反相器〗Na及INb改變狀 態’則振盪訊號改變狀態，且過程在步驟S410處開始而重 複。 圖5說明振盪器之另一實施例。此實施例與圖1之實施例 相同，圖5之實施例包括第一較小反相器SMa及第二較小 反相器SMb除外。第一較小反相器SMa及第二較小反相器 SMb具有小於第一反相器fa及第二反相器fb之大小。在一 實施例中，形成第一較小反相器SMa及第二較小反相器 SMb之電晶體為用以建立振盪器之處理技術所允許之最小 大小。如將瞭解的，其他反相器之大小取決於振盪器之應 用、所要操作頻率等；即，為設計約束。 如所示，第一較小反相器SMa連接於第一反相器fa之輸 出端與第五節點db 1之間。即，第一較小反相器SMa使第 一反相器fa之輸出反相，且將經反相之輸出供應至第一内 反相器INa及第二反相器fb的輸入端。類似地，第二較小 反相器SMb連接於第二反相器fb之輸出端與第二節點dal之 間。即，第二較小反相器SMb使第二反相器fb之輸出反 相’且將經反相之輸出供應至第二内反相器INb及第一反 相益fa的輸入端。 140408.doc •17· 201014155 第一較小反相器SMa及第二較小反相器SMb建立用於改 變交叉耦接之反相器INa及INb以及第一反相器fa及第二反 相器fb之反相狀態的額外電流路徑。因此，第一較小反相 器SMa及第二較小反相器SMb可被視為第二級以及第一反 相器fa及第二反相器fb之一部分，且第一較小反相器SMa 及第二較小反相器SMb之添加增加振盪訊號ib及i的最大頻 率。 圖6說明圖5之連接至控制電壓產生電路之實施例。將瞭 解，已僅作為實例結合控制電壓產生電路600展示了圖5之 實施例，且此控制電壓產生電路600之應用不限於圖5的實 施例。舉例而言，控制電壓產生電路600可連接至圖1之實 施例。 如所示，控制電壓產生電路600包括連接於電源電壓 VDD與圖5之第一 PMOS電晶體paO及第三PMOS電晶體pbO 之間的PMOS電晶體605。運算放大器610將其輸出端連接 至PMOS電晶體605之閘極。運算放大器610之非反相輸入 端接收參考電壓Vref，且運算放大器610之反相輸入端接 收由PMOS電晶體605供應至圖5的振盪器之控制電壓 Vctrl。藉由改變參考電壓Vref，控制電壓Vctrl改變。即， 可藉由控制參考電壓Vref來控制控制電壓Vctrl。控制電壓 Vctrl影響由振盪器產生之振盪訊號i及ib之頻率。隨著控 制電壓Vctrl增加，振盪訊號i及ib之頻率增加。如將瞭 解，控制電壓Vctrl之最大值限於電源電壓VDD。 圖7說明振盪器之另一實施例。此實施例與圖5之實施例 140408.doc -18· 201014155 相同，第一限流式反相器Sla及第二限流式反相器SIb連接 至NMOS電晶體ncs而非接地VSS除外。NM〇s電晶體ncs連 接於接地VSS與第一 NMOS電晶體na〇及第= NM〇s電晶體 nbO之間。NMOS電晶體ncs在其閘極處接收控制偏壓 vbiasn。控制偏壓Vbiasn控制第一 NM〇s電晶體仙〇及第三 NMOS電晶體nbO之汲極處之電壓位準。改變此電壓位準改 變由振盪器產生之振盪訊號丨及比之頻率。即，隨著偏壓 vbiasn增加，振盪訊號丨及比之頻率增加。 圖8說明振盪器之另一實施例。此實施例與圖6之實施例 相同’已添加圖7之實施例的NMOS電晶體ncs除外。因 此’可藉由控制如關於圖6所描述之控制電壓vctri，藉由 控制如關於圖7所描述之控制偏壓Vbiasn，或藉由控制控 制電壓Vctri及控制偏壓Vbiasn兩者來控制振盪訊號丨及比的 頻率。 圖9說明振盪器之另一實施例。此實施例產生正交振盪 訊號i(ib)及q(qb)。如所示，振盪器包括連接至第二振盪器 電路920之第一振盪器電路910。第一振盪器電路91〇產生 如圖10中所示之同相振盪訊號i(ib)，且第二振盪器電路 920產生如圖1〇中所示之正交相訊號q(qb)。如所示，在圖 10之實施例中，正交相振盪訊號q(qb)與同相振盪訊號…… 異相90度。 第一振盪器電路910及第二振盪器電路920各具有與圖i 之振盡器實施例相同之結構，各別第一振盪器電路91〇及 第二振盪器電路920中的第一反相器fa及第二反相器fb之連 140408.doc •19· 201014155 接除外。因此，為簡要起見，下文將僅詳細描述此等差 別。此外，為區分第一振盪器電路91〇中之元件與第二振 盪器電路920中之元件，第一振盪器電路91〇中之參考標記 包括子尾 i」且第·一振堡益電路920中之參考標記包括字 尾「q」。 如圖9中所示，雖然第一振盪器電路91〇之第一節點da〇i 及第三節點da2i連接在一起，但第一振盪器電路91〇中之 第一反相器hi的輸出端未連接至第一節點daOi及第三節點 da2i。替代地，第一振盪器91〇中之第一反相器fai之輸出 端連接至第二振盪器電路920中的第一節點da0q及第三節 點da2q。因此，第一反相器fai之輸入端連接至第一振盪器 電路910之第一内反相器iNai的輸出端，且第一反相器fai 之輸出端連接至第二振盪器電路92〇之第二外反相器〇Nbq 的輸入端。亦可謂第一反相器fai連接第一反相器電路91〇 及第二反相器電路92〇之第一限流式反相器81以及siaq。 又，雖然第一振盪器電路91〇中之第四節點db〇i及第六 即點db2i連接在一起，但第一振盪器電路91〇中之第二反 相器fbi的輸出端未連接至第四節點及第六節點此21。 替代地，第一振盪器910中之第二反相器fbi之輸出端連接 至第一振盪器電路92〇中的第四節點db〇q及第六節點 db2q。因此，第二反相器比丨之輸入端連接至第一振盪器電 路910之第二内反相器^以的輸出端，且第二反相器作丨之 輸出端連接至第二振盪器電路920之第一外反相器ONaq的 輸入端。亦可謂第二反相器連接第一振盪器電路及 140408.doc -20- 201014155 第二振盪器電路920之第二限流式反相器811^及311^。 轉至弟一振盪器電路92〇，雖然第二振盪器電路920之第 一師點daOq及苐二知點da2q連接在一起，但第二振盡器電 路920中之第一反相器faq的輸出端未連接至第一節點da〇q 及第三節點da2q。替代地，第二振盪器92〇中之第一反相 器faq之輸出端連接至第一振盪器電路91〇中的第四節點 nbOi及第六節點nb2i。因此，第一反相器faq之輸入端連接 至第二振盪器電路920之第一内反相器INaq的輸出端，且 第一反相器faq之輸出端連接至第一振堡器電路之第一 外反相器ONai的輸入端。亦可謂，第一反相器faq將第二 反相器電路920之第一限流式反相器§iaq連接至第一反相 器電路910之第二限流式反相器sibi。 又’雖然第二振盪器電路92〇中之第四節點db〇q及第六 節點db2q連接在一起，但第二振盪器電路92〇 _之第二反 相器fbq的輸出端未連接至第四節點db〇q及第六節點 db2q。替代地’第二振盪器92〇中之第二反相器之輸出 端連接至第一振盪器電路91〇中的第一節點da〇i及第三節 點da2i。因此’第二反相器fbq之輸入端連接至第二振盪器 電路920之第二内反相器INbq的輸出端，且第二反相器 之輸出端連接至第一振蘆器電路91〇之第二外反相器〇Nbi 的輸入端。亦可謂’第二反相器fbq將第二振盪器電路92〇 之第二限流式反相器SIbq連接至第一振盪器電路91〇之第 一限流式反相器Slai。 接下來，將關於圖11至圖14詳細地描述圖9之振盪器之 140408.doc •21 · 201014155 操作，且將藉由比較且參考上文關於圖2至圖3所描述之圖 1之實施例的操作來描述圖9之振盪器之操作。關於上文關 於圖2及圖3所論述之高電壓η及低電壓L進行之相同假設 同樣適用於圖11至圖14。圖11類似於圖2在於圖u展示第 一振盈器電路910之處於低電壓L之第二節點dali及第一振 盪器電路910的處於高電壓之第五節點dblie因此，第一 振蘯器電路910之第一反相器fai及第二反相器fbi分別輸出 高電壓及低電壓’作為同相振盪訊號比及i。此等高電壓及 低電壓供應至第二振盪器電路920而非第一振盪器電路 910。 然而’相較於關於圖2所描述之振盪器之操作，由第一 反相器fai及第二反相器fbi輸出的高電壓及低電壓經供應 至第二振盪器電路920之相同的相應節點。因此，且參看 圖2之描述：第二振盪器電路920之第三PMOS電晶體pbOq 及第一 NMOS電晶體naOq關斷；電流經由第二pm〇S電晶 體palq洩漏至第二振盪器電路920之第二節點dalq ;且電 流經由第四NMOS電晶艘nblq自第二振盪器電路920之第五 節點dblq洩漏。因此，此將具有在第二節點dalq處產生高 電壓Η及在第五節點dblq處產生低電壓L之效應，且第一 反相器faq及第二反相器fbq經跳變以分別輸出低電壓及高 電壓作為正交相振盪訊號qb及q。 圖12類似於圖3在於圖12展示第一振盈器電路910之處於 高電壓Η之第二節點dali及第一振盪器電路910的處於低電 壓之第五節點dbl。因此，第一振盪器電路910之第一反相 140408.doc -22- 201014155 器fai及第二反相器fbi分別輸出低電壓及高電壓作為同 相振盪訊號比及〗。此等低電壓及高電壓供應至第二振盪器 電路920而非第一振盈器電路91〇。 然而，相較於關於圖3所描述之振盪器之操作，由第一 反相器fai及第二反相器fbi輸出的低電壓及高電壓經供應 至第二振盪器電路920之相同的相應節點。因此，且參看 圖3之描述：第二振盪器電路92〇之第一 pM〇s電晶體pa〇q 及第三NMOS電晶體na〇q關斷；電流經由第二NM〇s電晶 體nalq自第二振盪器電路920之第二節點dalq洩漏；且電 流經由第四PMOS電晶體pb 1 q洩漏至第二振盪器電路92〇的 第五節點dblq。因此，此將具有在第二節點心^處產生低 電壓L及在第五節點dblq處產生高電壓[之效應，且第一反 相器faq及第二反相器fbq經跳變以分別輸出高電壓及低電 壓作為正交相振盪訊號qb及q。 圖13類似於圖2在於圖13展示第二振盪器電路92〇之處於 低電壓L之第二節點dali及第二振盘器電路“ο的處於高電 壓之第五卽點dbl。因此’第二振盈器電路920之第一反相 器faq及第二反相器fbq分別輸出高電壓及低電壓，作為正 父相振盪訊號qb及q。此等南電壓及低電壓經供應至第一 振蘯器電路910而非第二振盪器電路920。 然而’相較於上文關於圖11所描述之操作，由第一反相 器faq及第二反相器fbq輸出之高電壓及低電壓分別供應至 第一振盪器電路910之第二限流式反相器sibi及第一限流式 反相器Slai。因此’第一振盡器電路910之第三PMOS電晶 140408.doc -23- 201014155 體pbOi及第一 NMOS電晶體naOi接通；第一 pm〇S電晶體 paOi及第三NMOS電晶體nbOi關斷；電流經由第二nm〇S電 晶體nali自第一振盡器電路910之第二節點da li洩漏；且電 流經由第四PMOS電晶體pb 1 i洩漏至第一振盪器電路9丨〇之 第五節點db 1 i。因此，此將具有在第二節點da 1 i處產生低 電壓L及在第五節點db 1 i處產生高電壓Η之效應，且第一反 相器fai及第二反相器fbi經跳變以分別輸出高電壓及低電 壓作為同相振盪訊號ib及i。 圖14類似於圖3在於圖14展示第二振盪器電路920之處於 參 高電壓Η之第二節點dalq及第二振盪器電路920的處於低電 壓之第五節點dblq。因此，第二振盪器電路92〇之第一反 相器faq及第二反相器fbq分別輸出低電壓及高電壓，作為 . 正交相振盪訊號qb及q。此等低電壓及高電壓經供應至第 . 一振盪器電路910而非第二振盪器電路92〇。 然而’相較於關於圖3所描述之振盪器之操作，由第一 反相器faq及第二反相器fbq輸出之低電壓及高電壓分別供 ❹ 應至第一振盪器電路91〇之第二限流式反相器SIbi及第一限 流式反相器Slai。因此，第一振盪器電路9〖〇之第一 pM〇s 電晶體paOi及第三NMOS電晶體nb0i接通；第一振盪器電 · 路910之第三PM0S電晶體pb〇i及第一 NM〇s電晶體na〇i關 斷；電流經由第二PMOS電晶體pali洩漏至第一振盪器電 路91 〇的第二節點dal 1 ;且電流經由第四NM〇s電晶體nb i i 自第—振盪器電路910之第五節點dbH洩漏。因此，此將 具有在第二節點dali處產生高電壓H及在第五節點肋丨丨處 140408.doc -24- 201014155 產生低電壓L之效應’且第一反相器fai及第二反相器fbi經 跳變以分別輸出低電壓及高電壓作為同相振盪訊號ib及i。 若施加至第一振盪器電路910之第一控制電壓Vctrli與施 加至第二振盪器電路920之第二控制電壓vctriq相同，則圖 9之實施例中之振盪器的組態自然地或固有地產生與同相 振盈訊號i(ib)異相90度之正交相振盈訊號q(qb)。然而，可 藉由關於彼此改變第一控制電壓Vctrli及第二控制電壓 Vctrlq來改變此相位差。即，產生第一控制電壓vctrli與第 一控制電壓Vctrlq之間的差異使同相振盪訊號與正交相振 盪訊號之間的相位差自90度變化。 圖15A至圖15B說明用於概念性描述產生根據圖9之實施 例之振盪訊號之方法的流程圖。如所示，且亦參看圖9， 在步驟S1510中，第一振盡器電路910之交又辆接之第一内 反相器INai及第二内反相器INbi之輸出分別由第一振盡器 電路910的第一反相器fai及第二反相器fbi反相以分別產生 同相振盪訊號ib及i。在步驟S1515中，回應於第一振盈器 電路910之第一反相器fai及第二反相器fbi之輸出，第二振 盪器電路920之第一級使電流洩漏至第一内反相器爪叫及 第二内反相器INbq中之一者的輸入端，同時自第一内反相 器INaq及第二内反相器INbq中之另一者之輸入端浪漏電 流。舉例而言’如圖11中所示，電流可洩漏至第二内反相 器INbq之輸入端同時電流自第一内反相器iNaq之輸入端茂 漏。步驟S1 5 15中之電流之洩漏發生直至第二振盡器電路 920之交又鵪接的反相器INaq及INbq如由步驟S1520所示改 140408.doc •25- 201014155 變其各別反相狀態。 若交叉耦接之反相器INaq及INbq改變其各別反相狀態 (例如’經跳變），則在步驟S1525中，反相器INaq及INbq 之輸出由第二振盪器電路920之第一反相器faq及第二反相 器fbq反相以產生正交相振盪訊號qb及q。即，一旦交叉耦 接之反相器INaq及INbq改變狀態，則正交相振盪訊號改變 狀態。 接下來’在步驟S1530中’回應於第二振盪器電路920之 第一反相器faq及第二反相器fbq之輸出，第一振盪器電路 910之第一級使電流洩漏至第一内反相器INai及第二内反 相器INbi中之一者的輸入端，同時自第一内反相器iNai及 第二内反相器INbi中之另一者之輸入端洩漏電流。舉例而 言，假設步驟S1 5 15遵循圖11之實例操作，則如圖14中所 示，電流可自第一内反相器INai之輸入端洩漏同時電流洩 漏至第二内反相器INbi的輸入端。步驟S1530中之電流之 洩漏發生直至第一振盪器電路910之交叉耦接的反相器 INai及INbi如由步驟S1535所示改變其各別反相狀態。 若第一振盪器電路910之交叉耦接之反相器INai及INbi改 變其各別反相狀態（例如，經跳變）’則在步驟S1540中， 交又搞接之反相器INai及INbi之輸出由第一振盡器電路91〇 的第一反相器fai及第二反相器fbi反相以產生同相振盪訊 號ib及i，如圖15B中所示。即，一旦交又耦接之反相器 INai及INbi改變狀態，則同相振盪訊號改變狀態。 在步驟S1545中，回應於第一振盪器電路910之第一反相 140408.doc -26· 201014155 |§fai及第一反相益fbi之輸出’第二振盘器電路920之第一 級使電流漁漏至第一内反相器INaq及第二内反相器iNbq中 之一者的輸入端’同時自第一内反相器INaq及第二内反相 器INbq中之另一者之輸入端洩漏電流。舉例而言，如圖12 中所示’電流可自第二内反相器INbq之輸入端洩漏同時電 流泡漏至第一内反相器INaq之輸入端。步驟s 1545中之電 流之洩漏發生直至第二振盪器電路920之交叉柄接的反相 器INaq及INbq如由步驟S1550所示改變其各別反相狀態。 若交叉耦接之反相器INaq及INbq改變其各別反相狀態 (例如’經跳變）’則在步驟S1555中，交又耦接之反相器 INaq及INbq之輸出由第二振盪器電路920之第一反相器faq 及第二反相器fbq反相以產生正交相振盪訊號iq及q。即， 一旦交叉耦接之反相器INaq及INbq改變狀態，則正交相振 盪訊號改變狀態。 接著，在步驟S1560中，回應於第二振盡器電路920之第 一反相器faq及第二反相器fbq之輸出，第一振盪器910之第 一級使電流洩漏至第一内反相器INai及第二内反相器iNbi 中之一者的輸入端’同時自第一内反相器INai及第二内反 相器INbi中之另一者之輸入端洩漏電流。舉例而言，假設 步驟S 15 4 5遵循圖12之實例操作，則如圖13中所示，電流 可洩漏至第一内反相器INai之輸入端同時電流自第二内反 相器INbi的輸入端洩漏。步驟s 1 560中之電流之洩漏發生 直至第一振盪器電路910之交又耦接的反相器iNai&INbi如 由步驟S1565所示改變其各別反相狀態。 140408.doc •27- 201014155 若第一振盪器電路91〇之交叉耦接之反相器1]^1及11^^改 變其各別反相狀態（例如’經跳變）’則處理返回至圖15A 之步驟S1510且交叉耦接之反相器INai及INbi之輸出由第一 振盪器電路910的第一反相器fai及第二反相器fbi反相以產 生同相振盪訊號ib及i。即，一旦交叉耦接之反相器INai及 INbi改變狀態，則同相振盪訊號改變狀態。 圖16說明振盪器之另一實施例。此實施例與圖9之實施 例相同，圖16之實施例包括第一振盪器電路910中之第一 較小反相器SMai及第二較小反相器SMbi以及第二振盪器 電路920中的第一較小反相器SMaq及第二較小反相器SMbq 除外。第一較小反相器SMai及第二較小反相器SMbi具有 小於第一振盪器電路910中之第一反相器fai及第二反相器 fbi之大小。類似地，第一較小反相器SMaq及第二較小反 相器SMbq具有小於第二振蘯器電路920中之第一内反相器 faq及第二内反相器fbq之大小。在一實施例中，第一振盪 器電路910之第一反相器fai及第二反相器fbi具有與第二振 蘯器電路920之第一反相器faq及第二反相器fbq相同的大 小。在一實施例中，形成較小反相器SMai/SMaq及 SMbi/SMbq之電晶體為用以建立振盪器之處理技術所允許 的最小大小。如將瞭解的，其他反相器之大小取決於振盪 器之應用、所要操作頻率等；即，為設計約束。 如所示’在第一振盪器電路910中’第一較小反相器 SMai連接於第一反相器fai之輸出端與第五節點dbli之間。 即’第一較小反相器SMai使第一反相器fai之輸出反相， 140408.doc 201014155 且將經反相之輸出供應至第一内反相器INai及第二反相器 fbi的輸入端。類似地，第二較小反相器SMbi連接於第二 反相器fbi之輸出端與第二節點dali之間。即，第二較小反 相器SMbi使第二反相器fbi之輸出反相，且將經反相之輸 出供應至第二内反相器INbi及第一反相器fai的輸入端。 如所示，在第二振盪器電路920中，第一較小反相器 SMaq連接於第一反相器faq之輸出端與第五節點db丨q之 間。即，第一較小反相器SMaq使第一反相器faq之輸出反 相’且將經反相之輸出供應至第一内反相器INaq及第二反 相器fbq的輸入端。類似地，第二較小反相器sMbq連接於 第二反相器fbq之輸出端與第二節點dalq之間》即，第二 較小反相器SMbq使第二反相器fbq之輸出反相，且將經反 相之輸出供應至第二内反相器INbq及第一反相器faq的輸 入端。 第一較小反相器SMai/SMaq及第二較小反相器 SMbi/SMbq建立用於改變交又耦接之反相器INai/INaq及 INbi/INbq以及第一反相器fai/faq及第二反相器fbi/fbq之反 相狀態的額外電流路徑。因此，第一較小反相器 SMai/SMaq及第二較小反相器SMbi/SMbq之添加增加同相 振盪訊號i(ib)及正交相振盪訊號q(qb)之最大頻率。 圖1 7說明包括較小反相器之振盪器之另一實施例。此實 施例與圖9之實施例相同’圖17之實施例包括第一振蘯器 電路910中之第一較小反相器SMai'及第二較小反相器 SMbi·以及第二振盪器電路920中的第—較小反相器SMaqi 140408.doc -29- 201014155 及第二較小反相器SMbq，除外。第一較小反相器SMai，及第 二較小反相器SMbi'具有小於第一振盪器電路91〇中之第一 反相益fai及第·一反相fbi之大小。類似地，第^一較小反 相器SMaq’及第二較小反相器SMbq，具有小於第二振盪器電 路920之第一内反相器faq及第二内反相器fbq之大小。在一 實施例中，第一振盪器電路910之第一反相器fai&第二反 相器fbi具有與第二振盪器電路92〇之第一反相器faq及第二 反相器fbq相同的大小。在一實施例中，形成較小反相器 SMai’/SMaq’及SMbi’/SMbq，之電晶體為用以建立振盪器之 處理技術所允許的最小大小。如將瞭解的，其他反相器之 大小取決於振盪器之應用、所要操作頻率等；即，為設計 約束。 如所示，第一振盪器電路910中之第一較小反相器SMai， 連接於第一振盪器電路910中之第一反相器fai之輸出端與 第二振盪器電路920中之第五節點dblq之間。即，第一較 小反相器SMai’使第一振盪器電路91〇中之第一反相器fai之 輸出反相，且將經反相之輸出供應至第二振盪器電路920 中之第一内反相器INaq及第二反相器fbq的輸入端。類似 地’第一振盪器電路910中之第二較小反相器SMbi，連接於 第一振盪器電路中之第二反相器fbi的輸出端與第二振盪器 電路920中之第二節點dalq之間。即，第二較小反相器 SMbi’使第一振盪器電路91〇之第二反相器比丨之輸出反相， 且將經反相之輸出供應至第二振盪器電路920之第二内反 相器INbq及第一反相器faq的輸入端。 140408.doc -30- 201014155 如所示，在第二振盡器電路92〇中，第一較小反相器 SMaq·連接於第二振盈器電路92〇之第一反相器之輸出 端與第一振盪器電路910之第二節點daU之間。即，第一 較小反相器SMaq使第二振盪器電路92〇中之第一反相器 faq之輸出反相，且將經反相之輸出供應至第一振盪器電 • 路91〇中之第二内反相器INbi及第一反相器fai的輸入端。 類似地，第二較小反相器SMbq，連接於第二振盪器電路92〇 之第一反相器fbq之輸出端與第一振盪器電路91〇之第五節 _ 點心11之間。即，第二較小反相器SMbq使第二振盪器電路 920中之第二反相器fbq之輸出反相，且將經反相之輸出供 應至第一振盪器電路之第一内反相器INai及第二反相器 的輸入端。 第一較小反相器SMai'/SMaq，及第二較小反相器 SMbi'/SMbq·建立用於改變交又耦接之反相器INai/INaq及 INbi/INbq以及第一反相器fai/faq及第二反相器fbi/fbq之反 φ 相狀態的額外電流路徑。因此，第一較小反相器 SMai'/SMaq'及第二較小反相器SMbi，/SMbq，之添加增加同 相振盪訊號i(ib)及正交相振盪訊號q(qb)之最大頻率。 圖1 8說明連接至控制電壓產生電路的圖1 6之實施例。將 . 瞭解，已僅作為實例結合控制電壓產生電路1 800展示了圖 1 6之實施例，且此控制電壓產生電路1 800之應用不限於圖 16的實施例。舉例而言，控制電壓產生電路1800可連接至 圖9之實施例。 如所示’控制電壓產生電路1800包括連接於電源電壓 140408.doc -31 _ 201014155 VDD與圖16中之第一振盪器電路91〇之第一 pM〇s電晶體 paOi及第二PMOS電晶體pb〇i以及圖16中之第二振盪器電路 920中之第一 PMOS電晶體pa〇q及第三PM〇s電晶體pb〇q2 間的PMOS電晶體1805。運算放大器181〇將其輸出端連接 至PMOS電晶體1805之閘極。運算放大器181〇之非反相輸 入端接收參考電壓Vref，且運算放大器1810之反相輸入端 接收由PMOS電晶體1805供應至圖18的振盪器之控制電壓 Vctrl。藉由改變參考電壓vref，控制電壓vetri改變。即， 可藉由控制參考電壓Vref來控制控制電壓vctri。控制電壓 Vctrl作為控制電壓供應至第一振盪器電路91〇及第二振盪 器電路920兩者，且影響同相振盪訊號……及正交相振盪 訊號q(qb)之頻率。即，隨著控制電壓vctrl增加，同相振 盪訊號i(ib)及正交相振盪訊號q(qb)之頻率增加。如將瞭解 的’控制電壓Vctrl之最大值限於電源電壓Vdd。 圖19說明連接至第一及第二控制電壓產生電路的圖16之 實施例。將瞭解，已僅作為實例結合第一控制電壓產生電 路1900及第二控制電壓產生電路1950展示了圖16之實施 例，且此等控制電壓產生電路1900及1950之應用不限於圖 16的實施例。舉例而言，第一控制電壓產生電路丨9〇〇及第 二控制電壓產生電路1950可連接至圖9之實施例。 如所示，第一控制電壓產生電路1900包括連接於電源電 壓VDD與圖16中之第一振盪器電路910之第一 PMOS電晶體 paOi及第三PMOS電晶體pbOi之間的PMOS電晶體1905。運 算放大器1910將其輸出端連接至PMOS電晶體1905之閘 140408.doc •32· 201014155 極。運算放大器1910之非反相輸入端接收第一參考電壓 Vrefl，且運算放大器1910之反相輸入端接收由PMOS電晶 體1905供應至圖19的振盪器之控制電壓Vctrli。藉由改變 第一參考電壓Vrefl，第一控制電壓Vctrli改變。即，可藉 由控制第一參考電壓Vrefl來控制第一控制電壓Vctrli。第 一控制電壓Vctrli作為控制電壓供應至第一振盪器電路 910 ° 如進一步所示，第二控制電壓產生電路1950包括連接於 電源電壓VDD與圖16中之第二振盪器電路920之第一 PMOS 電晶體paOq及第三PMOS電晶體pbOq之間的PMOS電晶體 1955。運算放大器1960將其輸出端連接至PMOS電晶體 1955之閘極。運算放大器1960之非反相輸入端接收第二參 考電壓Vref2，且運算放大器1960之反相輸入端接收由 PMOS電晶體1955供應至第二振盪器電路920之控制電壓 Vctrlq。藉由改變第二參考電壓Vref2，第二控制電壓 Vctrlq改變。即，可藉由控制第二參考電壓Vref2來控制第 二控制電壓Vctrlq。第二控制電壓Vctrlq作為控制電壓供 應至第二振盪器電路920。 第一控制電壓Vctrli及第二控制電壓Vctrlq影響同相訊號 i(ib)與正交相訊號q(qb)之間的頻率及相位差。若第一控制 電壓與第二控制電壓設定為相等，則同相訊號i(ib)與正交 相訊號q(qb)具有90度之相位偏移。並且，隨著第一控制電 壓Vctrli及第二控制電壓Vctrlq增加，同相訊號i(ib)及正交 相訊號q(qb)之頻率增加。另外，若第一控制電壓Vctrli與 140408.doc -33· 201014155 第二控制電壓Vctrlq不同，則同相振盪訊號與正交相振盪 訊號之間的相位差不同於90度。如將暸解的，歸因於製造 裕度，將第一控制電壓與第二控制電壓設定為確切相同可 能並不導致同相振盪訊號i(ib)與正交相振盪訊號q(qb)之間 確切為90度的相位差。因此，第一控制電壓Vctrli及第二 控制電壓Vctrlq可用以調諧振盪器以產生同相振盪訊號 i(ib)與正交相振盪訊號q(qb)之間更確切為90度的相位差。 圖20說明振盪器之另一實施例。此實施例與圖16之實施 例相同，第一振盪器電路910及第二振盪器電路920之第一 限流式反相器Slai/SIaq及第二限流式反相器SIbi/SIbq連接 至NMOS電晶體ncs而非接地VSS除外。NMOS電晶體ncs連 接於接地VSS與第一振盪器電路910及第二振盪器電路920 之第一 NMOS電晶體naOi/naOq及第三NMOS電晶體 nbOi/nbOq之間。NMOS電晶體ncs在其閘極處接收控制偏壓 Vbiasn。控制偏壓Vbiasn控制第一 NMOS電晶體naOi/naOq 及第三NMOS電晶體nbOi/nbOq之汲極處之電壓位準。改變 此電壓位準改變由振盪器產生之同相振盪訊號i(ib)及正交 相振蘆訊號q(qb)之頻率。即，隨著控制偏壓Vbiasn增加， 同相振盪訊號i(ib)及正交相振盪訊號q(qb)之頻率增加。 圖21說明振盪器之另一實施例。此實施例與圖16之實施 例相同，以下各項除外：（i)第一振盪器電路910之第一限 流式反相器Slai及第二限流式反相器SIbi連接至第一偏壓 NMOS電晶體ncsl而非接地VSS ;及（ii)第二振盪器電路920 之第一限流式反相器Slaq及第二限流式反相器SIbq連接至 140408.doc -34- 201014155 第二偏壓NMOS電晶體ncs2而非接地VSS。 第一偏壓NMOS電晶體ncsl連接於接地VSS與第一振盪 器電路910之第一 NMOS電晶體naOi及第三NMOS電晶體 nbOi之間。第二偏壓NMOS電晶體ncs2連接於接地VSS與第 二振盪器電路920之第一 NMOS電晶體naOq及第三NMOS電 晶體nbOq之間。第一NMOS電晶體ncsl及第二NMOS電晶 體ncs2分別在其閘極處接收第一控制偏壓Vbiasn 1及第二控 制偏壓Vbiasn2。因此，在此實施例中，可獨立地控制第 一振盪器電路910之第一 NMOS電晶體naOi及第三NMOS電 晶體nbOi之汲極處的電壓位準與第二振盪器電路920之第 一 NMOS電晶體naOq及第三NMOS電晶體nbOq之汲極處的 電壓位準。 若將第一控制偏壓Vbiasnl與第二控制偏壓Vbiasn2設定 為相等，則同相訊號i(ib)及正交相訊號q(qb)具有90度之相 位偏移。並且，隨著第一控制偏壓Vbiasnl及第二控制偏 壓Vbiasn2增加，同相訊號i(ib)及正交相訊號q(qb)之頻率 增加。另外，若第一控制偏壓Vbiasnl與第二控制偏壓 Vbiasn2不同，則同相振盪訊號與正交相振盪訊號之間的 相位差不同於90度。如將瞭解的，歸因於製造裕度，將第 一控制偏壓與第二控制偏壓設定為確切相同可能並不導致 同相振盪訊號i(ib)與正交相振盪訊號q(qb)之間確切為90度 的相位差。因此，第一控制偏壓Vbiasnl及第二控制偏壓 Vbiasn2可用以調諧振盪器以產生同相振盪訊號i(ib)與正交 相振盪訊號q(qb)之間更確切為90度的相位差。 140408.doc -35- 201014155 圖22至圖25說明振盪器之其他實施例。圖22說明圖以及 圖20之實施例之組合。圖23說明圖19及圖21之實施例之組 合。圖24說明圖19及圖20之實施例之組合。圖25說明圖18 及圖21之實施例之組合。此等實施例之操作自上文對圖18 至圖21之實施例的描述將顯而易見。 圖26至圖32說明實作例實施例。 圖26說明鎖相迴路電路（PLL)之方塊圖。如所示，PLL包 括偵測參考時脈訊號CLK_ref與壓控時脈訊號clk_vco之 間的相位差之相位偵測器2610。相位偵測器2610輸出指示 所偵測相位差之電壓。低通濾波器261 5對自相位偵測器 2610輸出之電壓進行濾波。壓控振盪器262〇接收經濾波之 電壓，且基於經濾波之電壓產生壓控時脈CLK_vc〇。壓控 振蘯器2620可為上文所描述之振盡器實施例中之任一者。 舉例而言，壓控振盪器2620可為圖5之實施例，其中經濾 波之電壓供應為控制電壓Vctrl且振盪訊號i為壓控時脈訊 號 CLK_vco。 PLL廣泛用於記憶體晶片之高速介面區塊中。舉例而 言’ PLL可用作高速介面區塊中之時脈產生器。pLL以此 方式之使用展示於圖27中。此實施例之pll可為上文關於 圖26所描述之PLL。 圖28說明半導體裝置之應用之實例實施例。如所示，此 實施例包括連接至記憶體控制器2220之記憶體2210。記憶 體2210可為使用振盪器之任何記憶體，且振盪器可為適合 於特定記憶體的上文所描述之實施例中的任一者。記憶體 140408.doc -36 · 201014155 控制器2220供應用於控制記憶體2210之操作的輸入訊號。 舉例而言，記憶體控制器2220供應命令CMD及位址訊號。 圖29說明又一實施例。此實施例與圖28之實施例相同， 記憶體2210及記憶體控制器2220已具體化為卡2330除外。 舉例而言，卡2330可為諸如快閃記憶體卡之記憶體卡。 即，卡233 0可為滿足用於配合諸如數位相機、個人電腦等 的消費型電子裝置使用之任何工業標準之卡。將瞭解，記 憶體控制器2220可基於由卡2330自另一（例如，外部）裝置 接收之控制訊號控制記憶體2210。 圖30說明又一實作例實施例。如所示，記憶體221 〇可與 主機系統2410連接。主機系統2410可為諸如個人電腦、數 位相機等之處理系統。主機系統241 〇可使用記憶體2210作 為抽取式儲存媒體。如將瞭解的’主機系統2410供應用於 控制記憶體2210之操作的輸入訊號。舉例而言，主機系統 2410供應命令CMD及位址訊號。 圖31說明主機系統2410連接至圖29之卡2330的實施例。 在此實施例中，主機系統2410向卡2330施加控制訊號使得 記憶體控制器2220控制記憶體2210之操作。 圖32說明又一實作例實施例。如所示，記憶體22丨〇可連 接至電腦系統2010内之中央處理單元（cpu)262〇。舉例而 5 ’電胳I系統2610可為個人電腦、個人資料助理等。記憶 體2210可直接與CPU 2620連接，經由匯流排與cpu 262〇 連接等。將瞭解，為清楚起見，圖32未說明可包括於電腦 系統2610内之全部組件。 140408.doc •37- 201014155 圖33說明本發明之另一實施例。圖33可表示上文所描述 之半導體裝置實施例之另一攜帶型應用。如所示，此實施 例包括記憶體3010,其可為上文所描述之半導體裝置實施 例中之任一者。在此實施例及先前實施例中之任一者中， 記憶體3010可包括一或多個積體電路晶粒，其中每一晶粒 具有一根據各種實施例操作之記憶體陣列。此等IC晶粒可 為配置於諸如習知動態隨機存取記憶體（DRAM)模組之模 組中之分離、獨立的記憶體裝置，或其可與其他晶片上功 能性整合。在後者實施例中，記憶體3010可為如上文所描 參 述之I/O處理器或微控制器之一部分。 舉例而言，此實施例及其他攜帶型應用實施例可為攜帶 型筆圯型電腦、數位靜態及/或視訊攝影機、個人數位助 理、行動（蜂巢式）掌上型電話單元、導航裝置、GPS系 . 統、音訊及/或視訊播放器等。當然，存在記憶體3〇1〇之 其他非攜帶型應用。舉例而言’此等應用包括大型網路伺 服器或可自非揮發性記憶體裝置受益之其他計算裝置。 如圖33中所示，此實施例包括處理器或cpu 351〇，其使 © 用體3010作為用以儲存用於其執行之程式碼及資料的 程式記憶體。或者，記憶體3〇1〇可用作用於程式碼及資料 之非揮發性儲存之大量儲存裝置。攜帶型應用實施例可經 由I/O介面35 15與諸如個人電腦或電腦之網路之其他裝置 通信。此I/O介面3515可提供對電腦周邊匯流排、高速數 位通信傳輸線或用於非導波型傳輸之天線的存取。可使用 如由圖33中之匯流排35〇〇所表示之習知電腦匯流排架構來 140408.doc •38- 201014155 完成處理器與記憶體3010之間及處理器3510與ι/ο介面 35 1 5之間的通信。此外，本發明不限於此架構。舉例而 言，記憶體30 10可由圖29之實施例替代，且與處理器35 1〇 之通信可經由記憶體控制器3020進行。此外，1/〇介面 3515可經由記憶體控制器3020與記憶體3010通信，或若記 憶體控制器3020不存在則直接與記憶體3010通信。在攜帶 型應用中’上文所描述之組件經由電源匯流排3525由電池 3520供電。 在如此描述本發明後，將顯而易見，可以許多方式變化 本發明。此等變化不應視為脫離本發明，且所有此等修改 意欲包括於本發明之範疇内。 【圖式簡單說明】 圖1說明根據一實施例之振盪器； 圖2至圖3說明圖1中之振盪器之操作； 圖4說明用於概念性描述產生根據圖1之實施例之振盪訊 號之方法的流程圖； 圖5至圖8各說明根據另一實施例的振盪器； 圖9說明根據一實施例之產生相位偏移振盪訊號的振盪 &§ ， 圖10說明由圖9之實施例產生的振盪訊號； 圖11至圖14說明圖9中之振盪器之操作； 圖15A至圖15B說明用於概念性描述產生根據圖9之實施 例之振盪訊號之方法的流程圖； 圖16至圖25各說明振盪器之另一實施例；及 140408.doc -39- 201014155 圖26至圖33說明振盪器之應用之實例實施例。 【主要元件符號說明】 600 控制電壓產生電路 605 610 910 920 1800 1805 1810 1900 1905 1910 1950 1955 1960 2210 PMOS電晶體 運算放大器 第一振盪器電路/第一振盪器/第一反 相器電路 第二振盪器電路/第二振盪器/第二反 相器電路 控制電壓產生電路 PMOS電晶體 運算放大器 第一控制電壓產生電路 PMOS電晶體 運算放大器 第二控制電壓產生電路 PMOS電晶體 運算放大器 記憶體 2220 記憶體控制器 2330 卡 2410 主機系統 2610 相位偵測器/電腦系統 2615 低通濾波器 140408.doc -40- 201014155
2620 壓控振盪器/中央處理單元（CPU) 3010 記憶體 3500 匯流排 3510 處理器或CPU 3515 I/O介面 3520 電池 3525 電源匯流排 CLK_ref 參考時脈訊號 CLKvco 壓控時脈訊號 daO 第一節點 daOi 第一節點 daOq ‘第一節點 dal 第二節點 dal i 第二節點 dalq 第二節點 da2 第三節點 da2i 第三節點 da2q 第三節點 dbO 第四節點 dbOi 第四節點 dbOq 第四節點 dbl 第五節點 dbli 第五節點 db 1 q 第五節點 140408.doc -41- 201014155 db2 第六節點 db2i 第六節點 db2q 第六節點 fa 第一反相器 fai 第一反相器 faq 第一反相器 fb 第二反相器 fbi 第二反相器 fbq 第二反相器 H 高電壓 i 振盪訊號 ib 振盪訊號 INa 第一内反相器 INai 第一内反相器 INaq 第一内反相器 INb 第二内反相器 INbi 第二内反相器 INbq 第二内反相器 L 低電壓 naO 第一 NMOS電晶體 naOi 第一 NMOS電晶體 naOq 第一 NMOS電晶體 nal 第二NMOS電晶體 na 1 i 第二NMOS電晶體 140408.doc 42- 201014155
nal q 第二NMOS電晶體 nbO 第 三NMOS電晶體 nbOi 第 三NMOS電晶體 nbOq 第 三NMOS電晶體 nbl 第四NMOS電晶體 nbli 第四NMOS電晶體 nb 1 q 第四NMOS電晶體 ncs NMOS電晶體 ncs 1 第 一偏壓NMOS電晶體 ncs2 第 二偏壓NMOS電晶體 ONa 第 一外反相器 ONai 第 一外反相器 ONaq 第 一外反相器 ONb 第二外反相器 ONbi 第二外反相器 ONbq 第二外反相器 paO 第 一 PMOS電晶體 paOi 第 一 PMOS電晶體 paOq 第 一 PMOS電晶體 pal 第 二PMOS電晶體 pal i 第 二PMOS電晶體 palq 第二PMOS電晶體 pbO 第三PMOS電晶體 pbOi 第三PMOS電晶體 140408.doc •43- 201014155 pbOq pbl pbli pblq q qb Sla Slai Slaq Sib SIbi SIbq SMa SMai SMai' SMaq SMaq' SMb SMbi SMbi' SMbq SMbq' Vbiasn Vbiasnl 第三PMOS電晶體 第四PMOS電晶體 第四PMOS電晶體 第四PMOS電晶體 正交相振盪訊號 正交相振盈訊號 第一限流式反相器 第一限流式反相器 第一限流式反相器 第二限流式反相器 第二限流式反相器 第二限流式反相器 第一較小反相器 第一較小反相器 第一較小反相器 第一較小反相器 第一較小反相器 第二較小反相器 第二較小反相器 第二較小反相器 第二較小反相器 第二較小反相器 控制偏壓 第一控制偏壓 140408.doc • 44 - 201014155
Vbiasn2 第二控制偏壓 Vctrl 控制電壓 Vctrli 第一控制電壓 Vctrlq 第二控制電壓 VDD 電源電壓 Vref 參考電壓 Vrefl 第一參考電壓 Vref2 第二參考電壓 VSS 接地 140408.doc -45-

Claims (1)

  1. 201014155 七、申請專利範圍： 1. 一種振盪器，其包含： 一第一限流式反相器； -第二限流式反相器，該第二限流式反相器之一内反 相器交叉耦接至該第一限流式反相器之一内反相器； -第-反相器’其連接至該第一限流式反相器之該内 • 反相器之輸出端； 該第-反相器之-輸出，其供應至該第二限流式反相 癱 器之一外反相器的一輸入端； 一第二反相器，其連接至該第二限流式反相器之該内 反相器之輸出端；及 . 該第二反相器之一輸出，其供應至該第一限流式反相 • 器之一外反相器的一輸入端。 2·如請求項1之振盪器， 其中該第一反相器之該輸出與該第二反相器之該輸出 之間的一相位差係18〇度。 3·如請求項2之振盪器，其中 該第一限流式反相器連接於一高電壓與一低電壓之 間；且 s亥第二限流式反相器連接於該高電壓與該低電壓之 間。 4. 如請求項3之振盪器，其進一步包含： 一電壓供應電路，其經組態以供應該高電壓。 5. 如請求項4之振盪器’其令該電壓供應電路經組態以藉 140408.doc 201014155 由改變該高電壓來改變該振盪器之一振盪頻率。 6·如請求項3之振盪器，其進一步包含： 電曰曰體，其連接於該低電壓與該第一限流式反相器 之間，且該電晶體連接於該低電壓與該第二限流式反 器之間。 7.如請求項6之振盪器’其中該電晶體經組態以基於施加 至該電晶體之一閘極之一偏壓而改變該振盪器的一振盪 頻率。 8·如請求項1之振盪器，其進一步包含： 第一反相器，其連接於該第一反相器之輸出端與該 第一限流式反相器之該内反相器的輸入端之間，該第三 反相器小於該第一反相器及該第二反相器； 一第四反相器，其連接於該第二反相器之輪出端與該 第二限流式反相器之該内反相器的輸入端之間，該第四 反相器小於該第一反相器及該第二反相器。 9· 一種振盪器，其包含： 一苐一級及一第二級； 該第一級包括至少一對交叉耦接之反相器； s玄第二級包括至少一反相器，該反相器使該等交又耗 接之反相器中之一者的輸出反相。 10·如請求項9之振盪器，其中該第一級經組態以選擇性地 使電流洩漏至該等交又耦接之反相器中之一者的一輸入 端，以改變該等交又耦接之反相器中之該一者的一輸出 狀態。 140408.doc 201014155 11 ·如請求項9之振盪器，其中該第一級經組態以選擇性地 使電流洩漏遠離該等交叉耦接之反相器中之一者，以改 變該等交又耦接之反相器中之該一者的一輸出狀態。 12. 如請求項9之振盪器’其中該第一級經組態以選擇性地 使電流洩漏至該等交叉耦接之反相器中之一第一者的一 輸入端，以改變該等交又耦接之反相器中之該第一者的 一輸出狀態，同時自該等交叉耦接之反相器中之一第二 者的一輸入端洩漏電流，以改變該等交叉耦接之反相器 中之該第二者的一輸出狀態。 13. 如請求項12之振盪器，其中該第一級經組態使得若電流 洩漏遠離該等交叉耦接之反相器中之該第二者則電流不 泡漏至該等交叉耦接的反相器中之該第二者之該輸入 端’且該第一級經組態使得若電流洩漏至該等交又耦接 之反相器中之該第一者的該輸入端則電流不洩漏遠離該 等交叉耦接之反相器中之該第一者。 14. 如請求項12之振盪器’其中該第一級經組態以：在該第 一父叉麵接之反相器及該第二交叉搞接之反相器改變狀 態之後，自該等交又耦接之反相器午之一第一者的該輸 入端泡漏電流’以改變該等交又耦接之反相器中之該第 一者的該輸出狀態’同時使電流洩漏至該等交叉耦接之 反相器中之該第二者的該輪入端，以改變該等交叉耦接 之反相器中之該弟一者的該輸出狀態。 15. 如請求項14之振盈器，其中該第二級包含： 一第一反相器，其使來自該等交叉耦接之反相器中之 140408.doc 201014155 該第一者的輸出反相；及 第一反相器，其使來自兮笼 姑银μ等父又耦接之反相器中之 該第一者的輸出反相。 16.如請求項9之振蘯器，其中該第二級包含： :第―反相器，其使來自該等交又純之反相器中之 一第一者的輸出反相；及 第—反相器’其使來自贫势. 优术自該專交又耦接之反相器中之 一第一者的輸出反相。 17. 如請求項16之振盪器，其中該第二級包含： 第二反相器，其連接於該第—反相器之輸出端與該 等交又耦接之反相器中之該第—者的輸入端之間，該第 二反相器小於該第一反相器及該第二反相器； 一第四反相器，其連接於該第二反相器之輸出端與該 等父又輕接之反相器中之該第二者的輸入端之間，該第 四反相器小於該第一反相器及該第二反相器。 18. 如請求項9之振盪器，其中該第一級及該第二級係僅有 的級。 19· 一種振盡器，其包含： 串聯連接之第一至第四電晶體，該第一電晶體及該第 二電晶體係一第一類型，且該第三電晶體及該第四電晶 體係一第二類型，該第一電晶體與該第二電晶體之一連 接係一第一節點’該第二電晶體與該第三電晶體之一連 接係一第二節點，且該第三電晶體與該第四電晶體之一 連接係一第三節點； 140408.doc -4- 201014155 串聯連接之第五至第八電晶體，該第五電晶體及該第 六電晶體係該第一類型，且該第七電晶體及該第八電晶 體係該第二類型，該第五電晶體與該第六電晶體之一連 接係一第四節點，該第六電晶體與該第七電晶體之一連 接係一第五節點’且該第七電晶體與該第八電晶體之一 連接係一第六節點’該第六電晶體及該第七電晶體之閘 極連接至該第二節點，該第五節點連接至該第二電晶體 及該第三電晶體之閘極； 一第一反相器，該第一反相器之一輸入端連接至該第 二節點，該第一反相器之一輸出端連接至該第一節點、 該第二節點、該第五電晶體的一閘極及該第八電晶體之 一閘極；及 一第一反相器’ a玄第一反相|§之一輸入端連接至該第 五節點’該第二反相器之一輪出端連接至該第四節點、 該第六節點、該第一電晶體的一閘極及該第四電晶體之 一閘極。 20. 如請求項19之振盪器，其進一步包含： 一第二反相器，其連接於該第一反相器之該輸出端與 该第一反相器之該輸入端之間’該第三反相器小於該第 一反相器及該第二反相器；及 一第四反相器，其連接於該第二反相器之該輸出端與 該第一反相器之輸入端之間，該第三反相器小於該第一 反相器及該第二反相器。 21. —種振盪器，其包含： 140408.doc 201014155 一第一振盡器電路’該第一振盡器電路包括’ 一第一限流式反相器， 一第二限流式反相器，該第二限流式反相器之一内 反相器交叉耦接至該第一限流式反相器之一内反相 器， 一第一反相器，該第一反相器具有連接至該第一限 流式反相器之該内反相器之輸出端的一輸入端，及 一第二反相器，該第二反相器具有連接至該第二限 流式反相器之該内反相器之輸出端的一輸入端；及 傷 一第二振盪器電路，該第二振盪器電路包括， 一第三限流式反相器，該第三限流式反相器連接至 該第一反相器之一輸出端， 一第四限流式反相器，該第四限流式反相器之一内 反相ι§父叉麵接至該第二限流式反相器之一内反相 器，該第四限流式反相器連接至該第二反相器的該輸 出端； 一第三反相器，該第三反相器具有連接至該第三限 參 流式反相器之該内反相器之輸出端的一輸入端且具有 連接至該第二限流式反相器之一輪出端，及 一第四反相器，該第四反相器具有連接至該第四限 流式反相器之該内反相器之輸出端的一輸入端且具有 連接至該第一限流式反相器之—輪出端。 22.如請求項21之振盪器， 其中該第-振盈器電路之-輸出與該第二振蘯器電路 140408.doc 201014155 之一輸出之間的一相位差係9〇度。 23. —種振盪器，其包含： 一第一振盪電路，該第一振盪電路包括， 一第一級及一第二級； 該第一級包括至少一對交又耦接之反相器； 該第二級包括連接至該等交又耦接之反相器中之一 者之一輪出端的至少一反相器；及 一第二振盪電路，該第二振盪電路包括， 一第二級及—第四級， "亥第二級包括至少一對交又耦接之反相器，且接收 來自該第二級之該反相器的輸出； /第四級包括連接至該等交又麵接之反相器中之一 者之-輸出端的至少一反相器，且將輸出供應至該第 一級0 24. —種振盪器，其包含： -第-振盪器電路’該第一振盪器電路包括， 串聯連接之第一至第四電晶體，該第一電晶體及該 第一電曰曰體係—第一類型’且該第三電晶體及該第四 電曰曰體係-第二類型，該第—電晶體與該第二電晶體 之連接係—第一節點，該第二電晶體與該第三電晶 體之一連接係—第二節點，且該第三電晶體與該第四 電晶體之-連接係一第三節點， :聯連接之第五至第八電晶體，該第五電晶體及該 第八電曰曰體係該第一類型，且該第七電晶體及該第八 140408.doc 201014155 電晶體係該第二類型，該第五電晶體與該第六電晶體 之一連接係一第四節點，該第六電晶體與該第七電晶 體的一連接係一第五節點，且該第七電晶體與該第八 電晶體之一連接係一第六節點， 一第一反相器，該第一反相器之一輸入端連接至該 第二節點、該第六電晶體之一閘極及該第七電晶體的 一閘極，及 一第二反相器，該第二反相器之一輸入端連接至該 第五節點、該第二電晶體之一閘極及該第三電晶體的 一閘極；及 一第二振盪器電路，該第二振盪器電路包括， 串聯連接之第九至第十二電晶體，該第九電晶體及 該第十電晶體係一第一類型，且該第十一電晶體及該 第十二電晶體係一第二類型，該第九電晶體與該第十 電晶體之一連接係一第七節點，該第十電晶體與該第 十一電晶體之一連接係一第八節點，且該第十一電晶 體與該第十二電晶體之一連接係一第九節點’ 串聯連接之第十三至第十六電晶體，該第十三電晶 體及該^十四電晶體係該第一類型，且該第十五電晶 體及》玄第十六電晶體係該第二類型，該第十三電晶體 與該第十四電晶體之—連接係-第十節點，該第十四 電晶體與該第 弟十五電晶體的一連接係一第十一節點， 且該第十五電晶雜I 體與該第十六電晶體之一連接係一第 十二節點， 140408.doc 201014155 一第二反相器，該第三反相器之一輸入端連接至該 第八節點、該第十四電晶體之一閘極及該第十五電晶 體的一閘極，該第三反相器之一輪出端連接至該第四 節點、該第六節點、該第一電晶體之一閘極及該第四 電晶體之一閘極，及 一第四反相器，該第四反相器之一輸入端連接至該 第十一節點、該第十電晶體之一閘極及該第十一電晶 體的一閘極，該第四反相器之一輸出端連接至該第三 節點、該第一節點、該第五電晶體之一閘極及該第八 電晶體的一閘極；且 該第一反相器之一輸出端連接至該第七節點、該第九 節點、該第十二電晶體之一閘極及該第十六電晶體的一 閘極；且 該第二反相器之一輸出端連接至該第十節點、該第十 二節點、該第九電晶體之閘極及該第十二電晶體之閘 極。 25. —種產生一振蘯訊號之方法，其包含 選擇性地使電流洩漏至一對交叉耦接之反相器中之— 第一反相器的一輸入端； 選擇性地自該對交又耦接之反相器中之一第二反相器 之一輸入端洩漏電流； 使該第一反相器及該第二反相器中之一者的輸出反 相。 140408.doc -9-
TW098118255A 2008-09-19 2009-06-02 Oscillator, oscillator implementations and method of generating an oscillating signal TW201014155A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080092419A KR101526496B1 (ko) 2008-09-19 2008-09-19 대칭 구조를 가지는 오실레이터
US12/320,623 US8106716B2 (en) 2008-09-19 2009-01-30 Oscillator, oscillator implementations and method of generating an oscillating signal

Publications (1)

Publication Number Publication Date
TW201014155A true TW201014155A (en) 2010-04-01

Family

ID=42037023

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098118255A TW201014155A (en) 2008-09-19 2009-06-02 Oscillator, oscillator implementations and method of generating an oscillating signal

Country Status (4)

Country Link
US (2) US8106716B2 (zh)
JP (1) JP5414110B2 (zh)
KR (1) KR101526496B1 (zh)
TW (1) TW201014155A (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677650A (en) * 1995-12-19 1997-10-14 Pmc-Sierra, Inc. Ring oscillator having a substantially sinusoidal signal
JPH09294055A (ja) * 1996-04-26 1997-11-11 Nkk Corp リングオシレータ装置
JP2001094418A (ja) * 1999-09-21 2001-04-06 Toshiba Corp 電圧制御発振器
US6469585B1 (en) * 2000-07-25 2002-10-22 Regents Of The University Of Minnesota Low phase noise ring-type voltage controlled oscillator
JP2004104648A (ja) * 2002-09-12 2004-04-02 Sharp Corp 電圧制御発振器
KR100555733B1 (ko) 2004-02-14 2006-03-03 삼성전자주식회사 차동 및 직교 고조파 신호를 발생하는 전압 제어 발진기
US7336103B1 (en) * 2004-06-08 2008-02-26 Transmeta Corporation Stacked inverter delay chain
JP4684616B2 (ja) * 2004-10-20 2011-05-18 ルネサスエレクトロニクス株式会社 発振回路
KR100691281B1 (ko) 2005-09-15 2007-03-12 삼성전기주식회사 쿼드러처 전압제어발진기
KR100672030B1 (ko) 2005-10-07 2007-01-19 삼성전자주식회사 신호발생장치, 주파수변환장치, 및 수신기
TW200840226A (en) * 2007-03-22 2008-10-01 Univ Nat Taiwan Science Tech Injection locked frequency divider
KR100900351B1 (ko) * 2007-10-22 2009-06-02 한국정보통신대학교 산학협력단 트랜스포머 기반의 차동 튜닝 엘씨 탱크 및 이를 이용한차동 튜닝 전압제어 발진기

Also Published As

Publication number Publication date
KR20100033306A (ko) 2010-03-29
JP2010074834A (ja) 2010-04-02
US20100073097A1 (en) 2010-03-25
US8106716B2 (en) 2012-01-31
JP5414110B2 (ja) 2014-02-12
KR101526496B1 (ko) 2015-06-10
US20120075024A1 (en) 2012-03-29
US8680930B2 (en) 2014-03-25

Similar Documents

Publication Publication Date Title
US8289063B2 (en) Clock distribution network architecture with clock skew management
KR100965766B1 (ko) 링 오실레이터와 이를 이용한 멀티 위상 클럭 보정 회로
US8650233B2 (en) Random number generator including a variable frequency oscillator
JP5951786B2 (ja) チャージポンプのノード電圧レベルを安定させるシステムおよび方法
US8901978B2 (en) Multi phase clock signal generator, signal phase adjusting loop utilizing the multi phase clock signal generator, and multi phase clock signal generating method
US7683726B2 (en) Quadrature-phase voltage controlled oscillator
US20060097804A1 (en) Internal voltage generator for semiconductor memory device
US20090106339A1 (en) Random number generator
CN102783029A (zh) 具有频率-电流反馈的温度稳定振荡器电路
US7321269B2 (en) High frequency ring oscillator with feed-forward paths
US8963646B1 (en) Delay line ring oscillation apparatus
US20080238560A1 (en) Voltage-controlled oscillator and method of operating the same
KR100927406B1 (ko) 내부 전압 생성 회로
CN111697965A (zh) 高速相位频率检测器
US8400818B2 (en) Voltage-controlled oscillator and phase-locked loop circuit
TW201014155A (en) Oscillator, oscillator implementations and method of generating an oscillating signal
US7852132B2 (en) Semiconductor integrated circuit
US6917224B2 (en) Frequency synthesizer and frequency synthesizing method
CN119628573B (zh) 一种能生成任意相位的多相振荡器
Mal et al. Voltage-controlled ring oscillator for harmonic frequency generation
Kolur et al. Design and Performance Analysis of Power-Efficient Phase Frequency Detector for PLL Application in 90 nm Technology
CN116722841A (zh) 环形振荡器电路、芯片及电子设备
CN120150697A (zh) 一种鉴频鉴相器结构及锁相环
CN114489234A (zh) 动态电压频率调整系统、方法和芯片
Kumar et al. Digitally Controlled Oscillator with Novel Variable Capacitance NAND Gate