TW201012101A - Signal transmission system and signal transmission method thereof - Google Patents

Signal transmission system and signal transmission method thereof Download PDF

Info

Publication number
TW201012101A
TW201012101A TW098105567A TW98105567A TW201012101A TW 201012101 A TW201012101 A TW 201012101A TW 098105567 A TW098105567 A TW 098105567A TW 98105567 A TW98105567 A TW 98105567A TW 201012101 A TW201012101 A TW 201012101A
Authority
TW
Taiwan
Prior art keywords
signal
unit
transmission system
input signal
signal transmission
Prior art date
Application number
TW098105567A
Other languages
English (en)
Other versions
TWI445334B (zh
Inventor
Kwan-Dong Kim
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW201012101A publication Critical patent/TW201012101A/zh
Application granted granted Critical
Publication of TWI445334B publication Critical patent/TWI445334B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B1/0475Circuits with means for limiting noise, interference or distortion
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K21/00Details of pulse counters or frequency dividers
    • H03K21/08Output circuits
    • H03K21/10Output circuits comprising logic circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Description

201012101 六、發明說明: 【發明所屬之技術領域】 本發明係關於一種信號傳輸系統,特別是指一種信號 傳輸系統及信號傳輸方法。 【先前技術】 . 通常,信號傳輸系統為了高速傳輸信號,而使用一終 端結構。該終端結構可被分為中間抽頭終端構造及高抽頭 終端構造。 在中間抽頭終端構造中,被傳輸的信號之電壓位準係 依據一預定位準而增加或減少,其係基於相對於電源供應 電壓的二分之一電壓位準之一電壓位準。在高抽頭終端構 造中,被傳輸的信號之電壓位準係依據一預定位準而減 少,其係基於電源供應電壓的電壓位準。 第一圖為習知信號傳輸系統的示意電路圖。在第一圖 中,該信號傳輸系統1包含了中間抽頭終端構造,其係具 ❿ 有透過一通道10連接至一接收單元RX的一傳輸單元TX。 另外,終端電阻器RT係連接於通道10及接地端之間。在 此,中間抽頭之命名係指終端電阻器RT連接於通道10、 電源供應端及接地端之間的排列。 第二圖為另一習知信號傳輸系統的示意電路圖。在第 二圖中,該信號傳輸系統2包含高抽頭終端構造,其係具 有一傳輸單元TX透過一通道20連接於接收單元RX。另 外,終端電阻器RT係連接於通道20及電源供應端之間。 在此,高抽頭之命名係指終端電阻器RT連接於通道20及 3 201012101 電源供應端之間的排列。 ” 一在第一圖及第二圖中,通道2〇係傳輪單元τχ及接受 單兀* RX之間的信號傳輸通道,且提供作為低通濾波器, 其係使L號傳輸特性劣化。例如,在信號以高速傳輸時, 20做用為低通渡波器,以減少傳輸信號的扭轉率, 加劣化傳輪信號的高頻部份,其使得信號的抖動部份增 二因此,由於無法補償通道2〇的低通濾波器之效應, 5號傳輪的效率便降低。 【發明内容】 ❾ 一為了解決前述的技術課題,本發明的目的係在於提供 了種信號傳輸系統及可改善信號傳輸效率之信號傳輸方 法。 _在一實施例中,一種信號傳輸系統係包含了一傳輪單 元,其係配置以驅動一輸入信號並傳輸該輸入信號;一預 加重單元,其係配置以偵測輪入信號之電壓位準的改變, 並依一預定時間放大傳輸單元輸出信號之電壓;以及一接❹ 收單元,其係配置以由傳輸單元接收輸出信號。 在另一實施例中,一種信號傳輸系統係包含了 一傳輸 翠元’其係配置以驅動一輸入信號並傳輸該輸入信號;一 預加重單元,其係配置以偵測輸入信號之電壓位準的改 變’並依一預定時間放大傳輸單元輸出信號之電壓;一電 流量補償單元,其係配置以補償傳輸單元及預加重單元的 電流量改變,以回應在程序、電壓、溫度等條件中至少之 —的改變,以及一接收單元,其係配置以由傳輪單元接收 4 201012101 輸出信號。 在另一實施例中’一種信號傳輸系’、充的仏號傳輪方 法’其中一傳輸端及接收端係透過一通道彼此連接’以在 一輸出信號的傳輸端進行高抽頭終端稃序’其中包含偵測 輸入至傳輪端的輸入信號的電壓位準之改變’以及在偵測 到輸出信號中電壓位準的改變時,依一頊定時間放大輪出 信號之電壓位準。 在另—實施例中,一種信號傳輸系統包含了一傳輸單 元,其係配置以接收一輸入信號;一延遲元件,其係配置 以依預定時間延遲該輸入信號,且輸出一延遲之輪出信 號;一邏輯電路單元,其係配置以於輸入信號及延遲輸入 4吕说進行邏輯運算’及一接收單元,其係配置以接收該延 遲輸出信號,其中當偵測到輸入信號中的改變時,該延遲 輸出信號係依預定時間放大。 本發明之其他特徵、態樣以及實施方式均記載於下列 實施方式之段落中。 【實施方式】 第三圖為根據一實施例之例示信號傳輸系統100的示 意電路圖。在第三圖中,該例示信號傳輸系統可包含具有 傳輸單TO TX的高抽碩終端構造、一預加重單元11〇、一通 道120以及一接收單元RX。在此,該信號傳輸系統可具有 间抽頭終端構造,其係藉由使用一終端電阻器連接於 通道120及電源供應端之間。 在第三圖,該傳輪單元τχ可包含一轉化器IVU及第 201012101 一與第二電晶體MP11與MN11,其中該轉化器IV11可接受 一輸入信號,’ PRBS”。該輸入信號,’ PRBS”可包含一輸入 信號圖案,且可使用,如一虛擬隨機位元序列(PRBS)。另 外,第一及第二電晶體MP11與MN11的閘終端可被由轉化 器IV11提供一輸出信號,且第一及第;電晶體MP11與 顧11汲極端可被彼此連接。一電源供應終端可被連接至第 二電晶體之一源極終端。因此,由第二電晶體至接 地端的電流路徑之範圍可被視為第一電流路徑。 該預加重單元110可包含一延遲元件DLY、一互斥或 邏輯電路X0R、及一第三電晶體丽21,其中該延遲元件DLY 可由轉化器IV11接受一輸出信號。該互斥或邏輯電路X0R 可接收由延遲元件DLY的一輸出信號,以及由轉化器的一 輸出信號。該第三電晶體MN21可具有一汲極端,其係連 接至第二電晶體MN11的一源極端,一源極端連接至一接 地端’且一閘極端由互斥或邏輯電路X0R接收一輸出信 號。因此,由傳輸單元TX的第二電晶體MN11的源極端透 過第三電晶體MN21至接地端的電流路徑之範圍可被視為 第二電流路徑。 當輸入信號’’PRBS”的電壓位準由高電位準改變至 低電位準時’該預加重單元110依預定時間增加傳輸單元 TX的電流,例如,一延遲時間係由延遲元件DLY所決定, 其係配合第三電晶體MN21的運作。因此,該預加重單元 110可進行一預加重運作,以放大傳輸單元TX的輪出信號 的電壓。 201012101 參照第二圖’將在此描述信號傳輸系統之例示運作。 首先,若輸入信號’’ PRBS”在一高位準,則第一節點 (An)的電壓位準可變為一低位準,.且第一.電晶體MP11可 被開啟。之後,接受單元RX的第三節點(NRX)的電壓位準 可增加至電力供應終端的電壓位準,其係藉由第一電晶體 MP11及終端電阻器RT而成。 然而,當輸入彳g號的電壓位準” 改變至低電 位’該第一卽點(An)的電壓位準可改變至高位準,且第二 節點(An-Ι)的電壓位準可保持在一低位準。由於第一節點 (An)在一高位準,該第一電晶體MPU可被關閉且該第二 電晶體MN11可被開啟。另外,由於第一節點(An)在一高 位準且第二節點(An-丨)在一低位準,該互斥或邏輯電路 X0R可輸出一高位準信號,因此引起第三電晶體·21被開 啟。 接者’第二卽點(NRX)的電壓位準可依流過第二電晶 體MNU、第三電晶體MN21及終端電阻器rT的電流總量之 比例被減少。因此,由於輸入信號的電壓位準,’ 可 改變,因第三電容器MN21其中大幅的壓降而必須增加 流。 之後,當輸入信號’,PRBS”的電壓位準係連續地保持 在一低位準,該第二節點(An-Ι)的電壓位準可改變至—高 位準,其係發生在延遲元件DLY的延遲時間後。因此,由 互斥或邏輯電路X0R輸出信號的電壓位準可被保持在高位 準,其係由當輸入信號PRBS”的電壓位準由高位準改變 201012101 至低位準的時點開始,且在延遲元件DLY的延遲時間後可 改變至低位準。 由於自互斥或邏輯電路X0R的輸出信號之電壓位準為 一低位準’該第三電晶體MN21可被關閉。在此,第三節 點(NRX)的電壓位準可變成為比例於流過第二電晶體MN11 及終端電阻器RT電流之全部總量之一位準。例如,第三 節點的電壓位準(NRX)可高於一位準,該位準係比例於流 過第二電晶體MN11、第三電晶體MN21及終端電阻器RT 之電流之全部總量而減少。 ® 因此,可實施一預加重功能,其係暫時地增加輸入信 號’’ PRBS”的壓降,該壓降的電壓位準係由高位準改變至 低位準,即,自延遲元件DLY的延遲時間而來的高頻信號 部份之壓降。因此,該高頻信號部份因通道的低通濾波器 效應的損失可被防止。第四圖為根據另一實施例之例示信 號傳輸系統的示意電路圖。 在第四圖中,該信號傳輸系統200可包含一傳輸單元❹ TX、-預加重單元11〇、一通道12〇、—電流量補償單元 130,以及#接收單i RX<>在此,該錢傳輸祕_可被 配装為=抽碩終端構造,其係使用連接於通道⑽及動 間的一終端電阻器訂。依第四圖的結構,可 2 一圖的結構相同,除了電流量補償單元130。 因此:了簡潔之故’第四圖中相似特徵的詳細描述加以 省略。 圖+ ’電流1補償單元13G可配置為固定維持 8 201012101 流過第二電容器_li及第三電容器丽21的電流量,無論 PVT條件的變化如何。例如,電流量補償單元可包含 電流源IS及電流鏡131。 該電流源IS可被配置為提供固定電流而無論PVT條 件的變化如何,且可使用依内部或外部的信號傳輸系統 200之能帶間隙電路來實施。.
該電流鏡131可包含第四、第五及第六電晶體題31、 ❹ ΜΝ32及腿犯。該第四電晶體丽31可具有連接至電流源IS 之一汲極端,及連接至該汲極端之閘極端,以及連接至接 地端之一源極端。該第五電晶體MN32可具有連接至接地 端之一源極端,以及連接至傳輸單元τχ第二電晶體 的源極端之一汲極端。該第六電晶體MN33可具有連接至 接地端之一源極端,及連接至預加強單元11〇第三電晶體 MN21源極端之一沒極端。第四、第五、第六電晶體、 MN32及MN33的閘極端可彼此連接。 ❿ 信號傳輸系統的另一例示運作可參照第四圖加以描 述。 首先,當輸入訊號’’ PRBS”在一高位準,該第一端點 (An)可在一低位準,其中該第一電晶體Mpil可被啟動。 另外,接收單元RX第三節點(NRX)的電壓位準可藉由第一 電晶體MP11及終端電阻器RT增加至電源供應端之電壓位 準。 然而,若輸入信號’’ PRBS”的電壓位準改變至一低位 準’則該第一節點(An)的電壓位準可變為一高位準,且第 201012101 二節點的電壓位準(Αη-Π可保持在—低位準。由於第一節 點(An)在一尚位準,該第一電晶體Mpil可被關閉且該第 二電晶體丽11可被開啟。另外,由於該第一節點(Αη)在 一尚位準,且第二節點(An-Ι)在一低位準,該互斥或邏輯 電路雛可輸出-高位準信號且第三電晶體觀丨可被開 啟。 接著,第二節點(NRX)的電壓位準可被減低,其係比 例於流過第二電晶體MN11、第五電晶體丽32、第三電晶 體MN2卜第六電晶體MN33及終端電阻器RT之電流的全部© 總量。因此,由於輸入信號的電壓位準’,pRBS”可改變, 電流量需要被增加,其係由於第三電晶體MN21及第六電 晶體MN33其中具有大幅壓降。 接著,當輸入信號’’ PRBS”的電壓位準係連續保持在 低位準,該第二節點(An-Ι)的電壓位準在延遲元件DLY的 延遲時間後可改變至一高位準。因此,由互斥或邏輯電路 X0R的輸出信號之一電壓位準可被保持在高位準,其係由❹ 輸入信號’’ PRBS”電壓位準由高位準改變至低位準起之 一時間點,且在延遲元件DLY之延遲時間後改變至一低位 準。 由於自互斥或邏輯電路X〇r的輸出信號在一低位準, 該第三電晶體M21可被關閉。之後,該第三節點(NRX)的 電壓位準可變為一位準,其係比例於流經第二電晶體 MN11、第五電晶體MN32及終端電阻器rt的電流總量。例 如,第三節點(NRX)的電壓位準可變為高於一位準。其係 201012101 比例於流經第二電晶體MNl 1、第五電晶體mn32、第三電 晶體MN21、第六電晶體丽33及終端電阻器rt的電流總量 而減少。 因此,可以實施一預加重功能,其係暫時增加輸入信 號’’ PRBS”的壓降,該壓降的電壓位準可由高位準改變^ 低位準,W,藉由延遲元件DLY的延遲時間之高頻信號部 份之壓降。另外,在輸入信號被傳輸的過程中,該電流可 ❹ 由電流量補償單元130保持在一預定的比例,無二?^條 件的變化如何。結果可穩定傳輸信號的電壓仪準Y因此, 該高頻信號部份因通道的低通濾波器效應的損失可被防 止,且電流量可保持固定,從而改善信號傳輪效率。 當某些實施例以如同上述方法描述時,應可理解的是 該些實施例僅作為說明本發明的例示。因此,在此所描述 的裝置與方法並非僅受限於上述之實施例所揭露之内 容。又,在此所描述的裝置與方法應僅可參照上述發明說 ❹ 明及相關圖式内容來加以對申請專利範圍予以界定。 【圖式簡單說明】 第一圖為一習知信號傳輸系統的示意電路圖。 第二圖為另一習知信號傳輸系統的示意電路圖。 第二圖為根據一實施例之例示信號傳輸系統的示意電路 圖。 第四圖為根據另一實施例之例示信號傳輸系統的示意電 路圖。 【主要元件符號說明】 11 201012101 1 信號傳輸系統 2 信號傳輸系統 10 通道 20 通道 100信號傳輸系統 110預加重單元 120通道 130電流量補償單元 131電流鏡 200信號傳輸系統 DLY延遲元件 IS 電流源 IV11轉化器 MP11第一電晶體 MN11第二電晶體 MN21第三電晶體 MN31第四電晶體 MN32第五電晶體 MN33第六電晶體 TX傳輸單元 RT 終端電阻器 RX 接收單元 XOR互斥或邏輯電路

Claims (1)

  1. 201012101 七、申請專利範圍: 1. 一種信號傳輸系統,其中包含: 一傳輸單元,其係配置以驅動一輸入信號並傳輸該輸入 信號; 一預加重單元,其係配置以偵測輸入信號之電壓位準的 改變,並依一預定時間放大傳輸單元輸出信號之電壓;以及 一接收單元,其係配置以由傳輸單元接收輸出信號。 2. 如申請專利範圍第1項所述之信號傳輸系統,進一步包含一 ® 通道,其係配置以在傳輸單元的輸出信號進行高抽頭終端程 序,並傳輸該輸出信號至接收單元。 3. 如申請專利範圍第2項所述之信號傳輸系統,其中該預加重 單元係配置以偵測當輸入信號之電壓位準由一高位準至一 低位準的改變,並依一預定時間放大傳輸單元輸出信號之電 壓。 4. 如申請專利範圍第3項所述之信號傳輸系統,當輸入信號的 φ 電壓位準由一高位準改變至一低位準時,其中該預加重單元 係配置以依預定時間增加傳輸單元的電流量。 5. 如申請專利範圍第4項所述之信號傳輸系統,其中該傳輸單 元包含配置以相應於輸入信號而開啟之一第一電流路徑。 6. 如申請專利範圍第5項所述之信號傳輸系統,其中該預加重 單元包含: 一延遲元件,其係配置以依預定時間延遲該輸入信號; 一邏輯電路單元,其係配置以對來自延遲元件的輸入信 號及輸出信號進行邏輯運算;以及 13 201012101 一第二電流路徑,其係連接於第一電流路徑,並配置以 配合邏輯電路單元的輸出而開啟。 7. 如申請專利範圍第6項所述之信號傳輸系統,其中該邏輯電 路單元包含一互斥或邏輯電路。 8. —種信號傳輸系統,其中包含: 一傳輸單元,其係配置以驅動一輸入信號並傳輸該輸入 信號; 一預加重單元,其係配置以偵測輸入信號之電壓位準的 改變,並依一預定時間放大傳輸單元輸出信號之電壓; 一電流量補償單元,其係配置以補償傳輸單元及預加重 單元的電流量改變,以回應在程序、電壓、溫度等條件中至 少之一的改變;以及 一接收單元,其係配置以由傳輸單元接收輸出信號。 9. 如申請專利範圍第8項所述之信號傳輸系統,進一步包含一 通道,其係配置以在傳輸單元的輸出信號進行高抽頭終端程 序,並傳輸該輸出信號至接收單元。 10. 如申請專利範圍第9項所述之信號傳輸系統,其中該預加 重單元係配置以偵測當輸入信號之電壓位準由一高位準至 一低位準的改變,並依一預定時間放大傳輸單元輸出信號 之電壓。 11. 如申請專利範圍第10項所述之信號傳輸系統,其中該預加 重單元係配置以當輸入信號之電壓位準由一高位準改變至 一低位準時,並依一預定時間增加傳輸單元之電流量。 12. 如申請專利範圍第11項所述之信號傳輸系統,其中該傳輸 14 201012101 單元包含配置以相應於輸入信號而開啟之一第一電流路 徑。 13. 如申請專利範圍第12項所述之信號傳輸系統,其中該預加 重單元包含: 一延遲元件,其係配置以依預定時間延遲該輸入信號; 一互斥或邏輯電路,其係配置以對來自延遲元件的輸 入信號及輸出信號進行互斥或運算;以及 一第二電流路徑,其係連接於第一電流路徑,並配置 ® 以配合該互斥或邏輯電路單元的輸出而開啟。 14. 如申請專利範圍第9項所述之信號傳輸系統,其中該電流 量補償單元係配置以藉由使用具有一固定電流量之電源, 以保持傳輸單元及預加重單元的電流量於一固定比例。 15. 如申請專利範圍第14項所述之信號傳輸系統,其中該電流 量補償單元包含: 一電源;以及 ❿ 一電流鏡,其係配置以保持傳輸單元電流量及預加強 單元電流量在一預定的比例,以配合用以轉化來自電源的 電流之控制電壓。 16. —種信號傳輸系統之信號傳輸方法,其中一傳輸端及一接 收端係透過一通道彼此連接,以進行傳輸端輸出信號上之 高抽頭終端程序,該方法包含: 偵測輸入至傳輸端之一輸入信號之電壓位準的改變; 當偵測到輸入信號電壓位準的改變時,依一預定的時 間放大輸出信號之電壓位準的改變。 15 201012101 17. 如申請專利範圍第16項所述之信號傳輸方法,其中該當輸 入信號之邏輯位準由一高位準改變至一低位準時,偵測到 輸入信號的電壓位準之改變。 18. 如申請專利範圍第17項所述之信號傳輸方法,其中依一預 定的時間對輸出信號之電壓位準之放大係藉由依一預定的 時間增加傳輸端電流量來進行。 19. 一種信號傳輸系統,其中包含: 一傳輸單元,其係接收一輸入信號; 一延遲元件,其係配置以依預定時間延遲該輸入信^ 號,並輸出一延遲輸出信號; 一邏輯電路單元,其係配置以對輸入信號及延遲輸出 信號進行邏輯運算;以及 一接收單元,其係配置以接收延遲輸出信號; 其中該延遲單元係配置以接收延遲輸出信號,其中當 輸入信號的改變被偵測到時,該延遲輸出信號係依預定時 間放大。 ❹ 20. 如申請專利範圍第19項所述之信號傳輸系統,更進一步包 含一電流量補償單元,其係配置以補償傳輸單元的電流量 改變,以回應在信號傳輸系統中程序、電壓、溫度等條件 中至少之一的改變。 21. 如申請專利範圍第19項所述之信號傳輸系統,進一步包含 一通道,其係連接傳輸單元與接收單元。 22. 如申請專利範圍第21項所述之信號傳輸系統,進一步包含 一終端電阻器,其係連接於信號傳輸系統的一電源供應端 16 201012101 及通道之間。 23.如申請專利範圍第22項所述之信號傳輸系統,更進一步包 含一電流量補償單元,其係配置以補償傳輸單元的電流量 改變,以回應在信號傳輸系統中程序、電壓、溫度等條件 中至少之一的改變。
    17
TW098105567A 2008-09-09 2009-02-20 信號傳輸系統及其信號傳輸方法 TWI445334B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080088669A KR100940853B1 (ko) 2008-09-09 2008-09-09 신호 전송 시스템 및 그 신호 전송 방법

Publications (2)

Publication Number Publication Date
TW201012101A true TW201012101A (en) 2010-03-16
TWI445334B TWI445334B (zh) 2014-07-11

Family

ID=41799716

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098105567A TWI445334B (zh) 2008-09-09 2009-02-20 信號傳輸系統及其信號傳輸方法

Country Status (3)

Country Link
US (1) US8195107B2 (zh)
KR (1) KR100940853B1 (zh)
TW (1) TWI445334B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9690306B2 (en) 2013-11-01 2017-06-27 Blackberry Limited Display interface temperature compensation
KR20210066000A (ko) * 2018-11-20 2021-06-04 고쿠리츠 다이가꾸 호우진 시즈오까 다이가꾸 구동 회로 및 전자 디바이스

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6745268B1 (en) * 2000-08-11 2004-06-01 Micron Technology, Lnc. Capacitive multidrop bus compensation
US6704818B1 (en) * 2000-12-29 2004-03-09 Intel Corporation Voltage-mode driver with pre-emphasis, slew-rate control and source termination
US7203243B2 (en) * 2003-03-10 2007-04-10 Acuid Corporation (Guernsey) Limited Line driver with reduced power consumption
US7092312B2 (en) * 2004-08-03 2006-08-15 Micron Technology, Inc. Pre-emphasis for strobe signals in memory device
KR100670709B1 (ko) * 2004-11-01 2007-01-17 주식회사 하이닉스반도체 저전력 파워 소모를 갖는 반도체메모리소자
KR100670685B1 (ko) 2005-03-31 2007-01-17 주식회사 하이닉스반도체 반도체 소자의 출력 드라이버
KR100666177B1 (ko) * 2005-09-30 2007-01-09 삼성전자주식회사 모드 레지스터 셋트를 이용하여 초기강화 드라이버의 임피던스 및 강도를 제어하는 출력 드라이버
TWI299616B (en) * 2005-12-16 2008-08-01 Via Tech Inc Transmitter and transmission circuit

Also Published As

Publication number Publication date
US8195107B2 (en) 2012-06-05
US20100062720A1 (en) 2010-03-11
KR100940853B1 (ko) 2010-02-09
TWI445334B (zh) 2014-07-11

Similar Documents

Publication Publication Date Title
KR101965788B1 (ko) 단일 종단형 구성가능한 다중 모드 드라이버
CN107094034B (zh) 用于高速接收器电路的增大增益的设备和计算系统
US9178563B2 (en) Voltage regulator for a serializer/deserializer communication application
US7750666B2 (en) Reduced power differential type termination circuit
US6980824B2 (en) Method and system for optimizing transmission and reception power levels in a communication system
Dettloff et al. A 32mW 7.4 Gb/s protocol-agile source-series-terminated transmitter in 45nm CMOS SOI
US9513655B1 (en) Interface circuit with variable output swing and open termination mode for transmitting signals
JP6250839B2 (ja) スキュー補正を有するserdes電圧モードドライバ
WO2009042474A3 (en) Reduced voltage differential receiver
US8405439B2 (en) Duty cycle adjusting system
WO2006120889A1 (ja) 送信装置
US20060253758A1 (en) Semiconductor device with test circuit and test method of the same
US20120032656A1 (en) Voltage regulator for impedance matching and pre-emphasis, method of regulating voltage for impedance matching and pre-emphasis, voltage mode driver including the voltage regulator, and voltage-mode driver using the method
JP2011041109A (ja) 伝送システムおよび伝送方法
JP2008539624A (ja) 双方向データ伝送を行う通信回路
TW201012101A (en) Signal transmission system and signal transmission method thereof
JP6842802B2 (ja) モード切替え型電力サプライ
US10673473B2 (en) Transmitter and receiver circuits
KR20080017973A (ko) 데이터 전송회로 및 그 방법
US20130076329A1 (en) Equalization circuit and equalization system
Choi et al. A 12-Gb/s AC-Coupled FFE TX With Adaptive Relaxed Impedance Matching Achieving Adaptation Range of 35-75Ω Z 0 and 30-550Ω R RX
WO2010061511A1 (ja) 信号伝送装置
Tang et al. A 28 Gb/s 2-tap FFE source-series-terminated transmitter in 22 nm CMOS FDSOI
KR20070073300A (ko) 프리 엠퍼시스 장치
Bai et al. A 1.89 mW/Gbps SST transmitter with three-tap FFE and impedance calibration