TW201007931A - Electrically isolated gated diode nonvolatile memory - Google Patents

Electrically isolated gated diode nonvolatile memory Download PDF

Info

Publication number
TW201007931A
TW201007931A TW098115753A TW98115753A TW201007931A TW 201007931 A TW201007931 A TW 201007931A TW 098115753 A TW098115753 A TW 098115753A TW 98115753 A TW98115753 A TW 98115753A TW 201007931 A TW201007931 A TW 201007931A
Authority
TW
Taiwan
Prior art keywords
node
charge
diode
charge storage
storage
Prior art date
Application number
TW098115753A
Other languages
English (en)
Other versions
TWI400791B (zh
Inventor
Tien-Fan Ou
Wen-Jer Tsai
Jyun-Siang Huang
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW201007931A publication Critical patent/TW201007931A/zh
Application granted granted Critical
Publication of TWI400791B publication Critical patent/TWI400791B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8616—Charge trapping diodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/06—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using diode elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

201007931 六、發明說明： 【發明所屬之技術領域】 本發明係關於電性可程式與可抹除 (臟OM)，更進-步而言’係關於電荷儲存記憶體發=$ ，整，其可心敏歧地讀取記憶胞之電荷儲存結構中的内 【先前技術】
10 15
20 俗稱EEPROM、快閃記憶體等電荷儲存 可抹除非揮發記憶技術已廣為伽。卿购 中採用二定數量的記鏡結構。隨著積體電路尺寸日二縮二 使用電何捕捉介電層為基礎的記憶麟構就變得日要 其具有可微縮以及製作簡易等優勢。#界已採衫種電荷捕捉 介電層的記舰、轉，諸力PHINES、 這些記憶麟翻贱切等電荷她介 ，資料。紋電荷捕捉層捕捉到淨負電荷，記 麼即會增加。從電荷捕捉層巾移除負電荷或者增加正電荷界均 可以降低記憶胞的臨界電麼。 習知記憶胞結構係姻電晶體結構，其具有_、沒極、
與閘極。細’普通電晶體結構具有源極歧極擴散區域，A 侧用自_準難賴向分離。此—側向分離之結構，即是 無法進一步降低非揮發記憶體尺寸的原因之一。 因此，非揮發記憶胞必須研發新技術，以進一走降低尺寸， 並且具有更高的轉讀取敏感度。 3 25 201007931 【發明内容】 本發明揭露一種閘極二極體非揮發記憶元件、一 體非揮發記憶it件之陣列、操作—閘極二極體非揮發記^ 之方法以及製造—閘極二極體非揮發記憶元件^陣^ ^極二極體非揮發記憶元件具有一電荷儲存結構 二構及;二極體結構。一電荷儲存結構的範例包含浮』 10 15 20 電荷Sit材料以及奈米晶體材料。根據此電荷儲存結構的 或多電荷細構的電荷儲存狀態可以儲存-個 此介魏構至㈣綠_電觸存結 該電荷儲存結構與-開極電壓源= 。此二極體接面的範例有同質接面、異 及梯度異質接面。具有第一節點 ：買接面 ，包含一 Ρη二極體和一蕭基特二 ^^極^结構範 極體是單晶、多晶及非晶至少一種。（Ch〇卿_e)。此二 覆或多個储存介電結構所 部分其藉由儲存在 電、二節點具有相對 =鄰資嶋咖的電荷而 ^存元件之間。在某些實施t中構=„與該相鄰資 構之相同的二=: 結構隔離，此二極,元件的二極體 _可以實體地連 25 201007931 接相鄰元件的二極體結構之第二節點。如此情況τ，相同的位 疋線會結合流經此二極體結構原本應電性隔離而分開的電流。 此電性隔離是由儲存此隔離電荷儲存結構中自閘極端或是 基板端注入之電荷所導致。範例的注入機制為穿隧如傅勒諾 5 丁漢穿隧（Fowler Nordheim tunneling)，及例如自基板注入的 熱載子穿隧。舉例而言，電荷自與實體地連接相鄰元件的二極 體結構之第二節點材料處注入。 在某些實施例中，此極度簡化的製程具有一優點。藉由在 • 同^製程步驟中形成此記憶體元件的電荷儲存結構及此隔離 10 储儲存結構’可以形成-共同的電荷儲存結構。類似地，藉 由在同一製程步驟中形成此記憶體元件的電荷儲存結構及此 隔離電荷儲存結構兩者之介電結構，可以形成一共同的介電結 構。最後，藉由形成覆蓋此記憶體元件及此隔離電荷存社 兩者之間極電壓源，可以形成-共同的閘極電麼 15 的製程是依賴電性隔離相鄰記憶元件之間而不是由氧化物實 體地隔離。 額外的控制電路施加一偏壓調整以決定該電荷儲存結構的 • 電％儲存狀態’以及量測在反向偏屢時流經該二極體結構的 讀取電流以決定該電荷儲存結構的該電荷儲存狀態。此讀取電 20 流包含一能帶間讀取電流成分。 此由控制電路所施加的偏壓調整導至此閘極二極體非揮發 s己憶元件的多重電壓差距，例如在閘極電壓源(通常是一字元 線)與此二極體結構第二節點之間的一電壓差，以及在此二極 體結構第一節點與第二節點之間的另一電壓差。這些偏壓調整 25 產生的電壓差可以導致足夠的能帶間穿隧電流以量測讀取電 流來決定該電荷儲存結構的該電荷儲存狀態。在此同時，這些 電壓差並不會改變該電荷儲存結構的該電荷儲存狀態。在一實 5 201007931 施，中，在間極與第二節點之間的電塵差至少大約10V，而第 一節點與第二節點之間的電Μ差至少大約2V。 ，了此讀取閘極二極體非揮發記憶元件的内容之偏壓調整 之f ’其他的偏壓調整也可以被施加以改變關極二極體非揮 ，。己，元件的内容。舉例而言，其他的偏壓調整以藉由增加電 ，儲=結構巾的—淨正電荷或是增加電荷儲存結構中的一淨 來調整該電荷儲存結構的該電荷儲存狀態。增加電荷儲 10 15 20 :峻A中的淨正電荷之範例電荷移動機制為能帶間熱載子 and_to_band hot hole tunneling)及傅勒-諾丁漢穿隧。電荷 =2儲存結構與二極體結構間移動，或是在電荷儲存結 構與閘極間移動，或是兩者皆有。 r 結構中的一淨負電荷之範例電荷移動機制為 士^載子輯及傅勒·訂漢穿隧。電荷可以在電荷儲存 二孩私一極體結構間移動’或是在電荷儲存結構與閘極電塵源 間移動，或是兩者皆有。 閘極一極體非揮發記憶元件積體電路的實施例包含一 ί憶元件陣列。在某些實施财，為了增加儲 ί ㈣㈣錢鋪於彼此上方。舰所使用的 ，二極體結構的第二節點在不同的垂直=歹= 二連Γ ’或是在㈣的垂直放置之_之間是隔離的。通 外電路的定址和製程，但是會因為額 ^在了，财，之字元線是互連的，但是不同 機制t 一郎點和第=節點之間是互相隔離的。在另一的互連 —節點和線ί互相隔離的’但是不同陣列之第 Ρ點和第4點之間疋互連的。又在另—的互連機制令，不 25 201007931 5
20 線、以及不同陣列之第-節點和第二節點之間皆 體打在極;非:發記憶胞陣列包含二極 性隔離。此間極列在交會處係在二極體行 =立於該電顧存結構與特定二極體行之間、至少在交$ 電何儲存結構婦定難狀間、及至少在交會處 部份鄰近特定二極體行的第—節騎和第二_行會處 然節點行與相反端的第二㈣行電性_，此第二 以連接相鄰的二極體行。舉例而言，超越電性隔 ，第仃之她部分或許可雜由轉二極體行的 第二即點行而與相鄰的二極體行連接。如此情況下相同的位 =線會結合流經此二極體結構原本應電性隔離而分開的電 =在其他的實施例中’此第二節點行是連接到一條並沒有與 相，二極體行的第二節點行連接之位元線。如此情況下，此第 一節點行並不具有一超越隔離介電層之較低部分與相鄰的二 極體行連接。 在某些實施例中，基板區域是半導體基板中的一井區。在 其他的實施例中，基板區域就是半導體基板。 太在某些實施例中，非揮發記憶胞具有一浮動閘極設計或是 奈米晶體設計。在其他的實施例中，非揮發記憶胞具有一電荷 捕捉材料設計。 7 25 201007931 程所製造的產品 其他的實施例包含由此處所揭露的製 【實施方式】 10 15 20 r繼之間的隔離氧化物可以被隔離電 與簡化示意圖，節_ 組㈣實質圍繞第一二極體節點i:储=== 二’〇==節點104兩邊的介電層110，將二二極： ‘’第从ΐ 二極體非揮發記憶胞。 Γ圖其顯示制不同材料的電荷儲存結構。^ 電^存於料結構202區域性儲存電荷，其係將正 2存於一極體接面的電荷捕捉材料附近。氧化 :何捕捉材料結構202與閘極結構之間，同時:於; 社極體結構之間。電荷捕捉材料結構202與閘極 产1為曰5 料代表材質包括二氧化梦與氮氧化石夕，其厚 二〇:。電行：二ί可採用其他類似高介電常數材料，例如 表物質包括二氡化嫩氡切，其厚度約為3:: 25 201007931 可採用其他類似高介電常數材料。
電荷儲存結構的代表物質’包含氮化石夕，其厚度約為W 採用其他類似高介電常數材料，包含AH·〗 等金屬乳化物。 某些實施财，包含—騎料，其功函數型石夕 =部功函數，或大於4.丨eV，較佳實關中大於仏^， 二含大於5 eV之，子。代表性之閘極材料包含p型多晶石夕、 ^、Pt、以及其他高功函數之金屬與材料。其他具有相對高 功函數之材料亦可作為本技術之實_，包括但不限於灿、
Ir、Ni、與Co等金屬’亦包括但不限於Ru_Ti、Ni_Ti、金屬氮 15 20 化物Ru02、與金屬氧化物等材料。相較於典型n型多晶球 =極’高功函數之閘極材料可對電子穿隧產生更高之注入能 ^具有二氧化石夕頂部介電層之n型多晶石夕閉極，其注入能障 =·、、、3.15eV。因此，本發明之實施例所採用之閘極與頂部介 材料’其注入能障均高於3 15eV，較佳實施例高於3 4ev， ^佳之實施例中高於4 eV。具有二氧化梦頂部介電層之p型 f晶韻極’其注人能障約為4.25 eV，同時，相對於具有二 氧化石夕頂部介電層之n型多晶吩閘極，其可將會聚細胞之 電壓下降約2V。 第2Β圖顯示類似第2Α圖的閘極二極體非揮發記憶胞但 ^有浮動間極204 ’其通常由多晶發製成。第2C圖顯示類似 第2Α圖的閘極二極體非揮發記憶胞，但具有奈米粒子電荷 存結構206。 各荷儲存結構均可儲存一個或多個位元，舉例而言，若 各電荷儲存結構均儲存二位元，則會在閘極二極體非揮發記憶 胞中形成四财連續的電荷儲存狀態。 在某些實施例中，程式化係指在電荷捕捉結構中製造更多 9 25 201007931 ^正電荷’例如可由電荷儲存結構中移除電子或者增； 另-方面，抹除則代表在電荷捕捉結構中製造更多J =如由電荷儲存結構中增加電子或者移除電洞。然而，在 實施例中’程式化係指增加電荷儲存結構中的淨 * = 則代表在電荷儲存結構巾增加淨正電荷。此—步驟可以採用 多種電荷義 Μ物鮮間m，包括鋪子 引致穿隧、以及由基材直接穿隧。 冤穷 第3A圖、第3B圖、第3C圖、與第3 =記憶胞的簡化示意圖，其顯示二極體結構的多種;=
St Pn二祕與蕭特基二極體。在第3A _第3B圖中，二 極體結構為pn二極體。第3A圖中，實質 與介電結構之組合包_ , 3G2係摻雜 = 304則摻雜為p型。第3B圖中的開極二極體 ^^ 15 20 3與第Μ圖中的節點材料交換，例如實質 與介電結構之組合包_-節點__為 點314則摻雜為n型。第3C圖、與第3 : ===雜。第3C圖中，實質上由電荷储存 ，係為半導體材料。而第3D圖之閘極二極體非揮 =第3C圖中的節點材料互換，因此實質上由電荷儲存， 與"電結構之組合包圍的第一節點332係為 ^冓 二節點334則為金屬材料。 千導體材枓’而第 丹馬pn —極體具有同質接面的實施例。第4八 、 ^體^構的第—節點4G2與第二節點4G4的材料均為發i Ϊ 4Β圖中，二極體結構的第一節點412與第二 第 均為鍺。由於相較於㈣言，錄的能帶較小，相第的 25 201007931 =产第：極體非揮發記憶胞可產生較大的能帶 面，體結構中採用韻材料，二極體 因其可在《二之絲高的記憶胞密度， ❿ 10 15 20 階紅如與第二細-係以 第：=r為第 子自偏壓-10V的由閘極結構_移動至電荷儲存結構6、將^ =:=r8—，帛：二極= 第7A圖與帛<7B圖為閘極二極體非揮發記憶胞 =電子注人的示意圖。第7A圖中，能帶 由二極體結_至電繼存結構齡 入-5V偏壓之p+型第二節點•。第％ 間熱電子注續電子由二_結_至電荷鱗^二帶 =第二二極體節點6〇4之偏壓為〇v，閘極 ^ :’電子電洞對造成的電洞流入_5V偏壓之計型= 第8A圖與第8B圖為閘極二極體非揮發記憶胞進行電洞穿 11 25 201007931 齡錢制將電调 ==、攀竭撕，帛：：_ == 15 20 φ 熱妨能帶間 由-極I*㈣w w 財’ I賴熱電洞注入將電洞 ,儲存結構606°p型第一二極錄_ ==為，閘極結構6〇8之偏壓為撕，所產生之電子電 流人W偏壓的N+型第二節點_。第9B圖中， 二將電洞由二極體結構移至電荷儲存結構 偏壓;^ —一f體節點604之偏壓為0V，閘極結構_之 it:二產生之電子電洞中的電子流入^偏屢的奸 像 場^構的崎間電流，可_垂直電場與侧向電 變、、^ 準地決定電荷儲存結構中電荷儲存狀態的改 調^^ Μ與侧向電場’可引發較強的價帶間電流。偏壓 之上，由此可使能㈣曲，使其足以引發 之門釣:沾I足夠的能帶間電流’但同時可以保持二極體節點 m ，峨止產生程式化或抹除的動作。 =本發明多種實施例的偏壓調整二極體結構係受到反 ^-技胁此外，問極結構所加之電壓，使能帶產生變化，足以 具ϊ-摻:t造ί能帶間穿隧效應。二極體結構中的-節點 用電在空間電荷區域造成高電荷密度，且利 電壓文變時&成的短小空間電荷區域，造成能帶劇烈改變。 12 25 201007931 價電帶中的電子，由二極體結構接 ，同時順著位 ===’電洞由°型二極趙結構節點遠離，向 上飄移至位施叠，移向卩型二極體結構節點。 =結構的Μ，卿位於二鋪結構 構，控制二極體結構部分的電麗。當間 =電結構造成的二極體結構部分負電壓亦同 二極體結構中更劇烈的能帶_ 2 帶一侧上的被佔有的電子能階二 的電子:與未被佔有的電子能階間的能障寬度減低。(見J Physics of Semiconductor Devices, 1981) ， 荷齡、轉从淨貞電荷或者粒電荷，更抑 15 20 上施加負電壓時，二極體結構在接近電荷儲====結構 較強電場，因該部分具有相對較多的 —、>σ _、刀受到 的閘極結構上施加正電壓時’二極二:ίί近t; :、:構的部分受到較強電場’因該部分具有相對較高的= 早;程式化、與抹除的不同偏壓峨，顯示—種細敏的 時，二極體結構終端間的電位差，不應造成大： 子穿過介電層，到達電荷儲存結構，並因此影響電H ί電^另―方面，就程式化與抹除而言，二極體結構終_ 藉由此帶間熱載子注入影響電荷儲存狀阵。 層並 ^=圖與第1GB __二級體非揮發記憶胞，利 冷正電何射負電荷化電荷儲麵構，以進行= 13 25 201007931 ㈣觀關化示意圖。第嫩圖與第1GB圖中，能帶 應機制在二_結構巾建立電子電輯。由絲 ^ 入以2V的偏壓N+型第一二極體節點6〇2 Τον 604 ° ^ ，節點6〇2與ρ型第二二極體節點604之間的二極m 第的在第1⑽圖中，電荷儲存結構606 10 15 20 馨 門的-炼點602與ρ型第二二極體節點604之 間的-極體接面，儲存相對較多的淨正電荷。相較於 圖’第10A圖的二極體結構具有較 π 第隐圖的能帶間感應電流亦較有高較大的此帶^曲’同時流入 j 11Α圖與第11Β圖為閘極二級體非揮發記憶胞，利 荷與淨負電荷特性化電荷儲存結構，以進行能 ^間感應的严化不意圖’但與第驗圖及第聰圖具 ⑺二極體節點安排。尤其’二極體結構具有听型第ς ，係由電荷儲存結構與介電結構之組合所實質包筮 =點604則為η型。能帶間感應機制在二極 生的電洞’流入以*的偏壓㈣第:二】 1 節點6〇2，而電子則流入以〇V的偏壓η型第二二極體節^ 〇4。閘極結構6〇8之偏壓為卿。在第UA圖中 、，口構606利用ρ+型第一二極體節點6〇2與η二= 點604之間的二極體接面，儲存相對較多的淨負^極= ，圖中，電荷儲存結構6G6利用ρ+型第^ = =型第二二極體節議之間的二極體接面，儲m ΐ大的能帶料，同時流人第仙圖的能帶間感應電 14 25 201007931 二:構 雜濃度較低。 ㈤W即點播 10 15 20 m與，12Β _目鄰閘極二極體非揮發記 “意圖，分別顯示有内連接第二節點以及無内連接第』 的-種情況。第12Α圖中’相鄰閘極二極體非揮發記憶胞， 侧具有第二節點1204與1205。相鄰閘極二極體非揮^ 胞的第二節點12〇4與12〇5，均延伸穿越氧化層，該氧化層g 隔兩個第二節點12〇4與職的上方部分；同時兩節點 接至共同節點結構1214。此共同節點結構對此二相鄰閘極二 極體非揮發§己憶胞而&，其作用即如共同位元線。第圖 中，第二節點蘭與㈣均未延伸穿越分隔二個節點的氧化 層。第二節點1204與1205即視&分別的位元線，而兩個節點 非屬同一位元線。 第13A圖與冑13B ®係為閘極二極體非揮發記憶胞陣列的 簡化示意圖’其具有内連接第二節點縱行，以進行能帶間感 測。二極體結構的第一節點縱行，實質上係由電荷儲存結構與 介電結構所包圍，其為n型，而二極體結構的第二 . P型。二極體結構的相鄰第二節點縱行，延伸穿越分隔不同第 二節點縱行上方部分的氧化物，同時連接至一共同位元線結 構。第13A圖中，二極體結構的第一節點縱行係以位元線標 諸DL1至DL6代表，第二節點縱行則由位元線標誌CL代表， 字元線則以字元線標誌WL1至WL6代表。第ι3Β圖中，係 對二極體縱行與字元線施加電壓。第一節點縱行DL3之偏壓' 為2V ’其餘第'一卽點縱行的偏壓則為0V。第二節點縱行之偏 壓為0V。子元線WL5之偏壓為-10V，其餘字元線之偏壓則為 0V。能帶間感測’即由此在字元線WL5與第一節點縱行〇13 15 25 201007931 10 15 20 交會處的閘極二極體記憶胞上進行。藉由量測穿越第一節點縱 行DL3或第二節點縱行CL的電流，即可知悉此閘極二極體記 憶胞之電荷儲存結構的電荷儲存狀態。 第14A圖與第14B圖為閘極二極體非揮發記憶胞陣列進行 能帶間感測的簡化示意圖，其中第二節點縱行不具有内連姓。 不同於第13A圖鮮13B圖所示的第二節點縱行共同内連接 位疋，結構，帛14A圖與第14B圖二極體結構的相鄰第二節 點^行係視為個別的位元線。帛14A圖中，二極體結構的第 二節‘=縱行具有位元線標諸CL1至CL6。第1犯圖中，係對 第-節點—極體縱行與字元線施加電壓1 —節點縱行 之偏壓為2V，其餘第—節點縱行則為Qv。第二節點縱行之偏 壓為0V。字讀wl5之偏壓為_騰，其餘字元線之偏壓為 能帶間感測即可在閘極二極體記憶胞中字元線乳5與 二即=縱行DL3/第二節點縱行cu的交會處進行。藉由量測 k經第=節點縱行DL3或第二節點縱行CL3的電流，即可知 悉^極二極體記憶胞中’電荷儲存結構的電荷儲存狀態。 执圖與第15B圖為閘極二極體非揮發記憶胞陣列進行 食:帶間感測的簡化示意圖，其中第二節點縱行具有内連結其 中二極體結構的摻雜安排係相異於第13A圖、第別圖 1:亡，與第14B圖。第15A圖與第i5B圖中，二極體結構的 節點縱行，實質上係由電荷儲存結構與介電結構所包圍， 二r 而二極體結構的第二節點縱行為n型。類似於第 i3B圖，一極體結構的相鄰第二節點縱行，延伸穿 越分隔不同m縱行上方部分的氧化物，同時連接至一丘 ;位，構。第15A圖中，二極體結構的第-節點縱行； 標遠DLl i DL6 ’第二節點縱行具有位元線標結 15B圖中，係對二極體縱行與字元線施加電壓。第一 ❿ 參 16 25 201007931 節點縱打DL3之偏壓為-2V，其餘第-節點縱行則為〇v。第 二節點縱行之偏縣GV。字元線祀之偏壓為脚，其餘字 元線之碰為0V。能帶間感測即可在間極二極 ^中 ”與第-節點縱行DL3的交會處進行。藉^測流經 第-節點縱饤沉3或第二節點縱行CL的糕，即可知系此開 極二極體記憶胞中，電荷儲存結構的電荷儲存狀態。〜 第16A圖與帛16B圖為沒有共同節點縱行之閘極二極體 揮發記憶胞陣列進行能帶感測的簡化示意圖，其中 ❿ 10 15 20 係f似於第15A圖與第15B圖。並不像第‘ 與第B圖中具有共同節點縱行之第二節點縱行 · :與Γ6:圖二極體結構的相鄰第二節點縱行係視為個別的 線3圖中，二極體結構的第二節點縱行具有位元 CU至CL6。第16B圖中，係對第二節二極體 ί疋線施加電壓。第一節點縱行DL3之偏壓為_2V，其餘第：： 〇:。第二節點縱行之偏壓為0v。字元線乳5 閘:11格元線之偏壓為0v。能帶間感測即可在 會中處==節點 或第-銘_ 處 藉由量測流經第—節點縱行阳 中，悉此閘極二極體記憶胞 第二^鄰mi體非揮發記憶胞，其 簡化示_，第圖電子雜注入的 隨注入機制^it定細胞上進行。第ΐ7Α ®巾，電子穿 電科健it 利用·ι〇ν偏壓之閘極結構6〇8移動至 偏壓10V或者為浮動’第一 與603具有 WV。第17R胃+ @第—一極體知點604與605具有偏壓 ，第一二極體節點602具有偏壓10V或者為 17 25 201007931 10 15 20 Ϊ動’但第一二極體節點⑽則具有偏壓·卿。電子穿 堪將電子由以撕的偏壓之閘極結構608移動 二入，制如第6Β圖所示’將電子 ^ _何贿轉中，但僅發生於特定％ 電洞穿敵人機制如第8Α _示，將 電洞由閘極結構移動至電荷儲存結構巾始 ;由==:穿—如第 荷儲存結構中，但僅發生於特定 搞圖與第18B圖為不具内連接第二節點之相鄰閘極二 極體非揮發圮憶胞，其中特定細胞^ =電洞注入的簡化示意圖，但僅於特如 雷，士能帶間熱電洞注入機制將電洞红極體結構移動ΐ 的構608之偏壓為.，而電子電洞對所產： =子’流入藉由5V偏壓之n+型第一節點6 圖中，第-節點船之越為5V，但第一節謂之 =。能帶間熱電洞注人機制選擇性地將電 儲存結構咖，但不會將之移動到電荷 選摆實施射’能帶間_洞注人機制在特定細胞上， 栌^也將電洞由具有ρ型第一二極體節點與Π+型第二二極 ，卽點 =二極體結構，移動至如第9Α圖所示 $ 中，但僅發生於特定細胞之上。在其他實施例令 洞注入機制在特定細胞上，選擇性地將電子由具有 型第二二極體節點的二極體結構，移動至如第 圖所不的電何儲存結構中，但僅發生於特定細胞之上。在 魯 ❹ 18 25 201007931 右能帶間熱電子注入機制在特定細胞上，選擇性 =Ln型第一二極體節點p+型第二二極體= ί生如第所示的電荷儲存結射’但僅
15 20 :、、1用絕緣氧化物_而垂直分隔的複數陣列皆係屬於 柳貞錢數陣列，顯 广早幻Τ之所有子％線與位祕標煞。 的I^二丨,異陣列1900與1902具有内連接。陣列1900 、、’、車列19〇2的字元線均以WL1至WL6標記。然而， =陣列的第-節點縱行與第二節點縱行係個別獨立。陣列 _的第一節點縱行係標記為DL1至DL6，陣列1902的第 :節點縱行係標記為DL7至DU2。陣列1900的第二節點縱 記為CL1至CL6，陣列1902的第二節點縱行係標記為 LL7 至 CL12 〇 第19B圖中’相異陣列胸與1912係個別獨立。陣列刪 的字元線標記為WL1至WL6, _ 1912料元雜記為術 至JL12。然而’相異陣列191〇與1912的第一節點縱行與第 一即點縱行具有内連接。陣列1910與陣列1912的第一縱行均 標記為DL1至DL6，而其第二縱行均標記為cu至CL6。 〜第19C圖中，相異陣列192〇與1922的字元線，與其第一 節點縱行及第二節點縱行均各自獨立。陣列192〇的字元線標 記為WL1至WL6,陣列1922的字元線標記為至 陣列1920的第一卽點縱行標記為DL1至DL0，陣列1922的 19 25 201007931 5 15 20 第一節點縱行標記為$ ητιο . ! CU2^CU ^ CU 5 P^，J 1922 的第二節點縱行所用，或同位元線結構’以供陣列 第;==型’而第二節點縱行為:Ϊ其他實施例中， 非揮發記憶胞示：電其路中 loo^n^ 陣歹：陣列2000可能為個別細胞、内連接 陣列、或内連接的複數陣列。列解碼器 = 2002，2000 , 〇 ，個=7〇線2GG4 ’沿*記憶陣列2_中的縱舰合。位址係 由匯流排2GG5触給轉卿細制解碼$ 2⑻卜方 2〇〇6中的感測放大器與資料輸入結構經由資料匯流排細與 行解碼器2003轉合。資料由積體電路2〇5〇上的輸入/輸出痒 提供給資料輸人線2011，或者由積體電路2〇5〇其他内部/外 的資料源，輸入至方塊2006中的資料輸入結構。資料由方^ 2006中的感測放大器，經由資料輸出線2〇15，提供至積體電 路2050,或提供至積體電路2050内部/外部的其他資料终端。 偏壓調整狀態機構2009控制偏壓調整供應電壓2〇〇8之運作， 例如抹除驗證電壓與程式化驗證電壓，以及利用諸如能帶間電 流’安排程式化、抹除、與讀取記憶胞。 B 第21A圖到第21H圖顯示閘極二極體非揮發記憶胞複數陣 列的製作流程示意圖。第21A圖顯示矽基材21〇2之上具有氧 化物層2104，以及氧化物層2104之上的p型多晶梦層2112。 Φ 餐 20 25 201007931 ，形成犧牲氧化層2116與氮化物2118
第21B圖中， 淺溝渠隔離，
圖中，形成電荷儲存結構與介電結構的組合2123細極多晶 矽2132，以完成閘極二極體非揮發記憶胞的第一陣列。第2ie 圖中’形成另-層氧化物21G4與另―層型多 加圖至第21H圖中，實際上乃是重複第21B多“ 的步驟’以形成另一個閘極二極體非揮發陣列，使其垂直置放 於先前的第一陣列之上。 ^第22圖顯示沒有交錯之嶋氧化層_賴極二極體非揮 發記憶胞之簡化示意圖’且在相賴極二極體轉發記憶胞之 間會有漏電流。此相鄰閘極二極體非揮發記憶胞共享一共同閘 極2208。左方之閘極二極體非揮發記憶胞更包含電荷儲存結 構2201A ’其具有伴隨的儲存介電結構，以及一二極體結構其 具有一第一節點2202A與一第二節點22〇4A。右方之閘極二 極體非揮發記憶胞更包含電荷儲存結構22〇1B，其具有伴隨的 儲存介電結構，以及一二極體結構其具有一第一節點22〇2B 與一第二節點2204B。因為沒有交錯之隔離氧化層在相鄰的閛 極二極體非揮發記憶胞之間，所以在相鄰閘極二極體非揮發記 憶胞之間會有顯著的漏電流2220存在。此外，每一閘極二極 體非揮發記憶胞的二極體結構會有一個小的開啟電壓。 第23A圖顯示相鄰閘極二極體非揮發記憶胞之簡化操作示 意圖，經由自閘極端的電子穿隧注入，以電性隔離相鄰的閘極 二極體非揮發記憶胞。閘極2208偏壓為-20V，每一閘極二極 體非揮發§己憶胞之一極體結構的第一節點(2206A，2206B)是接 21 201007931 地或是浮動，而每一閘極二極體非揮發記憶胞之二極體結構的 共同第二節點(2204A，2204B)則是接地。 5 10 15 第23B圖顯示相鄰閘極二極體非揮發記憶胞之簡化操作示 意圖，經由自二極體端的電子穿隧注入，以電性隔離相鄰的閘 極二極體非揮發記憶胞。閘極2208偏壓為20V，每一閘極二 極體非揮發記憶胞之二極體結構的第一節點(22〇6A，22〇6b) 疋接地，而每一閘極二極體非揮發記憶胞之二極體結構的第二 節點(2204A，2204B)則也是接地。
第23C圖顯示相鄰閘極二極體非揮發記憶胞之簡化操作示 意圖’經由自二極體端的熱電子注入，以電性隔離相鄰的間極 二極體非揮發記憶胞。閘極22〇8偏壓為購，每—閘極二極 體非揮發記憶胞之二極體結構的n型第_ _(22Q6A，22%b) 是4V，而每一閘極二極體非揮發記憶胞之二極體結構的p型 第二節點(22G4A ’ 22G4_是接地。更深的 2340 則县-?v。 20 胞的資料;左侧。
22 25 201007931 洞，所以此閘極二極體非揮發記憶胞的左侧係位於一程式化狀 態。右方之閘極二極體非揮發記憶胞亦包含電荷儲存結構，特 別是2452B和2454B’其儲存閘極二極體非揮發記憶胞的資料 於右侧。因為電荷儲存結構2452B和2454B儲存電子，所以 5 此，極二極體非揮發記憶胞的右侧係位於一抹除狀態。此隔離 電荷儲存結構2460中所儲存的電子可以將閘極二極體非揮發 記憶胞的左右兩侧電性隔離。 第25A ®為-閘極電壓肖電流關係圖，其顯示在經由電子 ❹穿隧注入之電性隔離相鄰閘極二極體非揮發記憶胞摔作之後 1〇 的電性隔離有效程度。縱軸上的ID(A)代表相鄰元件之間的開 啟電流。軌跡2502代表相鄰閘極二極體非揮發記憶胞的初始 臨界，壓Vt #測結果。，經由傅勒諾丁漢電子穿随注入於此隔 離電荷儲存結構的電性隔離操作之後，軌跡25〇4顯示臨界電 壓Vt增加4V左右’即代表了電性隔離。經過一循環的程式 15 化及抹除操作之後，轨跡2506亦顯示臨界電壓Vt增加4V左 右’也代表了電性隔離。執跡2504和2506幾乎是完全一致的。 此量測條件為Vd=lV、Vg=〇〜8V、Vb=Vs=0V。此+FN注入條 ❹ 件為Vg=20V、Vd=Vb：=Vs=〇V、2ms。此能帶間程式化條件為 ' mVs=0V、200冲。在一範例中，Vd 和 2〇 分別對應第23A圖中相同摻雜電荷型態的閘極二極體第一 節點2206A和2206B ; Vb則對應第23A圖中相反掺雜電荷型 態的共同第二節點2204A和2204B;而Vg則對應第23A圖中 的閘極2208。 第25B圖為-閘極電壓與電流關係圖，其顯示在經由電子 25 穿隧注入之電性隔離相鄰閘極二極體非揮發記憶胞操作之前 與之後’相鄰閘極二極體非揮發記憶胞的資料儲存表現。軌跡 2508代表初始Vbtb 1：測結果，其緣示電性隔離相關極二極 23 201007931 體非揮發記憶胞操作之前的閘極電壓與能帶間電流之關係。在 經由傅勒-諾丁漢電子穿隧注入於此隔離電荷儲存結構的電性 隔離操作之前，即進行程式化操作，其結果顯示於軌跡251〇。 又在經由傅勒-諾丁漢電子穿隧注入於此隔離電荷儲存結構的 5 電性隔離操作之前，即進行程式化和抹除操作循環，其^果顯 示於軌跡2511。在經由傅勒-諾丁漢電子穿隧注入於此隔離電 荷儲存結構的電性隔離操作之後，再進行程式化操作，其結果 顯示於轨跡2512。又在經由傅勒-諾丁漢電子穿隧注入於此隔 離電荷儲存結構的電性隔離操作之後，再進行程式化和抹除操 10 作循環，其結果顯示於軌跡2513。此量測條件為vd=lv '、' Ο Vg=〇〜_10V、VbsVsiV。此能帶間程式化條件為、 Vg=-llV、Vb=Vs=0V、200柙。此備抹除條件為 Vg=18v、 Vd=Vb=Vs=0V、2ms。在一範例中’ Vd和Vs分別對應第23A 圖中相同摻雜電荷型態的閘極二極體第一節點22〇6A和 15 2f〇6B ; %麟應第23A圖中相反摻雜電荷型態的共同第二 節點2204A和2204B;而Vg則對應第23 A圖中的閘極2208。 由此顯示，於電性隔離操作之後，程式化和抹除操作可以使相 鄰閘極二極體非揮發記憶胞在較佳的電性隔離情況下進行。 第26A圖為-閘極電壓與電流關係圖，其顯示在經由基板⑩ 2〇 熱電子注入之電性隔離相鄰閘極二極體非揮發記憶胞操作之 後的電性隔離有效程度。縱轴上的ro(A)代表相鄰元件之間的 開啟電流。軌跡2602代表相鄰閘極二極體非揮發記憶胞的初 始臨界 Vt量測結果。經由第一次基板熱電子注入於此隔 離電荷儲存結構的電性隔離操作之後，軌跡施顯示臨界電 25壓Vt增加2V左右，即代表了改善的電性隔離。經過第一次 的程式化及抹除操作循環讀’細；26G6錢示臨界電壓％ 增加2V左右，代表了電性隔離操作並沒有改變臨界電壓。軌 24 201007931 5
15 20 跡2604和2606幾乎是完全一致的。在經由第二次基板熱電子 注入於此隔離電荷儲存結構的電性隔離操作之後，軌跡26〇8 顯示臨界電壓Vt又增加了 2V左右，代表了進一步改善的電 性隔離。經過第二次的程式化及抹除操作循環之後，軌跡261〇 亦顯示臨界電壓Vt又增加了 2V左右，代表了電性隔離操作 並沒有改變臨界電壓。軌跡2608和2610幾乎是完全一致的。 此量測條件為Vd=lV、Vg=〇〜8V、Vb=Vs=0V。此基板熱電子 注入條件為 Vg=12V、Vd=Vs=4V、Vb=0V、VDNW=_2V、2ms。 在一範例中，Vd和Vs分別對應第23A圖中相同摻雜電荷型 態的閘極二極體第一節點2206A和2206B ; Vb則對應第23A 圖中相反摻雜電荷型態的共同第二節點22〇4A和22〇4B ; VDNW則對應第23C圖中的底部基板2340 ;而Vg則對應第 23A圖中的閘極2208。 第26B圖為一閘極電壓與電流關係圖，其顯示在經由基板 ，電子注入之電性隔離相鄰閘極二極體非揮發記憶胞操作之 前與之後’相鄰_二極體非揮發記憶胞的資觸存表現。軌 跡2612代表初始相鄰閘極二極體非揮發記憶胞操作之前的閘 極電壓與崎_紅隱量測結果。在經由基板熱電子注入 於此隔離電荷儲存結構的電性隔離操作之前，即進行程式化操 作，其結果齡於軌跡施。又在軸基減電子注入於此 隔離電荷儲存結構的雜隔離操作之前，即進行程式化和抹除 操作循環，其結果顯祕祕2615。在經由基板熱電子注入 ^此何儲存結構的電性隔離操作之後，再進行程式化操 示於軌跡2616。又在經由基板熱電子注入於此 構的電性隔離操作之後，再進行程式化和抹除 祕循衣’其、果顯示於轨跡2617。在經由第二次基板熱電 子注入於峨離電荷齡結構的紐_操作之後，再進行程 25 25 201007931 5 10 15 20 25 式化操作，其結果顯示於軌跡2618。又在經由第二 電子注入賊_觸贿賴的雜_錢，再 程式化和抹除操作循環，其結果顯示於軌跡2619。因為在每 -次電性隔轉作之前和之後，程式錄態及抹除狀態是類似 的’此電性隔離操作並不會干擾正常的程式化及抹除操作。此 Vd=iv . Vg=〇^i〇v > Vb=Vs=〇V 〇 注入條件為 Vg=12V、Vd=Vs=4V、Vb=〇V、v〇NW=_：2V、2ms 〇
此能帶離式化條件為Vd=5 v、Vg=_〗丨v、、2〇_。 此珊抹除條件為Vg=15v、Vd=yb=Vs=〇v、2咖。在一範例 ^，vd和分別對應第23A圖中相同摻雜電荷型態的閘極 一極體第一節點2206A和2206B ; Vb則對應第23A时相反 掺雜電荷鶴的共同帛二_ 22G4A和22G4B ;而Vg則對應 第23A圖中的閘極2208。 ’
整體而言，第25A、25B、26A和26B圖顯示，益論此電性 是經由傅勒諾丁漢電子穿隧注人聽離電荷儲存結 ，或疋基域電子注人此_電韻存結構，均可根據臨界電 變達成電性隔離’而且根據程式化及齡狀態的能 曰〃IL量測知悉操作行為並未改變。所增加的臨界電壓Vt 係對應於由第22圖所示減少的擊穿電流。 在其他的實施例中’儲存於此隔離電荷儲存結構中的電荷 〇括電洞，以電性隔離相鄰記憶裝置的電洞電流。 較佳實施顺細詳細聽如上，減瞭解為上 述，例僅作為範例，非用以限制專利之範圍。就熟知技藝之人 自可㈣依據下财請專利範_相關技術進行修改與 組合。 26 201007931 【圖式簡單說明】 第1圖疋簡化的閘極二極體非揮發記憶胞示意圖。 ^ | 2Α圖、第2Β圖、第2C圖為簡化的閘極二極體非揮發 胞示意圖，顯示利用不同材料所製作的多種電荷儲存結 構。 圖、第3Β圖、第3C圖、第3D圖是簡化的閘極二極 體非，發記憶胞示意圖，顯示二極體結構的多種 pn二極體與蕭特基二極體。 Φ 10 15 20 圖第海第4B圖是簡化的閘極二極體非揮發記憶胞示意 圖，顯不具有同質接面的卯二極體。 第6A圖與第6B圖是簡化的間極 圖，顯示進行電子穿隨注人的情形。體非揮發⑽胞不意 圖第顯圖是簡化的閉極二極體非揮發記憶胞示意 圖顯不細胞中進行能帶間熱電子 第8Α圖與第8Β圖菩箝 圖，顯示記憶胞示意 第9A圖與第9B圖是簡化的間極二極 圖第 胞^進行能帶間熱電洞注入的情i 第10A圖與帛10B目是簡化的間極二極 ，，顯不細胞中進行能帶間感測的情 ^數^ 負電荷，可特性化 音圖丄-=ιΐΒ圖是簡化輪二極體非揮細胞示 意圖，顯不細胞中進行能帶間感測的情形了 的^正電荷或淨負電荷’其可特性存。不二= 體節點之安排不同於第黯難第聰了^存結構，但其二極 27 25 201007931 f 12A圖與第12B ®分職示具有内連接第二節點以及不 ^内連接第二節點的相鄰閑極二極體非揮發胞簡化示 棄圖。 5 10 20 一第13A圖與第13B圖顯示具有内連接第二節點縱行的閘極 二極體非揮發記憶胞陣列’進行能帶間感測的簡化示意圖。 第14A圖與第14B圖為不具有内連接第二節點縱行的閘極 二^體非揮發記憶胞_，進行能帶間感測的簡化示意圖。 15A圖與第15B圖為具有内連接第二節點縱行的閘極二 極體非揮發記憶祕列，進行能帶間感_簡化示意圖，其中 -極體結構的摻雜安排係異於第13A圖、第i3B圖、第“A❹ 圖、與第14B圖。 第16A圖與帛16B圖顯不不具有内連接第三節氣縱行的閘 ^極體非揮發記憶胞_，進行能帶間感測賴化示意圖， 、中一極體結構的掺雜安排係異於第Μ圖、第別圖 14A圖、與第14B圖。 第^圖與第17B圖為不具有内連接第二節點的相鄰問極 ，體非揮發記憶胞，在特定細胞上進行電子穿随注入的簡化 意圖。 播圖與第励圖為不具有内連接第二節點的相鄰問極⑩ 極體^揮發記憶胞，在特定細胞上進行能帶間熱電洞注入的 麻、第19B圖、第19c圖為閘極二極體非揮發記憶 中不同陣列之間，字元線、第-節點縱行、 興第一郎點縱行具有不同的内連接。
是具有_二鋪轉發記憶胞_與控制電路的 積體電路簡化示意圖。 J 第21A-21H圖顯示閘極二極體非揮發記憶陣列的—種製作 28 25 201007931 流程圖範例。 第22圖顯示沒有交錯之隔離氧化層的相鄰閘極二極體非揮 發記憶胞之簡化示意圖’且在相鄰閘極二極體非揮發記憶胞之 間會有漏電流。 * 5 •ο 15
第23Α圖顯示相鄰閘極二極體非揮發記憶胞之簡化操作干 意圖，經由自閘極端的電子穿隧注人，以電性隔離相鄰的閘極 二極體非揮發記憶胞。 第m醜示相鄰閘極二極體非揮發記憶胞之簡化操作示 意圖，經由自二極體端的電子穿隨注人，以電性隔離相鄰 極二極體非揮發記憶胞。 第23c圖顯示相觸極二極體非揮發記憶胞之簡化操作示 端的熱電子注入’以電性隔離相鄰的閘極 一極體非揮發§己憶胞。 極第朽示具有交錯之電荷儲存結構以電性隔離相鄰閘 極一極體非揮發記憶胞之簡化示意圖。 第24B圖顯示具有交錯之隔離電荷儲存結_雷性瞳相 鄰，二極體非揮發記憶胞之簡化示意圖 及與㈣儲存相騎電荷儲存結構輩分被特別標 20 熱電子注从職圖，其_在經由基板 雜極二極體非揮發記憶胞操作之 29 25 201007931 後的電性隔離有效程度。 第26B圖為-閘極電壓與電流關係圖，其顯示在經由基板 熱電子庄入之電性隔離相鄰閘極二極體非揮發記憶胞操作之 前與之後，相鄰閘極二極體非揮發記憶胞的資料儲存表現。 5 【主要元件符號說明】 102、302、312、322、332、402、412、502、602、603、2114 : 第一二極體節點 104、304、314、324、334、404、414、504、604、605、1204、春 10 1205、2121 :第二二極體節點 106、2123 :電荷結構與介電結構組合 108 :共同閘極 110 :介電層 202 :電荷捕捉材料結構 15 204:浮動閘極 206 :奈米粒子電荷儲存結構 506 :轉換層接面 _ 606、607 :電荷儲存結構 608 :閘極 2〇 1214 :共同節點結構 1300、1400、1500、16〇〇、19〇〇、1902、1910、1912、1920、 1922、2000 :記憶陣列 1904 :絕緣氧化物 2050 :積體電路 25 2004、CL、CL1、CL2、CL3、CL4、CL5、CL6、DL1、DL2、 30 201007931 DL3、DL4、DL5、DL6 :位元線 32、2002、WU、WL2、WL3、WL4、WL5、WL6 :字元線 2001 :列解碼器 2003 :行解碼器 5 2005、2007 :匯流排 2006 :感測放大器與資料輸入結構 2008 :偏壓調整供應電壓 2009 :偏壓調整狀態機構 ❹ 2011 :資料輸入線 ίο 2015:資料輸出線 2102 :基材 2104、2116 :氧化物 2112、2113、2132 :多晶矽 2118 :氮化物 15 2201A、2201B :電荷儲存結構 2202A、2202B :第一二極體節點 ❿ 2204A、2204B :第二二極體節點 2208 :共同閘極 2220、2422 :漏電流 20 2340 :基板 2452A、2454A :電荷儲存結構(電洞） 2452B、2454B :電荷儲存結構(電子） 2460 :隔離電荷儲存結構 31

Claims (1)

  1. 201007931 七、申請專利範圍： L 一#記憶元件積體電路，包含: 一電荷儲存結構； η亥4體結構巾具有—第_節點與—第點 所^隔，該接面由該電荷儲存結構及該二输二由-接面 :蓋’該4體結構具有一截面‘ ^點二，结構所 其藉由儲存在一個或多個 Τ中該第—郎點具有相對部分 構位於該雀结構的該第二節點與該相鄰資雌存結 15 20 2：£p^ 二工=二地要藉
    匕其灿_該第 -r^L 材科 4體結構具有該截面，在其中該第 了二具有相對部分其實體地藉由該第—材料與該相鄰資料儲存 體結麯接柯需要交錯的賴，域—佩多個隔離 =儲存結構中所儲存的該電荷係自將該第二節點與該相鄰資料 儲存兀件料聰構實體連接的該第一材料注入。 4· 如申明專利細第1項體電路，其中該體結構的該第 32 25 201007931 包含-第-材料，且該4體結構具有該截面在其中該 -f點具#撕部分其倾_纟鱗—撕無彳目鄰資料 财接柯f要交_轉，且該—贼多個隔離 所的該電荷係藉由自將該第二節點與該相鄰 貝繼存兀件的4體結構實體連接的該第一材料親而注入。 1項遽電路，㈣補結翻該第 一=心H料’且該4體結構具有該截面，在 t 15 實體地藉由該第-材料與該相鄰資料儲存 電行儲存社Μ:?34接而不需要父錯的溝渠’且該一個或多個隔離 ，其中崎储存结獅 儲存結顧_介電^+^^的—科’且該隔離電荷 是-共同介電結構的一部分·。。。，電結顯該儲存介電結構 隔離電荷=^圍第1項切體電路，其中該_電壓源覆蓋該 隔離電荷儲存結構圍二:中該閘極電壓源覆蓋該 該電荷係自該閉極電壓源 ::個或多個隔離電荷儲存結構内的 33 25 201007931 申請專利範圍第1項之積體電路，其中該電荷 二節點之間的電流所決定。 錢第一卽點與該第 1〇 lL如申請專利範圍第1項之積體電路，更包含： 控制電路，與該電荷儲存結構和該二極體結構_ 下操作： 施加一第一偏壓調整以決定該電荷儲存結構的一 狀態，以及 以進行以 電荷儲存· 電荷 儲存量结體結構的電流以決定該 15 20 12·如申請專利範圍第1項之積體電路，更包含： 控制電路’與該電荷儲存結•該二極體結構輕接， 下操作： 施加-第一偏壓調整以決定該t荷儲存結構 狀態；以及 以進行以 電荷儲存 量測至少包含在反向碰時流醜4贿構的 電k成分以決定該電荷儲存結構的該電荷儲存狀態。 曰 路，細卜_為存取 14· 範圍第1項之積體電路，其中該高結構為1 34 25 201007931 =綱麵i彻想電路，其中該领構為， 構包含 項之積體電路’其中該電荷儲存結 t 15 ❹ 20 項级料路，其中該電鶴存結構包含 18.如申請專利範圍第1項级體電路，更包含： =路，細荷儲存結•該二極體結難接，以進行以 狀態施加一第一偏壓調整以決定該電荷儲存結構的一電荷儲存 儲存結構的該-極體結構的電流以決定該電荷 電荷來調整該電荷爾的-淨負 19 麵電路的方法，包含： 構^^體二構^存介電結構’其至少部分位於該電荷儲存結 曰，且至少部分位於該電荷儲存結構與一閘極 35 25 201007931 電壓源之間；以及 提供該二極體結構具有一第一節點與一第二節點，其係由— 面所，隔’該接面由該電荷儲存結構及該一個或多個儲存介電結 ^覆蓋’該二極體結構具有一截面，在其中該第二節點具有相對 分其藉由儲存在一個或多個隔離電荷儲存結構内的電荷而與相 資料儲存元件的二極體結構電性隔離，該一個或多個隔離電荷 結構位於該球體結構的該第二節點與該相鄰資觸存元件之間^ 20. —種記憶元件積體電路，包含： 一電荷儲存結構； 個儲存介電結構，其至少部分位於該電荷儲存結構# 源^ ^ 且至少部分娜_飾_—閘極電壓 15 籲 該沐體結構具有—第一節點與一第二節點，其係由 二結構及該-個或多個儲存介電結= 鲁 廳構：手段•該二 36
TW098115753A 2008-08-15 2009-05-12 電性隔離之閘極二極體非揮發記憶體 TWI400791B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/192,797 US7995384B2 (en) 2008-08-15 2008-08-15 Electrically isolated gated diode nonvolatile memory

Publications (2)

Publication Number Publication Date
TW201007931A true TW201007931A (en) 2010-02-16
TWI400791B TWI400791B (zh) 2013-07-01

Family

ID=41673326

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098115753A TWI400791B (zh) 2008-08-15 2009-05-12 電性隔離之閘極二極體非揮發記憶體

Country Status (3)

Country Link
US (1) US7995384B2 (zh)
CN (1) CN101651143B (zh)
TW (1) TWI400791B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI709227B (zh) * 2017-04-10 2020-11-01 聯華電子股份有限公司 非揮發式記憶體裝置與其操作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024367B2 (en) * 2012-02-24 2015-05-05 The Regents Of The University Of California Field-effect P-N junction

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2325194A1 (fr) 1975-09-16 1977-04-15 Ibm Dispositif de pompage de charge pour semi-conducteur et son procede de fabrication
US4364072A (en) 1978-03-17 1982-12-14 Zaidan Hojin Handotai Kenkyu Shinkokai Static induction type semiconductor device with multiple doped layers for potential modification
US4617652A (en) 1979-01-24 1986-10-14 Xicor, Inc. Integrated high voltage distribution and control systems
US4393481A (en) 1979-08-31 1983-07-12 Xicor, Inc. Nonvolatile static random access memory system
US4369072A (en) 1981-01-22 1983-01-18 International Business Machines Corp. Method for forming IGFET devices having improved drain voltage characteristics
US4569120A (en) * 1983-03-07 1986-02-11 Signetics Corporation Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing ion implantation
US5257095A (en) 1985-12-04 1993-10-26 Advanced Micro Devices, Inc. Common geometry high voltage tolerant long channel and high speed short channel field effect transistors
US4752699A (en) 1986-12-19 1988-06-21 International Business Machines Corp. On chip multiple voltage generation using a charge pump and plural feedback sense circuits
US4949140A (en) 1987-02-02 1990-08-14 Intel Corporation EEPROM cell with integral select transistor
US4905065A (en) 1987-05-12 1990-02-27 Advanced Micro Devices, Inc. High density dram trench capacitor isolation employing double epitaxial layers
US4939690A (en) 1987-12-28 1990-07-03 Kabushiki Kaisha Toshiba Electrically erasable programmable read-only memory with NAND cell structure that suppresses memory cell threshold voltage variation
US4999812A (en) 1988-11-23 1991-03-12 National Semiconductor Corp. Architecture for a flash erase EEPROM memory
IT1235693B (it) 1989-05-02 1992-09-21 Sgs Thomson Microelectronics Transistore ad effetto di campo superficiale con regione di source e/o di drain scavate per dispositivi ulsi.
US5287536A (en) 1990-04-23 1994-02-15 Texas Instruments Incorporated Nonvolatile memory array wordline driver circuit with voltage translator circuit
US5523249A (en) 1990-08-01 1996-06-04 Texas Instruments Incorporated Method of making an EEPROM cell with separate erasing and programming regions
JP3004043B2 (ja) 1990-10-23 2000-01-31 株式会社東芝 不揮発性半導体メモリ装置
EP0488677A3 (en) 1990-11-29 1992-08-26 Kawasaki Steel Corporation Semiconductor device of band-to-band tunneling type
US5784327A (en) 1991-06-12 1998-07-21 Hazani; Emanuel Memory cell array selection circuits
US5250829A (en) 1992-01-09 1993-10-05 International Business Machines Corporation Double well substrate plate trench DRAM cell array
US5293328A (en) 1992-01-15 1994-03-08 National Semiconductor Corporation Electrically reprogrammable EPROM cell with merged transistor and optiumum area
US5434498A (en) 1992-12-14 1995-07-18 United Memories, Inc. Fuse programmable voltage converter with a secondary tuning path
US5532618A (en) 1992-11-30 1996-07-02 United Memories, Inc. Stress mode circuit for an integrated circuit with on-chip voltage down converter
US5311480A (en) 1992-12-16 1994-05-10 Texas Instruments Incorporated Method and apparatus for EEPROM negative voltage wordline decoding
US5422294A (en) 1993-05-03 1995-06-06 Noble, Jr.; Wendell P. Method of making a trench capacitor field shield with sidewall contact
WO1996021251A1 (en) 1995-01-06 1996-07-11 President And Fellows Of Harvard College Minority carrier device
US5491657A (en) 1995-02-24 1996-02-13 Advanced Micro Devices, Inc. Method for bulk (or byte) charging and discharging an array of flash EEPROM memory cells
US5617357A (en) 1995-04-07 1997-04-01 Advanced Micro Devices, Inc. Flash EEPROM memory with improved discharge speed using substrate bias and method therefor
JP2937805B2 (ja) 1995-05-19 1999-08-23 モトローラ株式会社 ２層フローティングゲート構造のマルチビット対応セルを有する不揮発性メモリ及びそのプログラム／消去／読出方法
US5814853A (en) 1996-01-22 1998-09-29 Advanced Micro Devices, Inc. Sourceless floating gate memory device and method of storing data
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5768192A (en) 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
US6417550B1 (en) 1996-08-30 2002-07-09 Altera Corporation High voltage MOS devices with high gated-diode breakdown voltage and punch-through voltage
US5808506A (en) 1996-10-01 1998-09-15 Information Storage Devices, Inc. MOS charge pump generation and regulation method and apparatus
US5831901A (en) 1996-11-08 1998-11-03 Advanced Micro Devices, Inc. Method of programming a memory cell to contain multiple values
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US5912840A (en) 1997-08-21 1999-06-15 Micron Technology Memory cell architecture utilizing a transistor having a dual access gate
US6232643B1 (en) 1997-11-13 2001-05-15 Micron Technology, Inc. Memory using insulator traps
US6243299B1 (en) 1998-02-27 2001-06-05 Micron Technology, Inc. Flash memory system having fast erase operation
JP3241330B2 (ja) * 1998-10-08 2001-12-25 日本電気株式会社 フラッシュメモリおよびその製造方法
US6072720A (en) 1998-12-04 2000-06-06 Gatefield Corporation Nonvolatile reprogrammable interconnect cell with programmable buried bitline
JP3829161B2 (ja) * 1999-10-14 2006-10-04 スパンション インク 多ビット情報を記録する不揮発性メモリ回路
US6160286A (en) 1999-10-20 2000-12-12 Worldwide Semiconductor Manufacturing Corporation Method for operation of a flash memory using n+/p-well diode
US6631085B2 (en) * 2000-04-28 2003-10-07 Matrix Semiconductor, Inc. Three-dimensional memory array incorporating serial chain diode stack
US6888750B2 (en) * 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6580124B1 (en) * 2000-08-14 2003-06-17 Matrix Semiconductor Inc. Multigate semiconductor device with vertical channel current and method of fabrication
EP2323164B1 (en) * 2000-08-14 2015-11-25 SanDisk 3D LLC Multilevel memory array and method for making same
US6731544B2 (en) * 2001-05-14 2004-05-04 Nexflash Technologies, Inc. Method and apparatus for multiple byte or page mode programming of a flash memory array
JP2003163292A (ja) * 2001-08-13 2003-06-06 Halo Lsi Inc ツインｎａｎｄ素子構造、そのアレイ動作およびその製造方法
US7476925B2 (en) * 2001-08-30 2009-01-13 Micron Technology, Inc. Atomic layer deposition of metal oxide and/or low asymmetrical tunnel barrier interploy insulators
US6510082B1 (en) * 2001-10-23 2003-01-21 Advanced Micro Devices, Inc. Drain side sensing scheme for virtual ground flash EPROM array with adjacent bit charge and hold
US6873004B1 (en) * 2002-02-04 2005-03-29 Nexflash Technologies, Inc. Virtual ground single transistor memory cell, memory array incorporating same, and method of operation thereof
US6646914B1 (en) * 2002-03-12 2003-11-11 Advanced Micro Devices, Inc. Flash memory array architecture having staggered metal lines
US6657894B2 (en) * 2002-03-29 2003-12-02 Macronix International Co., Ltd, Apparatus and method for programming virtual ground nonvolatile memory cell array without disturbing adjacent cells
US6690601B2 (en) * 2002-03-29 2004-02-10 Macronix International Co., Ltd. Nonvolatile semiconductor memory cell with electron-trapping erase state and methods for operating the same
US6826080B2 (en) * 2002-05-24 2004-11-30 Nexflash Technologies, Inc. Virtual ground nonvolatile semiconductor memory array architecture and integrated circuit structure therefor
US6795348B2 (en) 2002-05-29 2004-09-21 Micron Technology, Inc. Method and apparatus for erasing flash memory
US6771543B2 (en) * 2002-08-22 2004-08-03 Advanced Micro Devices, Inc. Precharging scheme for reading a memory cell
US6808986B2 (en) * 2002-08-30 2004-10-26 Freescale Semiconductor, Inc. Method of forming nanocrystals in a memory device
US6639836B1 (en) * 2002-10-31 2003-10-28 Powerchip Semiconductor Corp. Method for reading flash memory with silicon-oxide/nitride/oxide-silicon (SONOS) structure
US6996011B2 (en) * 2004-05-26 2006-02-07 Macronix International Co., Ltd. NAND-type non-volatile memory cell and method for operating same
US6862216B1 (en) 2004-06-29 2005-03-01 National Semiconductor Corporation Non-volatile memory cell with gated diode and MOS transistor and method for using such cell
US7042763B1 (en) 2004-07-08 2006-05-09 National Semiconductor Corporation Programming method for nonvolatile memory cell
US6992927B1 (en) 2004-07-08 2006-01-31 National Semiconductor Corporation Nonvolatile memory cell
US7072219B1 (en) * 2004-12-28 2006-07-04 Macronix International Co., Ltd. Method and apparatus for operating a non-volatile memory array
US7209384B1 (en) 2005-12-08 2007-04-24 Juhan Kim Planar capacitor memory cell and its applications
US7491599B2 (en) * 2005-12-09 2009-02-17 Macronix International Co., Ltd. Gated diode nonvolatile memory process
US7272038B2 (en) 2005-12-09 2007-09-18 Macronix International Co., Ltd. Method for operating gated diode nonvolatile memory cell
US7269062B2 (en) * 2005-12-09 2007-09-11 Macronix International Co., Ltd. Gated diode nonvolatile memory cell
US7283389B2 (en) * 2005-12-09 2007-10-16 Macronix International Co., Ltd. Gated diode nonvolatile memory cell array
US7768825B2 (en) * 2006-11-20 2010-08-03 Macronix International Co., Ltd. Gated diode nonvolatile memory structure with diffusion barrier structure
US7492638B2 (en) * 2006-11-20 2009-02-17 Macronix International Co., Ltd. Gated diode nonvolatile memory operation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI709227B (zh) * 2017-04-10 2020-11-01 聯華電子股份有限公司 非揮發式記憶體裝置與其操作方法

Also Published As

Publication number Publication date
CN101651143B (zh) 2013-02-13
US7995384B2 (en) 2011-08-09
TWI400791B (zh) 2013-07-01
CN101651143A (zh) 2010-02-17
US20100039867A1 (en) 2010-02-18

Similar Documents

Publication Publication Date Title
TWI282166B (en) Memory array including multiple-gate charge trapping non-volatile cells
TWI267859B (en) Integrated circuit memory device and operating method thereof
TWI282167B (en) Charge trapping non-volatile memory with two trapping locations per gate, and method for operating same
CN100334734C (zh) 半导体存储单元和半导体存储装置
TWI291766B (en) Charge trapping non-volatile memory and method for operating same
CN101414479B (zh) 在绝缘体随机存取存储器上的单一晶体管存储单元
TW200805630A (en) Multiple time programmable (MTP) pmos floating gate-based non-volatile memory device for a general-purpose CMOS technology with thick gate oxide
TW200402872A (en) Semiconductor memory device
TW201001622A (en) Floating gate memory device with interpoly charge trapping structure
TW201039437A (en) Bandgap engineered charge trapping memory in two-transistor NOR architecture
CN102842339A (zh) 一种三维阵列存储器装置及其操作方法
JP2004039965A (ja) 不揮発性半導体記憶装置
TW200919737A (en) Nonvolatile memories which combine a dielectric, charge-trapping laye with a floating gate
TW201025576A (en) Nonvolatile semiconductor memory device
TWI303100B (en) Gated diode nonvolatile memory cell array
TW201131748A (en) Flash memory cell on seoi having a second control gate buried under the insulating layer
CN107039445A (zh) 存储单元及其制造方法
TWI244165B (en) Single bit nonvolatile memory cell and methods for programming and erasing thereof
TW201203535A (en) Electronic device including a tunnel structure
TW201135919A (en) Nonvolatile memory array with continuous charge storage dielectric stack
TWI601272B (zh) 半導體裝置
TW201007931A (en) Electrically isolated gated diode nonvolatile memory
US7020020B1 (en) Low voltage non-volatile memory cells using twin bit line current sensing
TW200824050A (en) Gated diode nonvolatile memory process
TWI344693B (en) Gated diode nonvolatile memory structure with diffusion barrier structure