TW200945779A - Dual supply inverter andring oscillator - Google Patents

Description

200945779 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種反向器，特別是關於一種雙電源供 應（dual supply)反向器與利用雙電源供應反向器實現電壓 控制振盪器之方法與裝置。 【先前技術】 φ 環形振盪器係一被廣泛使用於實施電壓控制振盪器

(VCO)之場合，如第1A圖顯示一種習知三級環形振盪器之 不意圖。該二級環形振盪器100包含有設置為環形結構之 三個反向級（inverter stage)101_1〇3。每一反向級係由一共 同的電源供應電壓VDD所供電，由於其反轉（inversi〇n)之 功能，每一反向級具有180度相位偏移，以及由於電路延 遲之關係，每一反向級也包含一額外的相位偏移。於穩態 的情況下，當額外的相位偏移等於6〇度時，由於此電路 延遲的關係，振堡將持續進行。在此種情況下，該三反向 ® 級（即1〇1，1〇2,與103)分別之輸出（如V01，V〇2,與 V03)具有周期為τ的相同周期波形，且每一訊號間具有 ' 均勻的間隔長度τ/3，如帛1B圖所示。因為該周期量T 對應相位偏移36”，所以該額外6〇度的相位偏移之電 路延遲量為T/6。熟悉本領域之技術者應瞭解_反向級（即 )係由-個 CMOS(c〇mplementary metai 〇xide semiconductor)反向器所實施，因此於此不再贅述。反向器 之電路延遲係為電源供應電屢VDD位準功能之一，較大 200945779 的供應電壓使得電路延遲較小，也因此周期波形之周期較 小而此產生一較高的振盪頻率。以供應電壓vDD做為控 制電壓，調整供應電壓VDD之位準，即能調整第丨a圖之 一級環形振盪器1〇〇之振盪頻率。該環形振盪器i 〇〇即 為一電壓控制振盪器。 1知之環形振盪器1〇〇有一缺點，即振盪頻率對於控 - 制電壓（即VDD )之位準是非常敏感的。如果務微改變控 ❹ 制電壓位準，通常會造成振盪頻率相當大的改變。例如， 由0.13um CMOS的製程所設計之三級環形振盪器中，當 該控制電壓之位準分別為i.iv，Κ2ν，與13V時，該振盪 頻率分別為4.80GHz，5.46GHz，與6.08GHz。環形振盪器 對於控制電壓之噪音高敏感度並不符合需求。 【發明内容】 本發明之目的之一在提供一種具有針對控制電壓相 對電路延遲具有較低敏感度之反向器。 〇 本發明之目的之一在提供一種具有針對控制電壓相 對電路延遲具有較低敏感度之振盪器。 ' 本發明實施例提供了一種雙電源供應反向器’包含有 一第一反向器與一第二反向器。第一反向器耦接一第一供 應電壓。而第二反向器耦接一第二供應電壓。其中，第一 反向器並聯第二反向器，且第一反向器與第二反向器共用 同一輸入節點與同一輸出節點。 本發明實施例提供了一種降低可變供應電壓相對電 200945779 路延遲之敏感度的方法，該方法包含有下 合併一第一電路斑—签—發 " 首先， 與第二電路之輸出節點；接著，使第-電路J第二電路 收一輸入訊號，並傳輪隹 輸入螬點接 使第二電路由輸入節點接收輸入訊號，並傳=異：及 二輸出訊號至輸出節點；其，第—電路由一的第 之第一供應電壓供電，第_電 、變位準

供應電壓所供電。第一電路由-具有固定位準之第二 ’包含有複數個 反向級係由一具 一具有固定位準 本發明實施例提供了一種環形振盪器 設置於一環形結構之反向級，其中至少— 有可變位準之第一供應電壓所供電、及由 之第二供應電壓所供電。 【實施方式】 本發明係關於一種關於環形振盪器之方法與裝置，該 環形振盪器包含有雙電源供應電壓。本發明中，揭露了數 e 個特定的詳細說明 之範例，以令讀者充分了解整個發明之 實施例。然而’熟悉本領域之技術者將瞭解本發明並不限 - 制於此些實施例，只要不脫離本發明之要旨，該行業者可 進行各種變形或變更。 一種具有電路延遲功能之反向器，其電路延遲可由供 應電壓所控制。雖然變更供應電壓的大小可改變反向器之 延遲長度，然而該種反相器的缺點是延遲長度可能會對於 供應電壓過於敏感。 6 200945779 第2圖係顯示本發明一實施例之一雙電源供應反向器 200之不意圖。該雙電源供應反向器2〇〇包含相互並聯之 一第一反向器201及一第二反向器2〇2。即，該兩個反向 器共用同一輸入與同一輸出。當第二反向器2〇2由一第二 供應電壓VDD2接收電源時，第一反向器2〇1將由一第一 供應電壓VDD1接收電源。若該兩個反向器不共用相同的 . 輸出節點，第一反向器201應具有一第一電路延遲，第二 ❹ 反向器202應具有一第二電路延遲，該些電路延遲的長度 應視其分別電路元件（如PM〇s與NM〇s )之規格、尺寸、 及/或供應電壓位準而定。而反向器2〇1與2〇2共用一輸 出節點時，整個電路2〇〇之總電路延遲長度將介於第一電 路延遲長度與第二電路延遲長度之間。例如，若兩反向器 201與202為相同的電路，則總電路延遲長度大約是第一 電路延遲長度與第二電路延遲長度之平均值。在這種情況 下變更第一供應電愿VDD1仍可改變其總電路延遲長 度’但是第一供應電壓的總電路延遲之敏感度將會是第一 〇 供應電壓的第一電路延遲之敏感度的一半左右。亦即，藉 由固定第二供應電壓VDD2且只改變第一供應電壓 ’ VDD1 ’總電路延遲相對控制電壓（如第一供應電壓）的 敏感度將會降低。 須注意，反向器201與202之相對強度（Relative strength)可決定敏感度的減低量。若是反向器2〇1與2〇2 具有相等的強度（即兩者為相同的電路），則該敏感度降 低底約為50% (即1/(1 + 1))。若第二反向器202的強度 7 200945779 是第—反向器2〇1三倍大，該敏感度降低約為75% (即 3/(3 + 1))。一反向器（如（：]^〇8)的強度是由其内部元件（如 PMOS與NMOS)紅寸所決定的，，亦即相對的強度由該 相對的元件尺寸所決定，電路設計者可任意選擇相對強 度’以得到所須其所需的電路敏感度。 ' 第3圖係顯示本發明一實施例之電壓控制震盪器 (V〇ltage Contro1 Oscillator，VCO) 300 之示意圖。vc〇 3〇〇 〇 包含有三個設置於一環形結構之雙電源供應反向級 301-303。每一雙電源供應反向級接收一具可變位準之第一 供應電壓VDD1與一具固定位準之第二供應電壓vdd2。 雙電源供應反向級301-303可由如第2圖所示之雙電源供 應反向器200所實施。藉由改變控制電壓（即第一供應 電壓VDD1)之位|，即可控制每一雙電源供應反向級之 電路延遲以及VCO 300之振盪頻率。由於雙電源供應反向 級控制電壓相對電路延遲敏感度已降低，因此相較於習知 技術之情況如第1A圖之單電源供應vc〇 1〇〇，振盪頻率 〇 相對控制電壓的敏感度也因此被降低。 本發明之原理可應用於其他各種實施例，只要不脫離 ' 本發明之要旨，該行業者可進行各種變形或變更，例如： 1·該反向級之級段數目不侷限於3，只要是大於丨之奇數 即可。 2.環形振盪器中，並非所有的反向級均必須使用雙電源供 應反向器。如第3圖所示’雙電源供應反向器3〇1_3〇2 $ 200945779 中’任一反相器皆可由習知之單電源供應反向器所取 代’該單電源供應反向器可透過VDD1、VDD2、或另一 供應電壓供電。只要該環形振盪器包含至少一雙電源供 應反向級’各種實施的可能方式均落入本發明之範嘴 内0 3. 只要不脫離本發明之範疇，除了 CM〇s反向器之外，任 何可實現雙電源供應反向級功能之反向器結構皆可使 用各種了月b的電路節構中的任兩個反向器電路皆可採 用相互並聯的方式設置，其中該兩反向器電路可共用一 輸入與一輸出以實現本發明之雙電源供應。只要該兩個 反向器電路由其分別的電源供應器所供電，其中該兩電 源供應之其中之一具有可變的電壓位準，而另一電源供 應則具有一固定的電壓位準。 4. 可選擇使用二個或三個以上之反向器以接收三個或三 個以上之固定位準或可變位準之供應電壓，且該些反向 器應以並聯的方式設置。只要採用具有至少一固定位準 之電源供應與至少一可變位準之電源供應來實施之技 術’即落入本發明之範疇内。 第4A圖顯示本發明另一實施之一偽差動 (Pseudo-differentia卜PD)雙電源供應反向器4〇〇之示意 圖。雙電源供應反向、級亦可於—偽差動結冑中實施。偽^ 動雙電源供應反向g 400包含—第一雙電源供應反向器 4〇1、一第二雙電源供應反向器4〇2、以及—閃鎖電路如卜 第-雙電源供應反向器401用以透過一輸入正端接收 9 200945779 正輸入（即輸入+ )且透過一輸出負端輸出一負輸出（即 輸出-)。第二雙電源供應（dual supply)反向器4〇2用以 透過一輸入負端接收一負輸入（即輸入_)且透過一輸出正 端輸出一正輸出（即輸出+)。閂鎖電路4〇3耦接正輸出與 負輸出。該兩個雙電源供應反向器（即4〇1與402 )接收 ' —具有可變位準之第一供應電壓VDD1以及一具有固定位 • 準之第二供應電壓VDD2。雙電源供應反向器4〇1·4〇2可 φ 由第2圖之200所實施。閂鎖電路403可由第4Β圖之電 路404實施。其中，404包含有一交互耦接的NM〇s電晶 體Ml -M2。熟悉本領域之技術者應瞭解閂鎖電路如4〇4之 方法與原則’因為於此不再贅述。電路設計者亦可依據需 求使用各種閂鎖電路來設計。 本發明也可應用於一偽差動（pseud〇_differential，PD) %形振i器，如第5圖所示之pd環形振盪器500。PD環 形振盈器500包含有以環形方式設置之複數個pD反向 器。其中第一 PD反向器501與最後一個PD反向器509 ❹ 係利用一個極性反轉單元（Polarity inversion ) 5 10來相互 輕接，即該PD反向器509返回至第一 PD反向器501時， * PD反向器509之正輸出耦接PD反向器501之負輸入；Pd _ 反向器509之負輸出耦接PD反向器501之正輸入而Pd 反向器501，502，·..509,…等之中，每一反向器皆由具可變 位準之第一電源供應VDD1與具固定位準之第二電源供應 VDD2所供電’且可由如第4A圖PD雙電源供應反向器 400來實施。PD反向級的反向級數沒有限制，只要反向級 10 200945779 之數目大於1即可。（即兩級亦可實施，僅需要移除PD反 向器502以及將最後的pd反向器509接在第一 PD反向器 501之後即可）。此外，並非每一 PD反向級都需要使用雙 電源供應級，即任一 PD反向級（501，502, 509，......等等） 皆可由一單電源供應之PD反向器所取代。該單電源供應 ❹

之PD反向器相較於第4A圖之pD雙電源供應反向器 400 ’除了 PD反向器401與402由兩個具任何位準、固定 位準、或可變位準皆可之單端反向器所取代外，該單電源 供應之PD反向器相同於第4A圖之PD雙電源供應反向器 400。換s之，只要任何一個pD反向器有使用雙電源供應 電壓，即為本發明之實施原則範疇内。 除了反向器外’本發明也可被延伸至其他電路。可變 供應電壓之總電路延遲敏感度亦可藉由使用一相互並聯 的第-電路與第二電路而減低。其中，該第一電路由一具 可變位準之第-供應電壓所供電，該第二電路由—且固定 位準之第二供應電壓所供電，且該第-電路與第二電料 用—輸入節點與共用—輪出節點。 、 本發明中，揭露了數個特定的詳細說明之方與裝置， 以令讀者充分了解整個 ' 之技術者將瞭解==之。然而，熟悉本領域 離本發明之要旨限制於該些實施例，只要不脫 Λ订菜者可進行各種變形或變更。 11 200945779 【圖式簡單說明】 第1A圖顯示一習知三級之環形振盪器。 第1B圖顯示第1A圖習知三級之環形振盪器之時序 圖。 第2圖顯示本發明一實施例之雙電源供應反向器。 第3圖顯示本發明一實施例之使用一雙電源供應反向 器之環形振盪器。 第4A圖顯示本發明一實施例之一偽差動雙電源供應 反向級。 第4B圖顯示第4A圖偽差動雙電源供應反向級之鎖定 電路。 第5圖顯示本發明一實施例之一偽差動環形振盪器。 【主要元件符號說明】 100、300、500 振盪器 101〜103 反向級 200 、 201 、 202 、 301-303 、 401 、 402 、 400 、 501~509 反向器 403、404 閂鎖電路 Ml、M2 電晶體 510 極性反轉單元 12

Claims (1)

1. 200945779 七 1. 2. ❹ 3. 4. 5. 、申請專利範圍： 一種雙電源供應反向器，包含有： 一第一反向器，耦接一第一供應電壓；以及 一第二反向器，耦接一第二供應電壓； 其中，該第一反向器並聯該第二反向器，且該第一反向器與該 第二反向器共用同一輸入節點與同一輸出節點。 如申請專利範圍第1項所述之種雙電源供應反向器，其中該第 一供應電壓具有一可變電壓位準，且該第二供應電壓具有一固 定位電壓位準。 如申請專利範圍第1項所述之種雙電源供應反向器，其中該第 一反向器與該第二反向器分別的延遲長度，係依據該兩反向器 電路元件分別之規格、尺寸、及/或該第一與該第二供應電壓 分別之電壓位準而定。 如申請專利範圍第1項所述之種雙電源供應反向器，其中該第 一反向器與該第二反向器之相對強度（Relative strength )係用 以決定該雙電源供應反向器敏感度的減低量。 一種降低可變供應電壓相對電路延遲之敏感度的方法，該方法 包含有： 合併一第一電路與一第二電路之輸入節點； 合併該第一電路與該第二電路之輸出節點； 使該第一電路由該輸入節點接收一輸入訊號，並傳輸一第一輸 出訊號至該輸出節點；以及 使該第二電路由該輸入節點接收該輸入訊號，並傳輸一相異的 第二輸出訊號至該輸出節點； 13 200945779 6. 其中該第一電路由一具有可變位準之第一供應電壓供電，該第 二電路由一具有固定位準之第二供應電壓所供電。 一種環形振盪器，包含有 複數個設置於一環形結構之反向級； 其中至少一反向級係由一具有可變位準之第一供應電壓所供 電、及由一具有固定位準之第二供應電壓所供電。 7. 如申請專利範圍第6項所述之環形振盪器，其中該一反向級包 含有： 一第一雙電壓供應反向器，係耦接該第一供應電壓與該第二供 應電壓，且包含有一輸入正端與一輸出負端；以及 一第二雙電壓供應反向器，係耦接該第一供應電壓與該第二供 應電壓，且包含有一輸入負端與一輸出正端。 8. 如申請專利範圍第7項所述之環形振盪器，其中該一反向級更 包含有一閂鎖電路，該閂鎖電路一端耦接該第一雙電壓供應反 向器之輸出負端、另一端耦接該第二雙電壓供應反向器之輸出 正端。 14