TW200939630A - Voltage-level converting circuit and method - Google Patents

Voltage-level converting circuit and method Download PDF

Info

Publication number
TW200939630A
TW200939630A TW097109007A TW97109007A TW200939630A TW 200939630 A TW200939630 A TW 200939630A TW 097109007 A TW097109007 A TW 097109007A TW 97109007 A TW97109007 A TW 97109007A TW 200939630 A TW200939630 A TW 200939630A
Authority
TW
Taiwan
Prior art keywords
voltage
voltage source
source
level conversion
turned
Prior art date
Application number
TW097109007A
Other languages
English (en)
Other versions
TWI349436B (en
Inventor
Fan Jiang
Ni Fu
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Priority to US12/359,107 priority Critical patent/US7859320B2/en
Publication of TW200939630A publication Critical patent/TW200939630A/zh
Application granted granted Critical
Publication of TWI349436B publication Critical patent/TWI349436B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)
  • Logic Circuits (AREA)

Description

200939630 九、發明說明: 【發明所屬之技術領域】 本案係為一電壓位準轉換電路與電壓位準轉換方法, - 尤指一具有自動初始化功能之電壓位準轉換電路與方法。 tl 【先前技術】 Ο 電壓位準轉換電路(level shifter)通常置於電路系統 中用以轉換電壓位準。 請參閱第一圖,其為一習用的電壓位準轉換電路 之功能方塊示意圖。電壓位準轉換電路1〇包含有輸入缓衝 單元 102(inputbuffer)、輸出缓衝單元(〇utputbuffer) 1〇6 以及位準處理單元104。其中輸入緩衝單元1〇2偏壓於第 一電壓源VDD以及接地電壓源GND之間,輸入緩衝單元 〇 102係用以接收輸入信號Vin,其中輸入信號Vin的電壓位 準範圍為VDD至GND之間。而輸出緩衝單元1〇6偏壓於 • 第二電壓源VPP以及接地電壓源GND之間,輸出緩衝單 . 元106係用以輸出輸出信號V〇ut,其中輸出信號v〇ut的電
壓位準範圍為VPP至GND之間。至於位準處理單元, 電性連結至輸入緩衝單元102與輸出緩衝單元1〇6之間, 偏壓於第二電壓源VPP與接地電壓源GND,用以將^入 信號Vin的電壓位準由VDD〜GND轉換成輸出信號^此 的電壓位準VPP〜GND。其中VPP大於VDD。 U 6 200939630 如第-圖所示,當-麵位準為VDD〜gnd的輸入 信號Vin輸人至輸人緩衝單元1G2後,經由辦處理單元 104的處理,輸人信號Vin將會被轉換至―電餘準為赞 〜GND的輸出信號Vout,並經由輪出緩衝單元ι〇6輸出, 如此將可達成轉換一電壓信號位準的目的。 在上述電路纽巾,由於第―電壓源VDD和第二電 . M源VPP為兩個獨立的電壓源,因此,並不能保M第一電 壓源VDD和第二電壓源鞭朗_啟。當第二電壓源 ❹ vpp已開啟㈣-f壓源侧卻尚未職時,依靠第一 電壓源VDD工作之輸入緩衝單元1〇2將無法正常運作, ,此輸入缓衝單元1〇2輪出端之電壓可能處於一未知狀 悲’連帶影響下一級輸出緩衝單元106之輸出端(即該電 壓位準轉換電路10的輸出端)輸出之電壓信號不正常,而 可能導致系統無法正常運作。 【發明内容】
本^為—種電壓位準轉換電路,用以轉換一輸入信 :一⑻S號。該電壓位準轉換電路包含:—輸入緩衝 早二一輸出緩衝單元、—位準處理單元、—初始電壓產 、=二及離模組。輪人緩衝單元連接於-第—電壓源 L =地電壓源之間,用以接收該輸人信號。輸出緩衝 於〜第二電壓源以及該接地電愿源之間,用以輸 “輸出錢。位準處理單元電性連接於該輸人緩衝單元 7 200939630 與該輸出緩衝單元之間,接收該第二雙源以及該接地電 壓源,其係用以將該輸入信號轉換成該輸出信號。初始電 壓產生器’電連接於該位準處理單元,接收該第一電壓源 =及該第二電壓源,其係因應該第—電壓源尚未開啟但該 第-電壓源已開啟而輸出-初始電壓至該位準處理翠元。 隔離模組電連接至該輸入緩衝單元,接收該第一電壓源以 及該第二電壓源,其係因應該第一電壓源尚未開啟但該第 ❹ ❹ -電壓源已開啟而使該第—龍源無位準處 處於關斷狀態。 曰 ^之另—方面係為—種電壓位準轉換電路,應用於 =系統上以轉換一輸入信號成一輸出信號,該電路系 統包3有一第一電壓源、準位大於該第-電麗源之一第二 電麗源以及-接地電壓源。該電壓位準轉換電路 > 輸入緩衝單元、-輸出緩衝單元、一位準處理單元、 置電路、-初始電難生器以及一隔離模組 源以及該接地賴源之間’: 輪出緩衝單元連接於該第二源以及該接 =源之間’用以輸出該輸出信號。位準處理單元電性 連=該輸入緩衝單元與該輸出緩衝單元之間,接收該第 成該輸出信號。偏置電路用以將該輸入信號轉換 ::::始電壓產生器電連接於該位準處理單元,接收 電壓源以及該偏置麵,其係因應該第一電壓= 未開啟但該第二電_已開啟而輸I初始 200939630 處理單元。隔離模組電連接至該輸人緩衝衫’ -電壓源以及該偏置電壓,其係因應該第—電壓源^ 啟但該第二電壓源已開啟而使該第—電壓源與該位準二 單元之間處於關斷狀態。 ^ 本案之又-方面係為一種電壓位準轉換方法 用-第-電壓源以及一第二電壓源將一輸入信號轉換成一 輸出信號。當該第1壓源錢該第二電魏皆開啓時, 利用該第mx及該第二電壓源使得該輸人信號轉換 為該輸出信號。當該第一電壓源尚未開啓而第二電壓源已 經開啓時,提供-初始電壓使得該輸人信號轉換為 信號,並斷開該初始電壓與該第一電壓源之連接路=以避 免電荷倒流入第一電壓源。 = 【實施方式】 本發明提出一種電壓位準轉換電路,其可實現自動初 始化功能(auto-start “〇,,),並可在大的電壓跨度下正常運 作。 請參見第二圖’其係本案所發展出來之電壓位準轉換 電路之功能方塊示意圖。其中同樣包含有輸入緩衝單元 402 (input buffer)、輸出緩衝單元(outpUt buffer) 406 以 及位準處理單元404。其中輸入緩衝單元402偏壓於第一 電壓源VDD以及接地電壓源GND之間,而輸出緩衝單元 406以及位準處理單元4〇4則偏壓於第二電壓源VPP以及 200939630 接地電壓源GND之間,其中第二電壓源Vpp之電壓位準 大於第一電壓源VDD之電壓位準。 而本案係於上述電路中再設置用以完成自動初始化功 能(auto-start “0”)之自動初始化電路,而自動初始化電路 係由偏置電路400、隔離模組49以及初始電壓產生器4〇8 來共同組成。本發明的基本原理主要為在第二電壓源Vpp 之偏壓下設計偏置電路400,用以生成一個接近或者略高
於第一電壓源VDD的偏置電壓vbias。初始電壓產生器4〇8 接收第一電壓源VDD以及偏置電壓VWas之偏壓。當第一 電壓源VDD未開啓時,初始電壓產生器4〇8可根據偏置 電麼Vbias提供-初始電壓至辦處理單元,使得位 準處理單元姻不會產生誤動作。在本發明中,初始電壓 產生器4G8包含-開關元件娜以及一壓降元件衝串 接至開關耕姻卜«元件娜接㈣置電壓呢狀 以及第-f壓源VDD,當第―源vdd尚未開啓時, 開關元件娜導通,使得偏置電壓Vbias,經塵降元件4〇82 =壓後提供至轉處理單元彻。#第vdd開啓 後,開關元件4081斷開,以传位進_ _ 绥制準處1疋4()4依據輸入 級衝早π 402的輸出正常運作。隔離模組
Vbias以及帛―龍源奶 2偏置電壓 組49由㈣電壓二M中,隔離模 制雪厭^及開關早几仙組成。控 制電壓產生早% _依據接收之偏置魏 壓源VDD產生一押制雷厭ρ —第電 控制電壓C1,以控制_單元401㈣ 態。於本發明中,當第—♦的狀 弟电壓源VDD尚未開啓時,控制 200939630 電壓ci使開關單元401處於斷開狀態,以阻止第二電塵 源VPP的電荷倒灌入輸入緩衝單元4〇2。當第一電壓源 VDD已經開啓後,隔離模組49中之開關單元將處於 導通狀態’以使本㈣之龍轉轉換電路正常工作。 ❹ 第三圖為根據本發明電愿位準轉換電路之一電路實施 例圖如第―圖所示,輸人緩衝單元包含有p型電晶體pi, P2以及P3,N型電晶體Nl,N2,N3以及Nl 1。JL中P 型電晶ϋ ’ P2以及P3的源極分別連接至第—電壓源 =J N1 ’ N2 ’ N3 ’ N11的源極分別連接至 電晶體P1以及P2的汲極分別通過 即” 、接至N型電晶體N1以及N2的汲極。p型 電晶體P1,和N型雷曰触\T1 V. P剂+ 電阳體N1的閘極分別接收輸入信號 二m Γ曰體P2和N型電晶體N2的閘極分別連接至 即點D1。P型電晶體加i χτ w u 體P3和N型電晶體N3的閘極分別連 極則:接二:^晶體N11之閘極連接至節點A1,及 、位準處^ = ^日繼3之酬接至節點A1。 402連接,1包含有.通過卽點A1與A2與輸入緩衝單元 晶體N4_〇p型^曰型電晶體料與P5,以及N型電 電>1源vppeN型電θ 4p#P5的源極分別接收第二 偏壓源GND。ρ型^曰f Ν4與Ν5的源極分別連接至接地 Β2與Β1與_電晶^體Ρ4與Ρ5之没極分別通過節點 體Ρ4之閘極連接至r N4與N5之汲極相連接。P型電晶 節點B2。N型電曰辦^ Bl ’ P型電晶體P5之閘極連接至 以4之閘極連接至節點A2,而N型 200939630 電晶體N5之閘極連接至節點A1。 連接輸=元广通過節點B1與位準處理單元· N6以及中p ^電晶體%,以及P7,N型電晶體 至第電壓體P6以及P7的源極分別連接 主弟一電壓源VPP;N型雷曰駚 ^ 接至接地偏塵源GND。P型電3體^及W的源極分別連 通過節賴,历連接至體=及⑽及極分別 ❹ ❹ P型電晶體P6與N型電曰曰體HN6以及N7的沒極。
Blap型電曰# 曰N6的閘極分別連接至節點 p型電曰曰體P7和N型電晶體 至 點D2。節點D3輸出之電壓 =刀別連接至即 之輸出⑽。 卩為本發明轉位準轉換電路 於第二圖中’係利用第二電壓源VPP及電晶體 助_N9之組合來完成之偏置電路働,其主要用以= ^一個接近或者略高於第一電塵源伽的偏置電壓 。請朗參_三圖,本㈣之初始輕產生器伽 由P型電晶體P10與N型電晶體N1〇組成。其中P型電晶 體P1 〇係實現為第二圖中初始電壓產生器4 〇 8之開關元件 侧’其源極接收偏置電壓㈣批,閘極接收第一電壓源 VDD,汲極與N型電晶體Nl〇之汲極連接。N型電晶體 N10係實現為第二圖中初始電壓產生器4〇8之壓降元件 侧2,其没極與其閘極相連接,料效於一二極體。N型 電晶體N1G之源極連接至節點A1,以對節點ai充電。因 此,當第-電壓源VDD為高時,開關元件键(即p型 電晶體P1G)贿’第—電壓源VDD為G時,開關元件 12 200939630 4081導通。利用這種開關的狀態和第一電壓源VDD相關 聯的特性’來生成所需的初始電位,進而實現自動初始化 功能(auto-start “0”)。 ❹ ❹ 如第二圖所示’本發明之隔離模組49之控制電壓產生 單元409包含P型電晶體P12以及N型電晶體N12與 N13 ’隔離模組49之開關單元4〇ι則由p型電晶體pil實 現。P型電晶體P12之源極接收偏置電壓,閘極接收 第-電壓源VDD,没極連接至;^型電晶體N12之沒極。N 型電體N12之閘極與纽極連接,其源極連接至節點 Cl Ν型電晶體Ν13之源極連接至接地偏壓源GND,閘 極連接至第-電壓源VDD,沒極連接至節點。用作開 關單元401之p型電晶體pu之間極連接至節點q,其源 極連接至輸入緩衝單元搬之p型電晶體p3之汲極,其 源極連接至輸人緩衝單元搬之_電晶體N3之没極, 即連接至節點“。賴,當第―電壓源vdd未開啓時, N型電晶體N13關斷,?型電晶體pi2導通,因而節點Q 之電塵(即控制電塵C1)位準為高,使得開關單元仙(即 p型電晶體P1!)處於斷開的狀態,以阻止接點ai的電荷 緩衝單元搬’·當第—電愿源娜已經開啓時, 1電晶體N13導通,P型電晶體pi2關斷,因而節點〇 ^電,位準為〇,使得關料(即p p 處於導通的狀離,以佶銓入绔备时_ ; 傳送到位準處;:Γ 0之輪出能夠正常 以下結合第三圖至第六圖之電路動作進行分析與說 13 200939630 ❹ ❹ 明。首先考慮第二電壓源VPP開啟,但第一電壓源VDD 仍然為0的情況。假設輸入信號Vin為高位準。如第四圖 的波形圖所示,當第一電壓源VDD為0時,而第二電壓 源VPP從〇上升到3 3V的電源啟動過程中,由於第一電 墨源VDD保持為〇,所以節點A2也為0,因此切斷了節 點B2到接地點GND的電流通路。當第二電壓源vpp之 電壓上升到能夠使得偏置電路開始導通的時候,偏置電路 400中的p型通道金氧半電晶體p8、p9以及N型電晶體 N8、N9產生分壓作用,使偏置電路4〇〇產生的偏置電壓 Vbias為盡可能接近VDD的固定電位。又由於第一電壓源 VDD為〇,因此P型電晶體P10處於導通狀態,使得該輪 入緩衝單元402之輸出端節點A1被充電至Vbias VT的電 位,其中VT為N型電晶體N10所提供之臨限電壓。至於 節點A2則因節點A1上之電壓將N型電晶體N11打開而 被拉到電位0,如此便可確保其電位不會因為電阻電容耦 合(RC couple)的原因而產生波動。在此同時,隔離模組 49之N型電晶體聰也是關斷,使得節點α處在與節點 A1相同的電位上’因此P型電晶體pil關斷,以保證讓節 點Μ能夠順利充電至電位ν‘_ντ,且節點ai的 不會倒灌到輸入缓衝單元402裡去。因此,吾人可以觀矜 到在第m VD D為0的條件下,隨著第二電壓源^ 之啟動,節點A1之電壓將抬升到預設電位 動位準處理單元4G4之N型電晶體N5導通,節點m 位隨之被驅動至0,節點B2職終通過導通之p型電晶體 14 200939630 P4上升至第一電虔源VPP之電位。也就是說, P5被關斷,而節點出之電位維持在低位準’進而使得輸 出緩衝單元概鱗心號偏為低鱗(例如:G則, 即實現自動初始化魏(autG細T)。需要説明的是, 於本實施射,隔離模組49與初始電壓產生器侧也可以 直接偏壓於第二電壓源vpp與第—電壓源vdd之間而不 會影響電餘料換魏的正常,即本糾之電壓位 準轉換電路可不設置偏置電路_。事實上,如本領域熟 練技術人員所知’偏壓電路棚係用以依據電位較高的第 -電麗源VPP產生—電位較低之偏置電壓施,以避免 電晶體因爲接收過高的電壓而降低使用壽命。
接著進行當第二電壓源vpp已經啟動完成,第一電壓 源yDD啟树的電路分析。請參見第五_紅波形圖, 其疋在VPP為3.3V的條件下,VDD從〇上升到L2V時, ,路中多個節點之波形示意圖。同樣假設輸人信號%為 间位準。由於偏置電壓乂^沾是一個接近第一電壓源 的固定電位’當第—電壓源VDD的電位上升収以關斷 初始電壓產生器408之p型電晶體Pio以及驅動隔離模經 之N型電晶體N13之前,初始電壓產生器4〇8將節點 A1的電位充電至Vbias-VT,節點C1之電位也在P型電晶 ,^12與N型電晶體N12的作用下擡升至電位vbias_VT。 當第—電壓源VDD之電壓上升到能夠控制輸入緩衝單元 4〇2蛉,P型電晶體P10與P12會被關斷,而N型電晶體 Nl3會被導通。因此,偏置電壓Vbias到節點A1的電流通 15 200939630 路被關斷’節點Cl的電位因電晶體Nio導通而拉至〇, 使得Ρ型電晶體Ρ11完全導通。因此當VDD啟動之後, 自動初始化電路隔離模組49以及初始電壓產生器4〇8將自 動關端而不再影響節點A1的電位。此外,由於p型電晶 體在傳導高電位時沒有VT損失的特性,因此p型電晶體 P11不會影響節點A1的輸出電壓準位。 ❹ Ο 至於第六圖所示之波形圖則是當VDD為i 2V、vpp 為3.3V條件下,第三圖所示電路中多個節點上之正常工作 電壓/電流波形示意圖。當輸人信號Vin為高轉時,節點 A2的電位也為高位準(第一電壓源VDD),使得p型電晶 體P3關斷’ N型電晶體N3導通,進而使得節點A1處於 低位準。因此,N型電晶體犯導通,N5關斷,使得p型 電晶體P5導通,P4關斷,即節點m處於高位準(第二兩 緩衝單元.則依據節點B1之位準“ ΐ - ίί號V〇Ut ’從而完成從第一電屋源卿到 | :電^原VPP的電壓位準轉換。當輸入信號 Ρ=ΓΓ2、的電位也為低位準(接地《咖),使得 日日體Ρ3導通,雷曰雜μ,w ' Μ處於高位準(第,關斷,進而使得節點 N5導通,N4關斷 "、)。因此’ N型電晶體 m關斷,使得?型 即節點m處於低位準。 導通闕斷, 之位準輸出低位準之輸出俨,' 早70 406職據節點B1 本案能夠在較大的電財吾人可以觀察到 降時間基本上是相== 16 200939630 電壓位準轉換電路的平衡性。 綜上所述,本發明的優點為以很小的代價實現了可在 大的電壓跨度下具有自動初始化功能之電壓位準轉換電 路而在不影響動態響應平衡性的前提下,偏置電路伽 可以為多㈣壓位準轉換電路來提供偏置電流
Vbias,而 在實際應用巾增加的面積和功耗的損失幾乎可以忽略不 【圖式簡單說明】 一本案得藉由下顯式及說明,俾得—更私之了解: 第一圖’其為―習㈣電壓位準轉換電路之功能方塊示意 圖。 第一圖’其係本案所發展出來之電壓辦轉換電路之功能 方塊示意圖。 f三圖,其係本案電壓位準轉換電路之一電路示例圖。 第四圖,其縣案縣位準轉換f路在第—親源vdd 未啓動,第二電壓源VPP啟動過財時各節點上之電壓/ 電流波形示意圖。 第五圖’其係本案縣鱗職電路在第二電壓源VPP已 啓第—龍源VDD啓動時各節點上之嫌電流 不意圖。 第六圖,其係核輕鱗轉換電路正常工料點上 之電壓/電流波形示意圖。 ‘ 17 200939630 【主要元件符號說明】 本案圖式中所包含之各元件列示如下:
電壓位準轉換電路10 輸出缓衝單元106 輸入緩衝單元402 位準處理單元404 開關單元401 隔離模組49 開關元件4081 N型電晶體N1〜N13 輸入緩衝單元102 位準處理單元104 輸出缓衝單元406 偏置電路400 控制電壓產生單元409 初始電壓產生器408 壓降元件4082 P型電晶體P1〜P12 節點 Al,A2,Bl,B2,Cl,D1 〜D3
18

Claims (1)

  1. 200939630 十、申請專利範圍: 1. 一種電壓位準轉換電路,用以轉換一輸入信號成一輸出 信號,該電壓位準轉換電路包含: 一輸入缓衝單元,連接於一第一電壓源以及一接地電 '壓源之間,用以接收該輸入信號; •一輸出緩衝單元,連接於一第二電壓源以及該接地電 壓源之間,用以輸出該輸出信號; © —位準處理單元,電性連接於該輸入缓衝單元與該輸 出缓衝單元之間,接收該第二電壓源以及該接地電壓源, 其係用以將該輸入信號轉換成該輸出信號; 一初始電壓產生器,電連接於該位準處理單元,接收 該第一電壓源以及該第二電壓源,其係因應該第一電壓源 尚未開啟但該第二電壓源已開啟而輸出一初始電壓至該位 準處理單元;以及 一隔離模組,電連接至該輸入缓衝單元,接收該第一 ® 電壓源以及該第二電壓源,其係因應該第一電壓源尚未開 啟但該第二電壓源已開啟而使該第一電壓源與該位準處理 單元之間處於關斷狀態。 2. 如申請專利範圍第1項所述之電壓位準轉換電路,其中 該隔離模組包含: 一控制電壓產生單元,依據該第一電壓源以及該第二 電壓源,輸出一控制電壓;以及 一開關單元,設於該第一電壓源與該位準處理單元之 19 200939630 間,其係因應該控制電壓而使該第一電壓源與該位準處理 單元之間處於關斷狀態。 3. 如申請專利範圍第2項所述之電壓位準轉換電路,其中 該控制電壓產生單元包含: 一第一 P型電晶體,其源極與閘極係分別電連接該第 二電壓源與該第一電壓源; - 一第一 N型電晶體,其汲極與閘極電連接至該第一 P 型電晶體之汲極,其源極輸出該控制電壓;以及 ❹ 一第二N型電晶體,其源極電連接至該接地電壓源, 汲極與閘極分別電連接至該第一 N型電晶體之源極與該第 一電壓源。 4. 如申請專利範圍第2項所述之電壓位準轉換電路,其中 該開關單元係為一 P型電晶體,其閘極與汲極分別電連接 至該控制電壓以及該第一電壓源與該位準處理單元之一電 性連接路徑,該開關單元係因應該控制電壓而使該電性連 接路徑處於關斷狀態。 ❿ 5.如申請專利範圍第1項所述之電壓位準轉換電路,其中 該初始電壓產生器包含: 一開關元件,其係因應未開啓之該第一電壓源輸出該 第二電壓源;以及 一壓降元件,連接至該開關元件,以對該開關元件之 輸出產生壓降而形成該初始電壓。 6.如申請專利範圍第5項所述之電壓位準轉換電路,其中 該開關元件為一開關電晶體,其源極連接該第二電壓源, 200939630 閘極連接至該第一電壓源,汲極連接至該壓降元件。 7. 如申請專利範圍第5項所述之電壓位準轉換電路,其中 該壓降元件為一 N型電晶體,其汲極與閘極電連接至該開 關元件之輸出端,其源極電連接至該位準處理單元。 8. —種電壓位準轉換電路,應用於一電路系統上以轉換一 " 輸入信號成一輸出信號,該電路系統包含有一第一電壓 • 源、準位大於該第一電壓源之一第二電壓源以及一接地電 壓源,而該電壓位準轉換電路包含: ❹ 一輸入緩衝單元,連接於該第一電壓源以及該接地電 壓源之間,用以接收該輸入信號; 一輸出缓衝單元,連接於該第二電壓源以及該接地電 壓源之間,用以輸出該輸出信號; 一位準處理單元,電性連接於該輸入缓衝單元與該輸 出缓衝單元之間,接收該第二電壓源以及該接地電壓源, 其係用以將該輸入信號轉換成該輸出信號; 一偏置電路,用以依據該第二電壓源產生一偏置電壓; ® 一初始電壓產生器,電連接於該位準處理單元,接收 該第一電壓源以及該偏置電壓,其係因應該第一電壓源尚 ' 未開啟但該第二電壓源已開啟而輸出一初始電壓至該位準 * 處理單元;以及 一隔離模組,電連接至該輸入緩衝單元,接收該第一 電壓源以及該偏置電壓,其係因應該第一電壓源尚未開啟 但該第二電壓源已開啟而使該第一電壓源與該位準處理單 元之間處於關斷狀態。 21 200939630 9. 如申請專利範圍第8項所述之電壓位準轉換電路,其中 該偏置電壓之電壓位準接近該第一電壓源之電壓位準。 10. 如申請專利範圍第8項所述之電壓位準轉換電路,其中 該隔離模組包含: 一控制電壓產生單元,依據該第一電壓源以及該偏置 * 電壓輸出一控制電壓;以及 - 一開關單元,設於該第一電壓源與該位準處理單元之 間,其係因應該控制電壓而使該第一電壓源與該位準處理 〇 單元之間處於關斷狀態。 11. 如申請專利範圍第10所述之電壓位準轉換電路,其中 該開關單元係為一 P型電晶體,其閘極與汲極分別電連接 至該控制電壓以及該第一電壓源與該位準處理單元之一電 性連接路徑,該開關單元係因應該控制電壓而使該電性連 接路徑處於關斷狀態。 12. 如申請專利範圍第8項所述之電壓位準轉換電路,其中 該初始電壓產生器包含: ® —開關元件,其係因應未開啓之該第一電壓源輸出該 偏置電壓;以及 ' 一壓降元件,連接至該開關元件,以對該開關元件之 • 輸出產生壓降而形成該初始電壓。 13. —種電壓位準轉換方法,用以利用一第一電壓源以及一 第二電壓源將一輸入信號轉換成一輸出信號,該電壓位準 轉換方法包含: 當該第一電壓源以及該第二電壓源皆開啓時,利用該 22 200939630 第一電壓源以及該第二電壓源使得該輸入信號轉換為該輸 出信號;以及 當該第一電壓源尚未開啓而第二電壓源已經開啓時, 提供一初始電壓使得該輸入信號轉換為該輸出信號,並斷 開該初始電壓與該第一電壓源之連接路徑以避免電荷倒流 入第一電壓源。 - 14.如申請專利範圍第13項所述之電壓位準轉換方法,其 中更包含使得該第二電壓源降壓形成該初始電壓。 ❹ 15.如申請專利範圍第13項所述之電壓位準轉換方法,其 中更包含使得該第二電壓源降壓形成一控制電壓,以控制 一設於該第一電壓源以及該初始電壓之間之開關單元處於 關斷狀態。 16. 如申請專利範圍第15項所述之電壓位準轉換方法,其 中該初始電壓與該控制電壓處於相同的電位。 17. 如申請專利範圍第15項所述之電壓位準轉換方法,其 中該開關單元為一 P型電晶體。 ® 18.如申請專利範圍第15項所述之電壓位準轉換方法,其 中更包括:當該第一電壓源以及該第二電壓源皆開啓時, 始終導通該開關單元。 19. 如申請專利範圍第13項所述之電壓位準轉換方法,其 中更包含依據該第二電壓源提供一電位接近該第一電壓源 的偏置電壓。 20. 如申請專利範圍第19項所述之電壓位準轉換方法,其 中更包含使得該偏置電壓降壓形成該初始電壓。 23 200939630 21.如申請專利範圍第20項所述之電壓位準轉換方法,其 中更包含使得該偏置電壓降壓形成一控制電壓,以控制一 設於該第一電壓源以及該初始電壓之間之開關單元處於關 斷狀態。 22_如申請專利範圍第21項所述之電壓位準轉換方法,其 ' 中該初始電壓與該控制電壓處於相同的電位。 - 23.如申請專利範圍第21項所述之電壓位準轉換方法,其 中該開關單元為一 P型電晶體。 ❿ 24
TW097109007A 2006-12-19 2008-03-14 Voltage-level converting circuit and method TWI349436B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/359,107 US7859320B2 (en) 2008-03-14 2009-01-23 Level shifter and level shifting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/612,883 US20080147916A1 (en) 2006-12-19 2006-12-19 Data synchronization method of data buffer device

Publications (2)

Publication Number Publication Date
TW200939630A true TW200939630A (en) 2009-09-16
TWI349436B TWI349436B (en) 2011-09-21

Family

ID=39404958

Family Applications (2)

Application Number Title Priority Date Filing Date
TW096146604A TWI361355B (en) 2006-12-19 2007-12-06 Data synchronization method and multilane data buffer device
TW097109007A TWI349436B (en) 2006-12-19 2008-03-14 Voltage-level converting circuit and method

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW096146604A TWI361355B (en) 2006-12-19 2007-12-06 Data synchronization method and multilane data buffer device

Country Status (3)

Country Link
US (1) US20080147916A1 (zh)
CN (1) CN100578485C (zh)
TW (2) TWI361355B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI402684B (zh) * 2009-10-22 2013-07-21 Via Tech Inc 通用串列匯流排裝置以及其校正方法
US8806093B2 (en) * 2010-04-01 2014-08-12 Intel Corporation Method, apparatus, and system for enabling a deterministic interface
KR101876418B1 (ko) * 2012-04-05 2018-07-10 한국전자통신연구원 Pci 익스프레스 디스큐 장치 및 그 방법
CN103974301B (zh) * 2013-01-24 2018-01-19 电信科学技术研究院 一种时隙状态的发送以及确定的方法、装置
US9621467B1 (en) * 2014-08-27 2017-04-11 Altera Corporation Iterative frame synchronization for multiple-lane transmission
CN104836927B (zh) * 2015-02-10 2017-09-15 数据通信科学技术研究所 一种语音同步方法和终端
CN105528310B (zh) * 2015-12-04 2018-08-14 上海兆芯集成电路有限公司 用于高速串行总线的弹性缓冲器和弹性缓冲的方法
CN108231039B (zh) * 2018-01-29 2021-02-09 京东方科技集团股份有限公司 一种基于fpga的帧起始位动态捕捉方法及装置
CN113194347A (zh) * 2020-01-14 2021-07-30 海信视像科技股份有限公司 一种显示设备和多路通道图像内容同步方法
CN113806268B (zh) * 2021-08-04 2024-03-19 方一信息科技(上海)有限公司 基于aurora接口的多通道数据同步接收方法及系统
TWI782694B (zh) * 2021-09-06 2022-11-01 智原科技股份有限公司 時序調整電路、時序不對稱消除方法及接收電路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6766464B2 (en) * 2001-02-13 2004-07-20 Sun Microsystems, Inc. Method and apparatus for deskewing multiple incoming signals
US7254647B2 (en) * 2001-03-23 2007-08-07 International Business Machines Corporation Network for decreasing transmit link layer core speed
US6654824B1 (en) * 2001-08-28 2003-11-25 Crossroads Systems, Inc. High-speed dynamic multi-lane deskewer
US6954870B2 (en) * 2002-03-12 2005-10-11 International Business Machines Corporation Method for receiver delay detection and latency minimization for a source synchronous wave pipelined interface
US6934867B2 (en) * 2002-05-17 2005-08-23 International Business Machines Corporation Digital system having a multiplicity of self-calibrating interfaces
TWI249681B (en) * 2003-07-02 2006-02-21 Via Tech Inc Circuit and method for aligning data transmitting timing of a plurality of lanes
US7339995B2 (en) * 2003-12-31 2008-03-04 Intel Corporation Receiver symbol alignment for a serial point to point link
US7093061B2 (en) * 2004-02-19 2006-08-15 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. FIFO module, deskew circuit and rate matching circuit having the same
US7454537B1 (en) * 2004-04-22 2008-11-18 Altera Corporation Synchronization and channel deskewing circuitry for multi-channel serial links
JP4643359B2 (ja) * 2005-05-17 2011-03-02 株式会社東芝 受信装置
US8867683B2 (en) * 2006-01-27 2014-10-21 Ati Technologies Ulc Receiver and method for synchronizing and aligning serial streams
US7472234B2 (en) * 2006-02-28 2008-12-30 Red Hat, Inc. Method and system for reducing latency

Also Published As

Publication number Publication date
CN101178700A (zh) 2008-05-14
TWI349436B (en) 2011-09-21
TWI361355B (en) 2012-04-01
US20080147916A1 (en) 2008-06-19
TW200828028A (en) 2008-07-01
CN100578485C (zh) 2010-01-06

Similar Documents

Publication Publication Date Title
TW200939630A (en) Voltage-level converting circuit and method
TW303517B (en) Gate oxide voltage limiting devices for digital circuits
US7868659B2 (en) I/O buffer with twice the supply voltage tolerance using normal supply voltage devices
US9806716B2 (en) Output signal generation circuitry for converting an input signal from a source voltage domain into an output signal for a destination voltage domain
TW201041301A (en) Cascoded level shifter protection
TW201018085A (en) Mixed-voltage I/O buffer
US8618861B2 (en) Level shifter
CN102447457A (zh) 用于高速模拟开关的低漏动态双向本体-捆绑方式
TW201117556A (en) Apparatus and method providing an interface between a first voltage domain and a second voltage domain
US20120229189A1 (en) High speed level shifters and method of operation
US20110298440A1 (en) Low voltage signaling
KR20150123929A (ko) 낮은-레이턴시 전압 부스트 회로를 갖는 전압 레벨 시프터
KR20120109388A (ko) 전력 저하시 가능한 스위치
US7705631B2 (en) Level shifter circuit
CN100530965C (zh) 低输入电压的高效能电压电位转换电路
TW518823B (en) Translating switch circuit with disabling option
US20080024188A1 (en) Junction field effect transistor level shifting circuit
EP3796557A1 (en) High common-mode transient immunity (cmti) high voltage level shifter
TWI223498B (en) Amplitude conversion circuit
CN101242180B (zh) 电压电平转换电路与电压电平转换方法
CN101989855B (zh) 电平移位电路
TW201044787A (en) Low-to-high level shift circuit and control method thereof
US20220052674A1 (en) High speed level shifter
KR102630994B1 (ko) 집적 회로를 위한 개선된 레벨 시프터
TWI309504B (en) Level shift circuit