CN101989855A - 电平移位电路 - Google Patents

Abstract

一种电平移位电路，包括驱动电路、重置电路、耦合电路及输出级电路。驱动电路受控于输入信号在第一期间中控制第一驱动信号具有高电压电平，在第二期间中控制第一驱动信号具有参考电压电平。重置电路受控于第一驱动信号在第一期间中重置第二驱动信号具有参考电压电平。耦合电路受控于输入反相信号的下降缘(Falling Edge)，在第二期间中控制第二驱动信号具有低电压耦合电平。输出级电路受控于第一及第二驱动信号在第二期间中控制输出信号具有高电压电平，并受控于第一及第二驱动信号，在第一期间中控制输出信号具有低电压电平。

Description

电平移位电路

技术领域

本发明是有关于一种电平移位电路(Level Shifting Circuit)，且特别是有关于一种应用电容耦合效应来产生电平低于接地电平的输出电压信号。

背景技术

在现有的技术中，电平移位电路(Level Shifting Circuit)电路已存在，并已广泛地使用在各种应用环境中。请参照图1A及图1B，其图1A及图1B分别绘示传统电平移位电路的电平提升移位单元及电平降低移位单元的电路图。举一个常见的例子来说，电平提升移位单元1包括两组反相器A与B及晶体管T1与T2。晶体管T1及T2分别响应于输出信号So及输出反相信号SoB提供高电压信号HV至反相器A及反相器B。

反相器A及B分别受控于电平切换于高信号电压Vdd及接地电压Vg间的输入信号Si及输入反相信号SiB，提供电平切换于高电压信号HV及接地电压Vg的输出信号SoB及输出反相信号So，其中高电压信号HV的电平高于高信号电压Vdd的电平。如此，电平移位单元1可根据电平介于高电压Vdd及接地电压Vg间的输入信号Si产生电平介于高电压HV及接地电压Vg间的输出信号So。

相似于电平提升移位单元1，电平降低移位单元1′用以根据输出信号So与输出反相信号So′进行电平降低操作，以产生电平介于高电压HV及低电压LV间的输出信号So′。换言之，传统可同时提升输入信号Si的高信号电平(等于高电压Vdd)为高电压HV及降低输入信号Si的低信号电平(等于接地电压Vg)为低电压LV的电平移位电路需由两级分别包括6个晶体管的电平提升移位单元1及电平降低移位单元1′来实现。这样一来，将使得传统移位移位器的成本较高。

发明内容

本发明是有关于一种电平移位电路(Level Shifting Circuit)，其应用电容响应于输入反相信号的下降缘(Falling Edge)产生控制信号决定输出信号是否等于低电压，并应用两级反相器串接产生另一控制信号决定输出信号是否等于高电压。如此，相较于传统电平移位电路，本发明相关的电平移位电路具有电路元件较少、电路结构简单及成本较低的优点。

根据本发明提出一种电平移位电路，其根据输入信号及输入反相信号产生输出信号。电平移位电路包括驱动电路、重置电路、耦合电路及输出级电路。驱动电路受控于输入信号在第一期间中控制第一驱动信号具有高电压电平，在第二期间中控制第一驱动信号具有参考电压电平。重置电路受控于第一驱动信号在第一期间中重置第二驱动信号具有参考电压电平。耦合电路受控于输入反相信号的下降缘(Falling Edge)，在第二期间中控制第二驱动信号具有低电压耦合电平。输出级电路受控于第一及第二驱动信号在第二期间中控制输出信号具有高电压电平，并受控于第一及第二驱动信号，在第一期间中控制输出信号具有低电压电平。

为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1A及图1B分别绘示传统电平移位电路的电平提升移位单元及电平降低移位单元的电路图。

图2其绘示依照本发明实施例的电平移位电路的电路图。

图3绘示乃图2的电平移位电路的相关信号时序图。

图4A及图4B绘示乃图2的电平移位电路的相关信号时序图。

[主要元件标号说明]

1、：电平提升移位单元

1′：电平降低移位单元

A、B、IV1、IV2：反相器

T1、T2：晶体管

2：电平移位电路

DC：驱动电路

RC：重置电路

CC：耦合电路

OC：输出级电路

SW1、SW2、SW3：开关

C：电容

具体实施方式

本实施例的电平移位电路(Level Shifting Circuit)应用电容响应于输入反相信号的下降缘(Falling Edge)产生控制信号决定输出信号是否等于低电压，并应用两级反相器串接产生另一控制信号决定输出信号是否等于高电压。

请参照图2，其绘示依照本发明实施例的电平移位电路的电路图。电平移位电路2根据输入信号Sin及输入反相信号SinB产生输出信号Sout。举例来说，输入信号Sin及输入反相信号SinB的电平切换于高电压电平VDD及接地电平VG之间，而输出信号Sout的电平切换于高电压电平HV与低电压电平LV之间。

电平移位电路2包括驱动电路DC、重置电路RC、耦合电路CC及输出级电路OC。驱动电路DC受控于输入信号Sin，以在期间TP1中控制驱动信号SC1具有高电压电平VDD，并在期间TP2中控制驱动信号SC1具有参考电压电平VG。在一个例子中，驱动电路DC包括节点NT1、开关SW1及反相器IV1。节点NT1上具有驱动信号SC1。

开关SW1例如以P型金属氧化物半导体(P-type Metal OxideSemiconductor，PMOS)晶体管来实现，其的源极(Source)接收高电压信号HV，漏极(Drain)耦接至节点NT1，栅极(Gate)耦接至节点NT3以接收控制信号SC3。反相器IV1例如为互补金属氧化物半导体(Complementary Metal OxideSemiconductor，COMS)反相器，其的输入端接收输入信号Sin，输出端耦接至节点NT1以提供控制信号SC1。反相器IV1的高电源输入端耦接至节点NT1，低电源输入端接收电平等于参考电压电平VG的电压信号。

重置电路RC受控于驱动信号SC1，在该期间TP1中重置驱动信号SC2具有参考电压电平VG。在一个例子中，重置电路RC包括节点NT2及开关SW2。节点NT2上具有驱动信号SC2。开关SW2例如由N型金属氧化物半导体(N-typeMetal Oxide Semiconductor，NMOS)晶体管来实现，其的漏极耦接至节点NT2，源极接收电平等于参考电压电平VG的电压信号，栅极耦接至节点NT1以接收驱动信号SC1。

耦合电路CC受控于输入反相信号SinB的下降缘(Falling Edge)，在期间TP2中控制驱动信号SC2具有低电压耦合电平LCL。在一个例子中，耦合电路CC包括电容C，其的第一端接收输入反相信号SinB，第二端耦接至节点NT2。

输出级电路OC受控于驱动信号SC1及SC2，在期间TP2中控制输出信号Sout具有高电压电平HV，并受控于驱动信号SC1及SC2，在期间TP1中控制输出信号Sout具有低电压电平LV。在一个例子中，输出级电路OC包括节点NT3、开关SW3及反相器IV2。

节点NT3上具有驱动信号SC3。开关SW3例如以NMOS晶体管来实现，其的漏极耦接至节点NT2，源极接收电平等于低电压电平LV的电压信号，栅极耦接至节点NT2以接收驱动信号SC2。反相器IV2例如为CMOS反相器，其的输入端耦接至节点NT1以接收驱动信号SC1，输出端提供输出信号Sout。反相器IV2的高电源输入端接收电平等于高电压电平HV的电压信号，低电源输入端耦接至节点NT3。

请参照图3，其绘示乃图2的电平移位电路的相关信号时序图。在期间TP1中，输入信号Sin具有参考电压电平VG，而输入反相信号SinB具有高电压电平VDD。如此，开关SW1为导通，反相器IV对应地提供具有高电压电平HV的驱动信号SC1导通开关SW2，使得驱动信号SC2具有参考电压电平VG。此时开关SW3受控于具有参考电压电平VG的驱动信号导通，使得控制信号SC3具有低电压电平LV。反相器INV2响应于具有高电压电平HV的驱动信号SC1产生具有低电压电平LV的输出信号Sout。

在期间TP1与TP2间的时点上，输入信号SinB触发由高电压电平VDD切换至参考电压电平VG的信号下降缘(Falling Edge)。此时电容C响应于输入信号SinB的此信号下降缘耦合一差值电压至节点NT2，使驱动信号SC2的电平由参考电压电平VG下降至低电压耦合电平LCL。举例来说，此差值电压接近输入反相信号SinB的高信号电平(等于高电压电平VDD)与低信号电平(等于参考电压电平VG)的差值的绝对值。举例来说，若高电压电平VDD与参考电压电平VG分别为5伏特(Volt，V)及0V，则此差值电压接近5伏特，而低电压耦合电平LCL接近-5V。

在期间TP2中，输入信号Sin具有高电压电平VDD。如此，反相器IV1对应地提供具有参考电压电平VG的驱动信号SC1以关闭开关SW2，使得驱动信号SC2的电平维持在低电压耦合电平LCL，以对应地关闭开关SW3。反相器IV2对应地提供具有高电压电平HV的输出信号Sout。另外，此时节点NT3为实质上浮接(Floating)，控制信号SC3例如接近高电压电平HV，以关闭开关SW1。

请参照图4A及图4B，其绘示乃图2的电平移位电路的相关信号时序图。举例来说，高电压电平VDD等于5伏特(Volt)，高电压电平HV及低电压电平LV分别为10伏特及-5伏特。在一个例子中，电平移位电路2的操作包括两个时序期间TP1及TP2。依照前述模拟条件可模拟得到电平切换于10V与-5V间的输出信号Sout。

根据以上叙述可知，在仅设置有7个晶体管(反相器IV1及IV2为包括一个NMOS及一个PMOS的CMOS反相器)与1个电容的电路结构下，本实施例的电平移位电路2可响应于电平切换于高电压电平VDD及参考电压电平VG的输入信号Sin及输入反相信号SinB产生电平切换于高电压电平HV与低电压电平LV的输出信号Sout。

本实施例的电平移位电路应用电容来响应于输入反相信号的下降缘，以产生控制信号决定输出信号是否等于低电压。本实施例的电平移位电路还应用两级反相器串接产生另一控制信号决定输出信号是否等于高电压。如此，相较于传统电平移位电路，本发明相关的电平移位电路具有电路元件较少、电路结构简单及成本较低的优点。

综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (7)

1.一种电平移位电路，根据一输入信号及一输入反相信号产生一输出信号，该电平移位电路包括：

一驱动电路，受控于该输入信号，在一第一期间中控制一第一驱动信号具有一高电压电平，在一第二期间中控制该第一驱动信号具有一参考电压电平；

一重置电路，受控于该第一驱动信号，在该第一期间中重置一第二驱动信号具有该参考电压电平；

一耦合电路，受控于该输入反相信号的下降缘，在该第二期间中控制该第二驱动信号具有一低电压耦合电平；以及

一输出级电路，受控于该第一及该第二驱动信号，在该第二期间中控制该输出信号具有该高电压电平，并受控于该第一及该第二驱动信号，在该第一期间中控制该输出信号具有一低电压电平。

2.根据权利要求1所述的电平移位电路，其中该驱动电路包括：

一第一节点；

一第一开关，第一输入端接收一高电压信号，第二输入端耦接至该第一节点，该第一开关受控于一第三控制信号，在该第一期间中提供该高电压信号至该第一节点，该高电压信号具有该高电压电平；及

一第一反相器，受控于该输入信号，在该第一期间中提供该第一节点上的该高电压信号做为该第一控制信号，并在该第二期间中提供具有该参考电压电平的一参考电压做为该第一控制信号。

3.根据权利要求2所述的电平移位电路，其中该输出级电路包括：

一第二节点；

一第二开关，第一输入端接收一低电压信号，第二输入端耦接至该第二节点，该第二开关受控于该第一控制信号，在该第二期间中提供该低电压信号至该第二节点，该低电压信号具有该低电压电平；及

一第二反相器，受控于该第一控制信号，在该第一期间中提供该高电压信号做为该输出信号，并在该第二期间中提供该第二节点上的该低电压信号做为该输出信号。

4.根据权利要求3所述的电平移位电路，其中该第二节点上具有该第三驱动信号，用以控制该第一开关进行操作。

5.根据权利要求1所述的电平移位电路，其中该重置电路包括：

一节点，该节点上具有该第二驱动信号；及

一开关，第一输入端耦接至该节点，第二输入端接收一参考电压信号，该开关受控于该第一驱动信号，在该第一期间中提供该参考电压信号做为该第二驱动信号，其中该参考电压信号具有该参考电压电平。

6.根据权利要求5所述的电平移位电路，其中该耦合电路包括：

一电容，第一端接收该输入反相信号，第二端耦接至该节点，响应于该输入反相信号的下降缘，该电容耦合一差值电压至该节点，使该第二驱动信号的电平由该参考电压电平下降至该低电压耦合电平。

7.根据权利要求6所述的电平移位电路，其中该差值电压接近该输入信号与该输入反相信号的差值的绝对值。

Images