TW200935151A - Pixel structure having a storage capacitor and its fabrication method and active matrix liquid crystal display having the same - Google Patents

Pixel structure having a storage capacitor and its fabrication method and active matrix liquid crystal display having the same Download PDF

Info

Publication number
TW200935151A
TW200935151A TW97104926A TW97104926A TW200935151A TW 200935151 A TW200935151 A TW 200935151A TW 97104926 A TW97104926 A TW 97104926A TW 97104926 A TW97104926 A TW 97104926A TW 200935151 A TW200935151 A TW 200935151A
Authority
TW
Taiwan
Prior art keywords
layer
capacitor
dielectric layer
electrode
pixel
Prior art date
Application number
TW97104926A
Other languages
English (en)
Inventor
Chien-Chung Kuo
Hen-Ta Kang
Original Assignee
Wintek Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wintek Corp filed Critical Wintek Corp
Priority to TW97104926A priority Critical patent/TW200935151A/zh
Publication of TW200935151A publication Critical patent/TW200935151A/zh

Links

Landscapes

  • Liquid Crystal (AREA)

Description

200935151 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種具高開口率(aperture ratio)及高儲存電容值之像素結 構與其製造方法,及包含該像素結構之主動矩陣型液晶顯示器。 【先前技術】 圖1為一平面示意圖,顯示一習知主動矩陣型液晶顯示器(activematrix liquid crystal display·’AM LCD)之主動元件基板上構成一像素結構之不 ❹
同膜層’圖2為沿圖1之A-A’線切割而得之剖面圖,顯示該像素結構1〇〇 之一儲存電容器Cst設計。 如圖1所不’薄膜電晶體1〇2例示為一 n型非晶石夕薄膜電晶體㈣辦 a SiTFT),其閘極i〇2g連接掃描線1〇4,源極1〇2s連接到資料線,且 沒極觀則經由接觸孔12G連接像素修uw轉電容器⑶由一下電 極108與上電極110所構成。像素電極112經由一接觸孔ιΐ4與上電極⑽ 連接。儲存電容器之下_ 1G8係於進行習稱第—金屬層(跑^丨)製程時 與薄膜電晶體102之閘極1()2g共同形成。儲存電容器之上電極⑽則 :進行S稱第一金屬層(Metal 2)製程時與薄臈電晶體⑴2之源極1〇2 極102d共同形成。 队 編it考圖2,下電極1〇8(第一金屬層構成)與上電極11〇(第二金屬層構 成)兩者間隔閘極絕緣層116而構成 f 器Cst的電容值取決於上 二…’儲子電容 度與介電層之介電常數。因絲的面積、所夾的介電層厚 電極係為不透光之金屬CSt設置棚示晝素輯内且其 電極面積需大幅增加而導致像=構:要存電容值時’電容 ’、、’Ό 冓 00 的開口率(aperture rati〇)顯著下 器所能達 到的最大亮度
❹ 200935151 降。 【發明内容】 因此’本發明之目的在提供一種液晶顯示裝置及其像素結構,其 由儲存電容n之結構改良設計獲得良好關口率,進而提高顯示、日 依本發明之一實施樣態,—種具儲存電容器之像素結構包含一第 屬層、-第-介電層、-通道層、—半導體層、—第二金屬層、人 電層、及-像素電極。第-金屬層形成於—基板上且界定出該储存電= 之第-電容電極、-掃描線及_主動猶之難區域。第—介電層、通道 層、與半導體層依序形成於第—金屬層上,其中通道層位於間極區域上方, 且半導體層位於通道層兩側上。第二金屬層形成於第—介電層及半導體層 ^第二金屬層界定出-資料線、主動元件之祕及源極區域、及儲存; :器之第_電谷電極。第二介電層覆蓋第二金屬層,其中—貫穿第一與第 二介電層之-第-接觸孔形成於第—電容電極上,第—接觸孔與第二電容 電極藉由第二介電層隔開,並且—貫穿第二介電層之第二接觸孔形成於淡 髓域上。像素電極形成於第二介電層上,且經由第—接觸孔電連接第一 電谷電極’並經由第二接觸孔電連接祕區域。 依本發明之另-實施樣態,一種具儲存電容器之像素結構的製造方法 包3如下步驟於基板上沉積一第—金屬層並圖案化該第一金屬層,以 成第1:备電極、-掃描線及—主動元件之間極區域。於圖案化之第 :金屬層及該基板上依私積—第_介電層、—通道層、及—半導體層, ^圖案化通道層及半導_以於該_輯上方形成—碎島結構 。於第一 曰及圖案化之通道層及轉體層上崎—第二金屬層賴案化第二金 7 200935151 屬層,以形成一資料線、主動元件之汲極及源極區域、及一第二電容電極。 於圖案化之第二金屬層及第一介電層上沉積一第二介電層並圖案化第二介 電層,以於第一電容電極上形成一貫穿第一與第二介電層之一第一接觸 孔,並在汲極區域上形成一貫穿第二介電層之第二接觸孔,其中第一接觸 孔與第二電容電極間藉由第二介電層隔開。於該圖案化之第二介電層及暴 露出之第一電容電極與汲極區域上沉積一像素電極,以使像素電極經由第 一接觸孔電連接第一電容電極,並經由第二接觸孔電連接汲極區域。 依本發明之設計,第一電容電極、第一介電層、與第二電容電極係構 © 成ϋ容器;第二電容電極、第二介電層、與像素電極係、構成一第二 電谷器。由於像素電極電連接第一電容電極,因此本發明之像素結構中之 儲存電容器係由第-電容器與第二電容器並聯而成,且儲存電容器之電容 值等於第一與第二電容器的電容值之和。和習知設計相較,於提供相同電 容值的前提下,本發明之膜層結構可堆疊出並聯的第一及第二電容器,故 儲存電容器Cst於-像素結構的有效顯示區内之不透光金屬電極面積可大 幅減少’有效提高像素結構之開口率1者,本發明堆疊出並聯的第一及 第一電谷器之像素結構,可利用一般主動矩陣型液晶顯示器製程來製作, Ο 因此並不會增加製程的困難度。 【實施方式】 圖3為依本發明之-實施例,顯示—主動矩陣魏晶顯· 1()之局部 剖面示意簡圖。 如圖3所示,液晶顯示器10包含-濾光片基板12及一主動元件基板 14,且兩基板間夾設一液晶層16。主動元件基板14上面向液晶層16之一 側形成有如薄膜電晶體(TFT)之主動元件18、像素電極22、及配向層24。 8 200935151 濾光片基板12面向液晶層16之一側形成有彩色渡光片26、隔開不同色彩 之濾光片的遮光黑矩陣層28、共用電極32及配向層34。 圖4為依本發明-實_之平面示意圖,顯示—主動轉型液晶顯示 器(AMLCD)之主動元件基板14上構成一像素結構4〇之不同膜|,且圖5 - 豸沿圖4之Β·Β,線切割而得之圖,其左側部分例示為如薄膜電晶體52 之主動元件,而其右側部分例示為儲存電容器cst。 如圖4所示,主動元件基板14上形成複數道相互平行之掃描線(讀 —48、及相互平行之資料線(datalines)56,且兩相鄰之掃描線48正交於 〇 兩相鄰之資料線%而圈圍出-像素區域。如氧化銦錫(IndiumTin〇xide ; 叫或姻辞氧化师減贈仏伽如⑽隨明導電膜構成之像素電祕 刀佈於該像素區域上,且薄膜電晶體52形成於掃描線48與資料線弘交叉 點處。 請同時參考圖4及圖5 ’於該像素結構4〇中,一第一金屬層⑻制i 咖42軸於絲元件基板Η上,且該第—金麟Μ可難化以形成掃 描線48、薄膜電晶體52之間極52g卩及健存電容器⑸之第一電容電極 Μ。第-金屬層42之材料可為鉻(Cr)、組(Ta)、或織(應〇)等金屬。 β -具介電效果之閘極絕緣層(gate insuiat〇r)62覆蓋第一金屬層42及基 板Η,閉極絕緣層62可由氮化石夕(SiN)等介電材料所組成。一如非晶石夕膜 構成之薄膜電晶體通道層52c形成於對應閘極52g位置之部分間極絕緣層 62上方,如n+非晶石夕所組成之半導體層仏形成於通道層似兩側上,且 一第二金屬層(Metal2 layer)44形成於閘極絕緣層62及半導體 二金屬層44可圖案化以形成_晶體52之源極心 =d、^ 及儲存電谷器Cst之第二電容電極58。源極S2s與沒極52廿配置於半導 體層52e上’第二電容電極58配置於第一電容電極54上方且兩者間隔開 200935151 極絕緣層62。如圖4所示,第二電容電極58具社致平行資_6走向 延伸的走線58a,藉以利用佈線方式將第二電容電極%搭接至_ 訊 號源。舉例而言,第二電容電極58可藉由走線撕電連接共用電極32,使 第二電容電極58具有與共用電極32相同的電位Vc〇m,構成一共用配線 • 型儲存電容器(Cs °n __)的電容結構設計。或者,於另一實施例 + ’第二電容電極58亦可藉由走線58a電連接前級或後級的掃描線48,構 成一閘線型儲存電容器(Cs 〇n gate)的電容結構設計。第二金屬層44 之#射雜/絡(Al/O)、歡離_、雕丨)、轴躺目(M_施)等金 ❹ 屬具"電效果之保護層64 (passivation insulator)設置於閘極絕緣層62 及第二金屬層44上,以覆蓋薄膜電晶體52之源極52s、汲極52d、資料線 56及第二電容電極58,該保護層64例如可由氮化石夕⑼N)材料製成。再者, 如ιτο或ιζο透明導電膜構成之透明像素電極46設置於保護層64上。 詳如圖5所示’第一電容電極54上開設一接觸孔66’接觸孔66與第 一電谷電極58兩者被保護層64所隔開’且像素電極46經由接觸孔66電 連接第一電容電極54。此外,汲極52d上開設有一接觸孔68,使像素電極 46經由接觸孔68電連接汲極52d。再者,薄膜電晶體52之閘極52g及源 © 極52s亦分別與掃描線48及資料線56電性連接。 " 依本實施例之設計,第一電容電極54、閘極絕緣層62、與第二電容電 極58構成一第一電容器;第二電容電極58、保護層64、與像素電極46構 成一第二電容器。由於像素電極46電連接第一電容電極54,因此像素結 構40中之儲存電容器Cst係由第一電容器與第二電容器並聯而成,故儲存 電容器Cst之電容值係等於第一與第二電容器的電容值之和。和習知設計 相較,於提供相同電容值的前提下,因本實施例之膜層結構可堆疊出並聯 的第一及第二電容器,故儲存電容器Cst於一像素結構的有效顯示區内之 ❹ Ο 200935151 不透光金屬面積可大幅減少,有效提高像素結構 4〇之開口率。 例示性之製造流结構的製造方法’圖6Α至6Ε顯示其 麗圖6A所示,在整個基板上14沉積一第一金 辛社構之掃卜線^1製程(第—光罩製程)圖案化該第一金屬層,以形成像 京,,,σ構之知描線48(參見圖4)、薄 以之第-電容電極54。 、a日體52之間極52g、及储存電容器 學:積所示,在嶋化之第及基板14上以例如化 :氣,積法依序沉積閘極絕緣層62、薄膜電晶體通道層52 接可為氮切等介電材料,而通道鋒、半導體層以 似、彻層光及靖輸二·程猶化通道層 接下Γ ^ g上方界定出—_構_峋。 铲法1第合麗廢C所不’在閑極絕緣層62與半導體層52e上以例如濺 =法>儿積第二金屬層’並以黃光梅_(第三光 屬層,以形成像素結構之資料線56(參見 )魏該第一金 及源極52s、及儲存電容器Cst之第二電容電極、3曰體52之沒極创 雜層级,使其殘留於通道層52c之兩部分之半導 成於半導雜層仏上,且第二電容電極58 =極尿極52s與没極_ 電容電極54上;T。 概錄層62喊於第- 之後’如圖6D所示’在圖案化之第二金屬層及· 由氮化石夕等介電材料所構成之保護層64,層上/儿積 52s、没極创、資料線呵參見圖…第:電容電極;、:曰曰體52之源極 並以黃光及姆⑽四刪_軸_ & ^道層:極 54上形成-貫綱層_極絕緣層a 電極 上形成-貫穿保護層64之接觸孔I 1在孩極52d 200935151 最後如圖6Ε所不,於圓案化之保護層私及暴露 4與沒極52d上沉積透明導電膜,並以黃光及 第—電轉極 案化形成朗像料極46,啦五林製程)圖 1豕京電極46經由接觸孔66 φ 極54,並經由接觸孔68電連接沒極52d。 連接第—電容電 2上所述,本發明堆疊出並剩第—及第二電容器 用-般主動矩陣型液晶顯示器所採用之五道光罩製二素:構’可利 增加製程的固難度。 I作,因此並不會 Ο ❹ 以上所述僅為舉例性,而非為限制性者 範嘴,而對其進行之—+ _ 禾脫離本發明之精神與 π進仃之4效修改或變更,均聽含於後 而非限定於上述之實施… 甲清專利$,圍中, 【圖式簡單說明】 基柄為Γ平面示意圖,顯示―習知主動矩陣型液晶顯示器之主動元件 構成-像素結構之不同臈層,圖2為沿圖1Α2Α·α,線 剖面圖。 W ·ΜΤ< 圖3為依本發明之一實施例,顯示一主動矩陣型液晶顯示器之局部剖 面示意簡圖。 圖4為依本發明—實施例之平面示意圖,顯示—主動矩陣型液晶顯示 器之主動元件基板上構成—像素結構之不同膜層,且圖5為沿圖4之㈣ 線切割而得之剖面圖。 圖6Α至6Ε為依本發明之一實施例,顯示像素結構之製造流程圖。 【主要元件符號說明】 10液晶顯示器 12 200935151
12 濾光片基板 14 主動元件基板 16 液晶層 18 主動元件 22 像素電極 24、 34 配向層 26 彩色濾·光片 28 黑矩陣層 32 共用電極 40 像素結構 42 第一金屬層 44 第二金屬層 46 像素電極 48 掃描線 52 薄膜電晶體 52c 通道層 52d 汲極 52e 半導體層 52g 閘極 52s 源極 54 第一電容電極 56 資料線 58 第二電容電極 58a 第二電容電極走線 62 閘極絕緣層 13 200935151 64 保護層 66、丨 68 接觸孔 100 像素結構 102 薄膜電晶體 102d 汲極 l〇2g 閘極 102s 源極 104 掃描線 106 資料線 108 接觸孔 110 像素電極 112 共用配線 114 閘極絕緣層 116 保護層 Cst 儲存電容器

Claims (1)

  1. 200935151 十、申請專利範園: 1. 一種具儲存電容器之像素結構,包含: -第-金屬層,形成於-基板上,該第-金屬層界定出該料電容器 之第一電容電極、一掃描線及一主動元件之閘極區域; β 一第一介電層,形成於該基板及該第一金屬層上; 一通道層,形成於該閘極區域上方之部分該第一介電層上; 一半導體層,形成於該通道層之兩側上; 一第二金屬層,形成於該第一介電層及該半導體層上,該第二金屬 ❹ 界⑽—倾線' 該线元件之祕麟極輯、及簡錢容 層 電容電極; — 一第一介電層,覆蓋該第一介電層及該第二金屬層; 一第一接觸孔,形成於該第一電容電極上且貫穿該第一及該芎-介 層,且該第一接觸孔與該第二電容電極藉由該第二介電層隔開; 一第二接觸孔,形成於該汲極區域上且貫穿該第二介電層;及 -像素電極’形成於該第二介電層上’該像素極經由該第_接觸孔 電連接該第-電容電極,且經由該第二接觸孔電連接該没極區域。 Ο 2·如申請專利範圍第1項所述之具儲存電容器之像素結構,其中該第 —電容電極、該第—介電層、與該第二電容電極構成-第_電容器,兮第 二電容電極、該第二介電層、與該像素電極構成一第二電容器,且該儲存 電容器係由該第一電容器與該第二電容器並聯形成。 3. 如申請專利範圍第丨項所述之具儲存電容器之像素結構,其中該第 一介電層係為一閘極絕緣層且該第二介電層係為一保護層。 4. 如申請專利範圍第1項所述之具儲存電容器之像素結構,其中該主 動元件係為一薄膜電晶體,且該薄膜電晶體位於該掃描線與該資料線交又 15 200935151 點處。 人5思如申請專利範圍第1項所述之具儲存電容器之像素結構,其中該第 一金屬層之材料為鉻(Cr)、组⑼、或織(A驗)金屬膜。、中^ 如申β專利範圍第i項所述之具儲存電容器之像素結構其中該第 -層之材料為鋁 /絡(Al/Cr)、_A_、_._(M〇/A 金屬膜。 :·如申請專利範圍第1項所述之具儲存電容H之像素結構,其中該第 及°亥第一介電層之材料為氮化石夕(SiN),且該通道層及半導體層之材料為 〇 非晶矽。 8·如申請專利範圍第1項所述之具儲存電容器之像素結構,其中該像 素電極之材料為氧化銦錫_碰Tin Oxide ; ITO)或銦鋅氧化物(Indium Zinc Oxide; IZO)透明導電膜。 9. 一種主動矩陣型液晶顯示器,包含: 一遽光片基板; 一主動元件基板; 一液晶層’夾設於該濾光片基板與該主動元件基板間;及 〇 複數道掃描線及資料線,形成於該主動元件基板上,兩相鄰之掃描線 . 及兩相鄰之資料線界定出一像素區域,且該像素區域上形成有: 一主動元件,形成於該掃描線及該資料線交又點處; 一第一電容電極; 一第一介電層,覆蓋該第一電容電極; 一第二電容電極,形成於該第一介電層上; 一第二介電層,覆蓋該第二電容電極; 200935151 觸孔電連接該第一電容電極 一第-接觸孔’形成於該第-電容電極上並貫穿該第—及 介電層’且該第-接觸孔與該第二電容電極藉由該第二介電層隔開μ及一 像素電極’形成於該第二介電層上且該像素電極經由^第一接 10.如申請專利範圍第9項所述之主動矩陣型液晶顯示器,其中該第 -電容電極、該第-介電層、與該第二電容電極構成—第—電容器,該第 ❹ 二電容電極、該第二介電層、與該像素電極構成—第二電容器,且該第一 電容器與第二電容器並聯。 Λ 11. 如申請專利範圍第9項所述之主動矩陣魏晶顯示器,其中該第 一介電層係為一閘極絕緣層且該第二介電層係為一保護層。 12. 如申請專利範圍第9項所述之主動矩陣型液晶顯示器,其中該主 動元件係為一薄膜電晶體’該薄膜電晶體之閘極電連接該掃描線、源極電 連接該資料線、且汲極電連接該像素電極。 13. —種具儲存電容器之像素結構的製造方法,包含·· 於一基板上沉積一第一金屬層; 圖案化該第一金屬層,以形成該儲存電容器之一第一電容電極、一掃 描線及一主動元件之閘極區域; 於圖案化之該第一金屬層及該基板上依序沉積一第一介電層、一通道 層、及一半導體層; 圖案化該通道層及半導體層,以於該閘極區域上方形成一矽島結構; 於該第一介電層及圖案化之該通道層及該半導體層上沉積一第二金屬 層; 圖案化該第二金屬層,以形成一資料線、該主動元件之汲極及源極區 17 200935151 域、及該儲存電容器之一第二電容電極; 於圖案化之該第二金屬層及該第-介電層上沉積—第二介電層; 人圖案化該第二介電層,以於該第-電容電極上形成一貫穿該^與第 二介電層之-第-接觸孔’並於該祕區域上形成貫穿該第二介電層^一 "帛二接觸孔’其中該第-接觸孔與該第二電容電極藉由該第二介;層隔 開;及 於該圖案化之第二介電層及暴露出之該第—電容電極與該祕區域上 "靖―像素電極,以使該像«極經由該第—接觸孔電連接該第一電容電 Ό 極,並經由該第二接觸孔電連接該汲極區域。 14·如申請專利範圍第13項所述之像素結構製造方法,其中該第一介 電層係為一閘極絕緣層且該第二介電層係為-保護層。 件位Ϊ.如中請私删第13項·之騎結構製造方法,其巾該主動元 係為一薄膜電晶體,且該義電晶體位於崎錄與騎料線交叉點處。 16.如巾請專利細第13項所述之像素結構製造方法,其中該第一金 增之材料係為鉻(Cr)、鈕(Ta)、或如鉬(Α1/Μ〇)金屬膜。 〇 心17.如申請專利範圍第13項所述之像素結構製造方法,其中該第二金 金^之材料係為娜(Α叫織卿)、鈦⑼、脑(μ。/纖〇) 談队如申晴專利範圍第13項所述之像素結構製造方法其中該第—及 =第-介電層之材料係縫财(SiN),且該通道層及半導體層之材料係 非晶矽。 19·如申睛專利範圍帛n項所述之像素結構製造方法,其中該像素電 之材料係為氧化銦錫或銦鋅氧化物透明導電膜。 18
TW97104926A 2008-02-13 2008-02-13 Pixel structure having a storage capacitor and its fabrication method and active matrix liquid crystal display having the same TW200935151A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW97104926A TW200935151A (en) 2008-02-13 2008-02-13 Pixel structure having a storage capacitor and its fabrication method and active matrix liquid crystal display having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW97104926A TW200935151A (en) 2008-02-13 2008-02-13 Pixel structure having a storage capacitor and its fabrication method and active matrix liquid crystal display having the same

Publications (1)

Publication Number Publication Date
TW200935151A true TW200935151A (en) 2009-08-16

Family

ID=44866504

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97104926A TW200935151A (en) 2008-02-13 2008-02-13 Pixel structure having a storage capacitor and its fabrication method and active matrix liquid crystal display having the same

Country Status (1)

Country Link
TW (1) TW200935151A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10998025B2 (en) 2019-02-27 2021-05-04 Kepler Computing, Inc. High-density low voltage non-volatile differential memory bit-cell with shared plate-line
TWI738226B (zh) * 2019-02-27 2021-09-01 美商凱普勒運算公司 具有單向板線和位元線及柱狀電容器的高密度低電壓非揮發性記憶體(nvm)
US11423967B1 (en) 2021-06-04 2022-08-23 Kepler Computing Inc. Stacked ferroelectric non-planar capacitors in a memory bit-cell
US11741428B1 (en) 2022-12-23 2023-08-29 Kepler Computing Inc. Iterative monetization of process development of non-linear polar material and devices
US11837268B1 (en) 2022-03-07 2023-12-05 Kepler Computing Inc. Multi-element ferroelectric gain memory bit-cell having stacked and folded planar capacitors with lateral offset
US11997853B1 (en) 2022-03-10 2024-05-28 Kepler Computing Inc. 1TnC memory bit-cell having stacked and folded planar capacitors with lateral offset

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11482529B2 (en) 2019-02-27 2022-10-25 Kepler Computing Inc. High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor
TWI738226B (zh) * 2019-02-27 2021-09-01 美商凱普勒運算公司 具有單向板線和位元線及柱狀電容器的高密度低電壓非揮發性記憶體(nvm)
US10998025B2 (en) 2019-02-27 2021-05-04 Kepler Computing, Inc. High-density low voltage non-volatile differential memory bit-cell with shared plate-line
US11476260B2 (en) 2019-02-27 2022-10-18 Kepler Computing Inc. High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor
US11476261B2 (en) 2019-02-27 2022-10-18 Kepler Computing Inc. High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor
US11527278B1 (en) 2021-06-04 2022-12-13 Kepler Computing Inc. Non-linear polar material based memory bit-cell with multi-level storage by applying different time pulse widths
US11532635B1 (en) 2021-06-04 2022-12-20 Kepler Computing Inc. High-density low voltage multi-element ferroelectric gain memory bit-cell with pillar capacitors
US11514966B1 (en) 2021-06-04 2022-11-29 Kepler Computing Inc. Non-linear polar material based multi-memory element bit-cell with multi-level storage
US11514967B1 (en) 2021-06-04 2022-11-29 Kepler Computing Inc. Non-linear polar material based differential multi-memory element gain bit-cell
US11521667B1 (en) 2021-06-04 2022-12-06 Kepler Computing Inc. Stacked ferroelectric planar capacitors in a memory bit-cell
US11521666B1 (en) 2021-06-04 2022-12-06 Kepler Computing Inc. High-density low voltage multi-element ferroelectric gain memory bit-cell with planar capacitors
US11527277B1 (en) 2021-06-04 2022-12-13 Kepler Computing Inc. High-density low voltage ferroelectric memory bit-cell
US11423967B1 (en) 2021-06-04 2022-08-23 Kepler Computing Inc. Stacked ferroelectric non-planar capacitors in a memory bit-cell
US11532342B1 (en) 2021-06-04 2022-12-20 Kepler Computing Inc. Non-linear polar material based differential multi-memory element bit-cell
US11501813B1 (en) 2021-06-04 2022-11-15 Kepler Computing Inc. Method of forming stacked ferroelectric non- planar capacitors in a memory bit-cell
US11545204B1 (en) 2021-06-04 2023-01-03 Kepler Computing Inc. Non-linear polar material based memory bit-cell with multi-level storage by applying different voltage levels
US11605411B1 (en) 2021-06-04 2023-03-14 Kepler Computing Inc. Method of forming stacked ferroelectric planar capacitors in a memory bit-cell
US11810608B1 (en) 2021-06-04 2023-11-07 Kepler Computing Inc. Manganese or scandium doped multi-element non-linear polar material gain memory bit-cell
US11837268B1 (en) 2022-03-07 2023-12-05 Kepler Computing Inc. Multi-element ferroelectric gain memory bit-cell having stacked and folded planar capacitors with lateral offset
US11903219B1 (en) 2022-03-07 2024-02-13 Kepler Computing Inc. Multi-element ferroelectric gain memory bit-cell having stacked and folded planar capacitors
US11910618B1 (en) 2022-03-07 2024-02-20 Kepler Computing Inc. Multi-element ferroelectric gain memory bit-cell having stacked and folded non-planar capacitors
US11955153B1 (en) 2022-03-07 2024-04-09 Kepler Computing Inc. Multi-element gain memory bit-cell having stacked and folded planar memory elements with and without offset
US11978762B1 (en) 2022-03-07 2024-05-07 Kepler Computing Inc. Planar capacitors with non-linear polar material staggered on a shared electrode
US11997853B1 (en) 2022-03-10 2024-05-28 Kepler Computing Inc. 1TnC memory bit-cell having stacked and folded planar capacitors with lateral offset
US11741428B1 (en) 2022-12-23 2023-08-29 Kepler Computing Inc. Iterative monetization of process development of non-linear polar material and devices

Similar Documents

Publication Publication Date Title
CN103872061B (zh) 阵列基板及其制造方法
JP6261845B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP6181203B2 (ja) 半導体装置およびその製造方法
US9634043B2 (en) Array substrate, manufacturing method thereof, display device, thin-film transistor (TFT) and manufacturing method thereof
TWI249173B (en) Stacked storage capacitor structure for a thin film transistor liquid crystal display
CN103189970B (zh) 薄膜半导体装置以及薄膜半导体装置的制造方法
JP4567635B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
JP2003043513A (ja) 液晶表示装置用アレー基板及びその製造方法
TW201232629A (en) Flat panel display apparatus and method of manufacturing the same
TWI373853B (en) Active device array substrate and method for fabricating thereof
CN102623460A (zh) 薄膜晶体管基板及其制造方法
KR101454190B1 (ko) 어레이 기판 및 이의 제조방법
KR101484063B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20110083307A (ko) 박막 트랜지스터 기판 및 그 제조 방법
WO2014153870A1 (zh) 阵列基板、显示装置及制作方法
WO2013150981A1 (ja) 半導体装置およびその製造方法
TW201024882A (en) Array substrate for display device and method for fabricating the same
KR100897505B1 (ko) 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법
JP5489393B2 (ja) 表示基板と、その製造方法、及びこれを有する表示装置
TWI331401B (en) Method for fabricating a pixel structure and the pixel structure
CN104285286A (zh) 半导体装置及其制造方法
TW201230321A (en) Method of manufacturing organic light-emitting display device
TW201106072A (en) Pixel structure and fabricating method thereof
TW200935151A (en) Pixel structure having a storage capacitor and its fabrication method and active matrix liquid crystal display having the same
JP4632617B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法