TW200917460A - Semiconductor capacitor structure and layout pattern thereof - Google Patents

Semiconductor capacitor structure and layout pattern thereof Download PDF

Info

Publication number
TW200917460A
TW200917460A TW096137824A TW96137824A TW200917460A TW 200917460 A TW200917460 A TW 200917460A TW 096137824 A TW096137824 A TW 096137824A TW 96137824 A TW96137824 A TW 96137824A TW 200917460 A TW200917460 A TW 200917460A
Authority
TW
Taiwan
Prior art keywords
branch
segments
section
segment
twenty
Prior art date
Application number
TW096137824A
Other languages
English (en)
Other versions
TWI379404B (en
Inventor
Ta-Hsun Yeh
Han-Chang Kang
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW096137824A priority Critical patent/TWI379404B/zh
Priority to US12/248,034 priority patent/US8116063B2/en
Publication of TW200917460A publication Critical patent/TW200917460A/zh
Application granted granted Critical
Publication of TWI379404B publication Critical patent/TWI379404B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/38Multiple capacitors, i.e. structural combinations of fixed capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223Capacitor integral with wiring layers
    • H01L28/86
    • H01L28/90
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

200917460 九、發明說明: 【發明所屬之技術領域】 本發明係提供一種半導體電容結構,尤指一種由一第一電容 與一第二電容所組成的金屬-氧化層_金屬電容結構,其具有複數個 對稱分支區段,沿著複數個環狀輪廓形成相互叉合的結構,而且 具有最佳化的幾何對稱性,因此能夠得到較佳的電容匹配效果, 並具有較尚的單位電容值,此外,在該半導體電容結構中還可以 根據不同需求來調整該第一電容以及該第二電容之間的電容 值比值。 【先前技術】 在半導體製程中,利用金屬層_絕緣層_金屬層㈤⑷ 結構所構成的金屬電容器已廣泛地運用於極大型積體電路 (uhraLargeScaleIntegrati〇n,ULsi)的設計上。因為此 種金屬電容11具有較低的—及較不㈣的寄生效 應,且沒有空乏區感應WlndueedVGltage)偏移的問題, 因此目前多採用臟構造料金屬社要構造。 餐门然而,_麵的_糖所需的製造成本十分昂貴,主要 肇因於製造過程中所需使用的額 貝卜光罩,其化費隨著製程技術曰 200917460 . 趨先進而更加顯著,因此,僅需使用標準CMOS製程(standard CMOS manufacturing process)中之金屬層-氧化層-金屬層 (MOM )結構的又合金屬電容(interdigitated metal capacitor), 即伴隨著更經濟的半導體電容製造技術之需求,而被發展出來。 目前關於叉合金屬電容的應用,已揭露於美國專利第6,625,006 號、第 6,784,050 號、第 6,885,543 號、第 6,974,744 號、第 6,819,542 號及台灣專利第1222,089號等專利中。 此外,由於一半導體電容結構之佈局的不匹配性 (mismatch)與該半導體電容結構之電容值的平方根成反 比關係’所以在習知技術中為了改善該半導體電容結構之 佈局的匹配表現(matching performance )(亦即幾何對稱性 (geometrical symmetry))以進而提高該半導體電容結構之 電容值的目的,一般而言係利用一共同質心類型(comm〇n centroid type)的佈局方式來完成該半導體電容結構之佈 、 局’如第1圖所示,其中該半導體電容結構包含有一第一電 容C1以及一第二電容C2。 在習知技術中為了進一步改進這種共同質心類型的佈 局方式以降低半導體製程變異性對該半導體電容結構之佈 局的幾何對稱性的影響,則是利用一多重共同質心類型 (multi-common centroid type )的佈局方式來完成該半導體 電容結構之佈局,如第2圖所示,同樣的,該半導體電容結 200917460 構也包含有一第一電容ci以及—笛 重共同質心_的佈局方式會提⑽蚁這種多 二、'而,無論·疋第1圖所示之此 是第2圖所示所示之多重共同質:心類型的佈局方式或 體電容結射的第—電容_局方式,該半導 值比值都只能做到1: i。缺而士第二電容C2之間的電容 中有&目衫半㈣產業界 電同電諸比值之包含有第一 电今L1以及第一電容C2 導體電容結構也同#f要具導㈣結構,而且該半 大的單位電紐切對雛,以及具有最 需求。 Μ知編r已經純滿足現有的各種 【發明内容】 有鑑於此,本發明的目的之一在於提供一種由一第一電容與 -第二電容所組成的半容結構,其具有複數個對稱分支區 丰又,沿著複數個環狀輪廓(ringcontour)形成相互叉合的結構 (interdigitated structure),而且具有最佳化(optimal)的幾何對稱 性,因此能夠得到較佳的電容效果,並具有較高的單位電容值, 此外,在該半導體電容結構尹還玎以根據不同需求來調整該第一 電容以及該第二電容之間的電容值比值。 200917460 〃根據本發明之中請專利範圍,其係揭露—種由—第—電容與 —第二電容所組成的半導體電容結構’該半導體電容結構包含有 第-金屬層,並且該第一金屬層包含有:複數個相互平行之第 刀支區段(branch section)、複數個相互平行之第二分支區段、 第-區段、複數個相互平行之第三分支區段、複數她互平行 4四分支區段、複數個相互平行之第五分支區段、複數個相互 平仃之第六分支區段、―第二區段、複數個相互平行之第七分支 區段、複數個相互平行之第人分支區段、—第三區段、複數個相 互平行之第九分支區段、複數個相互平行之第十分支區段、一第 ,區段、複數個相互平行之第十—分姐段、複數個相互平行之 第十二分支區段、-第五區段、複數她互平行之第十三分支區 段、複數_互平行之第十四分支區段、—第六區段、複數個相 互平行之第十五分支區段、複數個相互平行之第十六分支區段、 第七區段、以及-第人區段,其中,該第—區段係減於該複 數個第-分支區段與該複數個第二分支區段;該複數個第二分支 區士又及4複數個第二分支區段係平行叉合,以及該複數個第一分 支區段及該複數個第四分支區段齡行叉合;該第三區段係輕接 於該複數個帛五分支區段與概數㈣六分支區段;該複數個第 p刀支區段及該複數個第七分支區段係平行叉合,以及該複數個 第五刀支區段及該複數個第八分支區段係平行叉合;該第二區段 係耗接於該複數個第三分支區段與該複數個第八分支區段;該第 五區段係搞接於該複數個第九分支區段與該複數個第十分支區 该複數個第十分支ϋ段及該複數個第十—分支區段係平行又 200917460 ,合,以及5亥複數個第九分支區段及該複數個第十二分支區段係平 二叉。’ 4第四區段餘接於該複數個第七分支區段與該複數個 第十-刀支區I又,該第七區段係躺接於該複數個第十三分支區段 與該複數個第十四分支區段;該複數個第十四分支區段及該複數 個第十五》支區段係平行叉合’錢該複數㈣十三分支區段及 。玄複數個”支區段係平行叉合;該^六區段係搞接於該複 數個第十分支區段與該複數個第十六分支區段;以及該第八區 段餘接於該複數個第十五分支區段與該複數_四分支區段, 另外’該第-區段、該第—分支區段、該第二分支區段、該第五 區段:該第九分支區段、以及該第十分支區段係構成該第一電容 之-第1極的-部份,並且該第三區段、該第五分支區段、該 第/、刀支(1段、該第七區段、該第十三分支區段、以及該第十四 分支區段係構成該第二電容之—第—電極的—部份、以及該第二 區段’该複數個第三分支區段、該複數個第八分支區段、該第四 區段、該複數個第七分支區段、該複數個第十二分支區段、該第 六區段、該複數個第十—分支區段、該複數個第十六分支區段、 5亥第八區段、該複數個第十五分支區段、以及該複數個第四分支 區段係構成該第-電容與該第二電容共同之一第二電極的一部份。 根據本發明之申請專利範圍’其係揭露一種由一第一電容與 -第二電容所喊辭導體電容結構,料導體電容結構包含有 一第一金屬層,並且該第一金屬層包含有:複數個相互平行之第 一分支區段(branchsection)、複數個相互平行之第二分支區段、 12 200917460 • 一第-區段、複數個概平行之第三分支區段、複數個相互平行 2第四分支區段、-第二區段、複數個相互平行之第五分支區段、 複數個相互平行之第六分支區段、—第三區段、複數個相互平行 之第七分支區段、複數個相互平行之第八分支區段、一第四區段、 複數個相互平行之第九分支區段、複數個相互平行之第十分支區 段、-第五區段、複數個相互平行之第十一分支區段、複數個相 互平行之第十二分支區段、—第六區段、複數個相互平行之第十 二分支區段、複數個相互平行之第十四分支區段、一第七區段、 複數個相互平行之第十五分支區段、複數個相互平行之第十六分 支區段、以及-第人區段’其中’該第—區段絲接於該複數個 第-分支區段與該複數個第二分支區段;該複數個第二分支區段 及該複數個第三分支區段係平行叉合,以及該複數個第—分支^ 段及該複數個第四分支區麟平行又合;該第二區段係翱接於該 複數個第三分支區段與該複數個第四分支區段,並且該第二區段 具有該第-夾角;該第三區段係柄接於該複數個第五分支區段: 該複數個第六分纽段;該魏㈣六分支區段及該複數個^ 分支區段餅行又合,以及職數個第五分支區段歧複數個第 八分支區段係平行叉合;該第四區段係耦接於該複數個第七分支 區段與該複數個第八分支區段,並且該第四區段具有該第一夾 角;該第五區段係耗接於該複數個第九分支區段與該複數個第十 分支區段;該複數個第十分支區段及該複數個第十一分支區段係 平行又合,以及§亥複數個第九分支區段及該複數個第十_ =支區 丰又係平行又合,該第六區段係耦接於該複數個第十三分支區俨: 13 200917460 該複數個第十四分支區段,並且該第六區段具有該第三夹角;該 第七區段係耦接於該複數個第十三分支區段與該複數個第十四分 支區段;該複數個第十四分支區段及該複數個第十五分支區段係 平行叉合,以及該複數個第十三分支區段及該複數個第十六分支 區段係平行叉合;以及該第八區段係耦接於該複數個第十五分支 區段與該複數個第十六分支區段,並且該第八區段具有該第四夾 角,另外,έ亥第一區段、該第一分支區段、該第二分支區段、該 第五區段、該第九分支區段、以及該第十分支區段係構成該第一 電容之一第一電極的一部份,並且該第二區段,該複數個第三分 支區段、該複數個第四分支區段、該第六區段、該複數個第十一 分支區段、以及該複數個第十二分支區段係構成該第一電容之一 第二電極的一部份、以及該第三區段、該第五分支區段、該第六 刀支區段、該第七區段、該第十三分支區段、以及該第十四分支 區系構成該第二電容之一第一電極的一部份,並且該第四區 &該複數個第七分支區段、該複數個第八分支區段、該第八區 &、錢數㈣十五分支區段、以及該複數轉十六分支區段係 構成該第二電容之一第二電極的一部份。 根據本發明之申請專利範圍,其係揭露一種半導體電容結 構^域於至少―第—金屬層中,包含有—第―電容及一第 電:辨導體電容結構魏第―金屬層巾係包含有:複數個 行ϋ支區段,其係構成該第—電容之—第一電極的 邛份,複數個相互平行之第二分支區段,其係構成該第一電容 14 200917460 之該第-電極的—部份;複數個相互平行之第三分支區段,其係 與該複數個相互平行之第二分支區段相互叉合,⑽成該第-電 容之電容效應的一部份;複數個相互平行之第四分支區段,其係 與祕數個相互平行之第一分支區段相互又合,以形成該第一電 容之電容效應的一部份;複數個相互平行之第五分支區段,其係 構成该第二電容之一第一電極的一部份;複數個相互平行之第六 分支區段,其係構成該第二電容之該第一電極的一部份;複數個 相互平行之第七分支區段,其係與該複數個相互平行之第六分支 區段相互又合,以形成該第二電容之電容效應的一部份;複數個 相互平行之第八分支區段,其係與該複數個相互平行之第五分支 區段相互又合,以形成該第二電容之電容效應的一部份;複數個 相互平行之第九分支區段,其係構成該第一電容之該第一電極的 一部份,複數個相互平行之第十分支區段,其係構成該第一電容 之該第一電極的一部份;複數個相互平行之第十一分支區段,其 : 係與該複數個相互平行之第十分支區段相互叉合,以形成該第一
V 電容之電容效應的一部份;複數個相互平行之第十二分支區段, 其係與该複數個相互平行之第九分支區段相互叉合,以形成該第 —電容之電容效應的一部份;複數個相互平行之第十三分支區 段,其係構成該第二電容之該第一電極的一部份;複數個相互平 行之第十四分支區段’其係構成該第二電容之該第一電極的一部 份;複數個相互平行之第十五分支區段’其係與該複數個相互平 ' 行之第十四分支區段相互叉合’以形成該第二電容之電容效應的 -一部份;以及複數個相互平行之第十六分支區段,其係與該複數 15 200917460 '個相互平行之第十三分支區段相互叉合,以形成該第二電容之電 容效應的一部份;其中,該複數個第一分支區段、該複數傾第二 分支區段、該複數個第三分支區段、該複數個第四分支區段、該 複數個第五分支區段、該複數個第六分支區段、該複數個第七分 支區段、該複數個第八分支區段、該複數個第九分支區段、嗲複 數個第十分支區段、該複數個第十—分支區段、該複數個第十二 分支區段、該複數個第十三分支區段、該複數個第十四分支區 該複數個第十五分支區段、該複數個第十六分支區段係沿著複^ 個相互平行之封閉輪廓線設置。 【實施方式】 在本說明書以及後續的申請專利範圍當中使用了某此 =來指稱特定的元件’而所屬領域中具有通常知識者: 可理解’硬體製造商可能會料同的名詞來稱呼同一個^ 2本說明書及後續的申請專利範圍並不以名稱的差異來 =區分70件的方式,而是以元件在魏上的差異來作為 賴,在通篇說明書及後續的請求項當中所提及的 係為1放式的用語,故應解釋成「包 不限疋於」’此外,「刼姐 Μ / 另1一 接的電氣連接手段,因此’若 接及間 U罢目k 述一第一裝置耦接於 二 第一裳置可以直接電氣連接於該第 -破置,或透财料置或連接手段㈣地電 16 200917460 第二裝置。 接下來本發明之實施例中所將要描述之半導體電容結構係以 於標準CMOS製程中無需額外成本即可施作之金屬_氧化層-金屬 (metal-oxide刪d’ M0M)結構為她佳之實施方式,也就是 說’以金屬層作鱗電材料’並以氧化層作為介電材料而構成之 電容器。但是如熟f半導體製造技術的人所廣泛悉知,本發明之 核心概念自無須必為如實施例中所載明之材料實現,其他各種常 見或創新的導電材料或介電材料亦可以用於實作本發明之電容結 構。 請同時參考第3@與第4圖。第3_繪示依據本發明—第 -實施例之-半導體電容結構之第—奇數金屬層的俯視示意 圖’以及第4圖鱗示該半導體電容結構之第—偶數金屬層4〇〇 的俯視示細’其巾該半導體電容結構包含有—第—電容d ρ以及-第二電容(:2。一般來說,如該第一實施例所述之半導體 電容結構係由複數個如第3圖所示之第-奇數金屬層300及複數 個如第4圖所示之第一偶數金屬層層層重疊所組成,亦即, 以-第-奇數金屬層300之上方設置有一第一偶數金屬層4〇〇,而 於該第-偶數金屬層彻之上方又再設置另一第一奇數金屬層 300,以此類推,構成一由複數個第—奇數金屬層·及複數個第 -傭金騎4〇〇彼糾目互交錯重私成之電容賴,而於各個 金制之間’則均設置有用來作為介電材料之氧化層。當然,熟 17 200917460 - 習此項技術的人均會理解,欲構成一半導體電容,最少僅需一層 第一奇數金屬層300及一層第一偶數金屬層400即可。 如苐3圖所示’第一奇數金屬層3〇〇包含有:複數個相互平 行之弟一分支區段(branch section ) 320、複數個相互平行 之第二分支區段322、一第一區段324、複數個相互平行之 第二分支區段330、複數個相互平行之第四分支區段332、 複數個相互平行之第五分支區段34〇、複數個相互平行之 第六分支區段342、一第三區段344、複數個相互平行之第 七分支區段350、複數個相互平行之第八分支區段、複 數個相互平行之第九分支區段36〇、複數個相互平行之第 十分支區#又362、一第五區段364、複數個相互平行之第十 一分支區段370、複數個相互平行之第十二分支區段372、 複數個相互平行之第十三分支區段38〇、複數個相互平行 之第十四分支區段382、一第七區段384、複數個相互平行 之第十五分支區段390、複數個相互平行之第十六分支區 段392、-第二區段334、-第四區段354、一第六區段374、 以及一第八區段3 94。 其中’第-區段324係、連接於複數個第一分支區段獨與複 數個第二分支區段322;複數個第二分支區段您及複數個第三分 支區段330係'平行叉合,複數個第一分支區段32〇及複數個 分支區段332係平行叉合。第三區段係連接於複數個第五八 18 200917460 - 支區段340與複數個第六分支區段342 ;複數個第六分支區段342 及複數個第七分支區段350係平行叉合,以及複數個第五分支區 #又340及複數個第八分支區段352係平行又合。第五區段364係 連接於複數個第九分支區段360與複數個第十分支區段362;複數 個第十分支區段362及複數個第十一分支區段37〇係平行叉合, 複數個第九分支區段360及複數個第十二分支區段372係平行又 合。第七區段384係連接於複數個第十三分支區段38〇與複數個 第十四分支區段382;複數個第十四分支區段382及複數個第十五 为支區段390係平行又合,複數個第十三分支區段38〇及複數個 第十六分支區段392係平行叉合。再者,第二區段334係連接於 複數個第三分支區段330與複數個第八分支區段352,第四區段 354係連接於複數個第七分支區段35〇與複數個第十二分支區段 372,第六區段374係連接於複數個第十一分支區段37〇與複數個 第十六分支區段392,第八區段394係連接於複數個第十五分支區 段390與複數個第四分支區段332。最後,上述第二區段334、第 四區段354、第六區段374、第八區段394則於該半導體電容結構 300的中心點相互連接。 在此請注意,複數個第一分支區段32〇、複數個第三分支區段 330、複數個第五分支區段34〇、複數個第七分支區段35〇、複數 個第九分支區段360、複數個第十一分支區段37〇、複數個第十三 分支區段380、以及複數個第十五分支區段39〇係沿著一特定(無 論是轉折或彎曲)的封閉輪廓線(cl〇sedc〇nt〇u〇發展,形成一 19 200917460 - 環狀結構(ringstructure)(例如第3圖所示之圓形環狀結構)的 一部份。同樣地’複數個第二分支區段322、複數個第四分支區段 332、複數個第六分支區段342、複數個第八分支區段352、複數 個第十分支區段362、複數個第十二分支區段372、複數個第十四 分支區段382、以及複數個第十六分支區段392也是沿著一特定 (無淪疋轉折或彎曲)的封閉輪廓線發展,形成一環狀結構(例 如第3圖所示之圓形環狀結構)的一部份。於第3圖中係顯示一 圓形輪|~卩線Y,作為上述麵線之—例,酿上述細及相對應 圖式即可看出,第3圖所示之上述各個分支區段乃是沿著複數個 同心圓輪廓線,形成複數個環狀結構的一部份。 於上述之半導體電容結構300中,第一區段324、第一分 支區段320、第二分支區段322、第五區段364、第九分支 區段360、以及第十分支區段362係構成該第一實施例中半 導體電容結構之第-電容C1的—第—電極(例如正電極)之— 部份;第三區段344、第五分支區段340、第六分支區段342、 第七區段384、第十三分支區段38〇、以及第十四分支區段 382係構成該第一實施例中半導體電容結構之第二電容C2的一 第一電極(例如正電極)之一部份;而第二區段334,複數個 第二分支區段330、複數個第八分支區段352、第四區段 354、複數個第七分支區段35〇、複數個第十二分支區段 372、第六區段374、複數個第十一分支區段37〇、複數個 第十’、为支區段392、第八區段394、複數個第十五分支區 20 200917460 -段390、以及複數個第四分支區段332係構成該第一實施例 中半V體電容結構之第一電容C1以及第二電容C2的一共同第 二電極(例如負電極)之—部份。在上述各個金屬層結構(即各 個區#又及分支區段)之間,則設置有氧化層以作為介電材料。 藉由觀察以上所述之電容結構,熟習此項技術的人即可理 解,相互平行叉合的第二分支區段322及第三分支區段33〇、相互 平行叉合的第一分支區段320及第四分支區段332、相互平行叉合 的第十/7支區^又362及第一分支區段370、以及相互平行叉合第 九刀支區段360及第十二分支區段372,係對第一電容C1之電容 效應做出顯著的貢獻。相互平行叉合的第六分支區段342及第七 分支區段350、相互平行叉合的第五分纽段34()及第八分支區段 352、相互平行又合的第十四分支區段382及第十五分支區段 390、以及相互平行又合的第十三分支區段遍及第十六分支區段 392,則對第二電容C2之電容效應做出顯著的貢獻。 更具體地說明,於第3圖中第一奇數金屬層3〇〇之佈局圖案 (layoutpattem)係沿著複數個由外到内、由大到小的圓 廊而形成’其中在該複數個第一分支區段32〇、該複數個第三分支 區段33〇、δ亥複數個第五分支區段34〇、該複數個第七分支區段 =、叙數個第九分支區段36〇、該複數個第十—分支區段⑽、 该複數個第十三分支區段38〇以及該複數個第十五分支區段獨 中分別位於科_分纽㈣沿紅狀_雜輪廊中最外 21 200917460 圍(亦即最大)者(亦即虛線γ區域),形成一完整的環狀結構。 由於如上所述之複數個第一分支區段320、複數個第三分支區段 330、複數個第五分支區段340、複數個第七分支區段350、複數 個第九分支區段360、複數個第十一分支區段370、複數個第十三 分支區段380以及複數個第十五分支區段390中分別位於最外圍 的分支區段係沿著同一環狀輪廓(亦即最外圍者)發展,故於幾 何關係上,這些分支區段所貢獻之電容效應將遠較過去之半導體 電容結構來得對稱。 再者,在該複數個第二分支區段322、該複數個第四分支區段 332、該複數個第六分支區段342、該複數個第八分支區段、 該複數個第十分支區段362、該複數個第十二分支區段372、該複 數個第十四分支區段382以及該複數個第十六分支區段列2中分 別位於最外圍的分支區段係沿著上述環狀輪廓巾次外圍(即次大) f,形成、-完整的環狀結構。由於如上所述之複數個第二分支區 & 322、複數個第四分支區段332、複數個第六分支區段3幻、複 數個第八分支區段352、複數個第十分支區段362、複數個第十二 分支區段372、複數個第十四分支區段撕以及複數個第十六分支 中分職於最外_分支區段係沿辆—環狀輪廊(即 故於幾何關係上’這些分支區段所貢獻之電容 應將碰過去之半導體電容結構來得對稱。 如第3圖所示,依此類推,複數個第一分支區段320、複數個 22 200917460 第二分支區段330、複數個第五分支區段34〇、複數個第七分支區 •k 350、複數個第九分支區段360、複數個第十一分支區段370、 複數個第十三分支區段380以及複數個第十五分支區段39〇中的 各個分支區段、與複數個第二分支區段322、複數個第四分支區段 332、複數個第六分支區段342、複數個第八分支區段352、複數 個第十分支區段362、複數個第十二分支區段372、複數個第十四 分支區段382以及複數個第十六分支區段392中的各個分支區段 就這樣依序輪流形成於不同之環狀輪廓上。於本實施例中,由於 具有相互又合的各個分支區段係沿著特定環狀輪廓發展之特徵, 故能夠達到最佳的幾何對稱性,以及具有最大的單位電容值。 此外,第二區段334與第八區段394之間以及第四區段354 與第六區段374之間均具有一第一夾角01,而第二區段334與第 四區段354之間以及第六區段374與第八區段394之間均具有一 第二夾角Θ2’則本發明之半導體電容結構中第一電容C1與第二 電容C2之間的一電容值比值係等於第一夾角w與第二夾角们 之間的一角度值比值,換句話說,本發明之半導體電容結構藉由 調整第一夾角與第二夾角<92之間的一角度值比值就可以輕易 地決定第一電容C1與第二電容C2之間的一電容值比值,而不 像習知技術中的半導體電容結構只能包含具有固定之電容值比 值1 : 1的該第一電容以及該第二電容。 如第4圖所示,於本實施例中,第一偶數金屬層400包含有: 23 200917460 複數個相互平行之第十七分支區段420、複數個相互平行之 第十八分支區段4D、一第九區段424、複數個相互平行之 第十九分支區段430、複數個相互平行之第二十分支區段 432、複數個相互平行之第二十一分支區段440、複數個相 互平行之第二十二分支區段442、一第十一區段444、複數 個相互平行之第二十三分支區段450、複數個相互平行之第 二十四分支區段452、複數個相互平行之第二十五分支區段 460、複數個相互平行之第二十六分支區段462、一第十三區 段464、複數個相互平行之第二十七分支區段470、複數個 相互平行之第二十八分支區段472、複數個相互平行之第二 十九分支區段480、複數個相互平行之第三十分支區段482、 一第十五區段484、複數個相互平行之第三十一分支區段 490、複數個相互平行之第三十二分支區段492、一第十區 段434、一第十二區段454、一第十四區段474、以及一第 十六區段494。 其中,第4圖中第一偶數金屬層400的複數個第十七分支區 段420、複數個第十八分支區段422、第九區段424、複數個 第十九分支區段430、複數個第二十分支區段432、複數個 第二十一分支區段440、複數個第二十二分支區段442、第十 一區段444、複數個第二十三分支區段450、複數個第二十四 分支區段452、複數個第二十五分支區段460、複數個第二 十六分支區段462、第十三區段464、複數個第二十七分支區 24 200917460 段470、複數個第二十八分支區段472、複數個第二十九分支 區段480、複數個第三十分支區段482、第十五區段484、複 數個第三十一分支區段490、複數個第三十二分支區段 492、第十區段434、第十二區段454、第十四區段474、以 及第十六區段494,係分別與第3圖中第一奇數金屬層3〇〇的複 數個第一分支區段320、複數個第二分支區段322、第一區 k 324、複數個第三分支區段33〇、複數個第四分支區段 332、複數個第五分支區段340、複數個第六分支區段342、 第二區段344、複數個第七分支區段35〇、複數個第八分支 區段352、複數個第九分支區段36〇、複數個第十分支區段 362、第五區段364、複數個第十一分支區段37〇、複數個 第十二分支區段372、複數個第十三分支區段38〇、複數個 第十四分支區段382、第七區段384、複數個第十五分支區 段390、複數個第十六分支區段392、第二區段334、第四 區段354、第六區段374、以及第八區段394相互重合對齊 並位於其上彳(及/或下方);也就是說,於本實施例中,第一偶數 金屬層4〇0中之電容結構係為第一奇數金屬層·中之電容結構 的複製版(duplicate)。 又於本實施例中’第—奇數金屬層3〇0與第-偶數金屬層4〇0 可以選擇於適當的位置上,例如在第—區段似、第九區段 424、第五區段364、以及第十三區段4料的位置上,透過複 數個插塞(viaplug)(未顯示)相互電性連接,以形成該半導體電 25 200917460 容結構之卜電容〇的第—電極。同樣地,第—奇數金屬層· 與第-偶數金屬層4GG可以選擇於適當的位置上,例如在第三區 段344、第十-區段444、第七區段384、以及第十五區段 484的位置上,透過複數個插塞(核示)相互電性連接,以形 成该半導體電容結構之第二電容C2的第—電極。此外,第一奇 數金屬膚3GG與第-偶數金屬層4⑻可以選擇在適當的位置上, 例如在第二(I段334、第十區段434、第四區段354、第十 二區段454、第六區段374、第十四區段474、第八區段3, 以及第十六區段494的位置上,透過複數個插塞(未顯示)相 互電性連接’以形成該半導體電容結構之第一電容ci以及第二 電容C2共同之-第二電極。如此一來,各金屬層之第一電容 C1以及第二電容C2各自的電容值就可以透過並聯而加 總=請參考第5圖,第5圖係緣示依據本發明之第一實施例 中半導體電容結構之複數個第-奇數金屬層3⑻*複數個第一 偶數金屬層4〇0的剖面示意圖’其中該剖面示意圖係沿著第3圖 以及第4圖中之虛線X區域而形成。請注意,上述各個電 極之插塞設置位置,衫以本實施_㈣者為限,即使 於該半導體電容結構_其他位置、或是 結構之外設置插塞,仍屬於本發明所欲保護的二^ 導體二it圖’第6賺會示制本發明之第—實施例中半 電路架構1G之示細。第6 _繪示者’係為 電路4中吊見之—電路組態,由於其中第—電容C1之其中—電 26 200917460 極與第二電容C2之其中—電極係相互短路連接,故如此之電路組 態特別適合以本發明於第3、4圖中所揭露之第一實施例的半_ 電容結構來實作。在崎注意’第6圖崎示之電路組態僅作為 本發明之應用的舉例說明,而不是本發明的限制條件。 接著,請同時參考第7圖與第8圖。第7圖係繪示依據本發 明—第二實施例之一半導體電容結構之第一奇數金屬層3〇〇A的 俯視示意圖,以及第8圖係繪示該半導體電容結構之第一偶數金 屬層400A的俯視示意圖,其中,如同本發明之第一實施例中半導 體電容結構,本發明之第二實施例中半導體電容結構也包含有— 第一電容C1以及一第二電容C2,並且本發明之第二實施例 之第一奇數金屬層300A以及第一偶數金屬層4〇〇a與本發明之第 —實施例之第一奇數金屬層300以及第一偶數金屬層4〇〇具有類 似的幾何佈局圖案配置’因此在第7圖中第一奇數金屬層3〇〇A的 元件符號係使用與第3圖中第一奇數金屬層300 一樣的元件符 唬,且在第8圖中第一偶數金屬層400A的元件符號係使用與第4 圖中第一偶數金屬層400 —樣的元件符號。 然而’第7圖中第一奇數金屬層300A以及第3圖中第一奇數 金屬層300之間的差別在於,如第7圖所示:第3圖中第一奇數 主屬層300的第二區段334係另被分割為一第一子區段334A與一 第一子區段334B,第一子區段334A係耦接於複數個第三分支區 心330,第二子區段334B係搞接於複數個第八分支區段352 ;第 27 200917460 3圖中第一奇數金屬層3〇〇的第四區段354係另被分割為一第三子 區段354A與一第四子區段354B,第三子區段354A係耦接於複 數個第七分支區段350,第四子區段354B係耦接於複數個第十二 刀支區I又372’第3圖中第一奇數金屬層3〇〇的第六區段374係另 被分割為一第五子區段374A與一第六子區段374B,第五子區段 374A係耦接於複數個第十一分支區段370 ,第六子區段374B係 耦接於複數個第十六分支區段392;以及第3圖中第一奇數金屬層 300的第八區段394係另被分割為一第七子區段394A與一第八子 區段394B,第七子區段394A係耦接於複數個第十五分支區段 390,且第八子區段394B係耦接於複數個第四分支區段332。 其中’第一子區段334A以及第八子區段394B係相互連接, 在此將此’’L”型結構稱為一第十七區段,第四子區段354B以及第 五子區段374A係相互連接,在此將此”L”型結構稱為一第十九區 段,該第十七區段以及該第十九區段均具有一第一夾角01 ;第二 子區段334B以及第三子區段354A係相互連接,在此將此”L”型 結構稱為一第十八區段,第六子區段374B以及第七子區段394A 係相互連接,在此將此’’L”型結構稱為一第二十區段,該第十八區 丰又以及δ亥第一十區段均具有一第二夾角02。如此則第7圖之第一 奇數金屬層300Α中的第一子區段334Α、複數個第三分支區段 330、第八子區段394Β、複數個第四分支區段332、第四子區段 354Β、複數個第十二分支區段372、第五子區段374Α、以及複數 個第十一分支區段370係構成第一電容ci的一第二電極(例如 28 200917460 負電極)之一部份’而第二子區段334B、複數個第八分支區段 3W、第三子區段354A、複數個第七分支區段350、第六子區段 374B、複數個第十六分支區段392、第七子區段394A、以及複數 個第十五分支區段390則構成第二電容C2的一第二電極(例如負 電極)之一部份。 同樣的,第8圖中第一偶數金屬層4〇〇A以及第4圖中第一偶 數金屬層400之間的差別也在於,如第8圖所示:第4圖中第一 偶數金屬層400的第十區段434係另被分割為一第九子區段434A 與一第十子區段434B,第九子區段434A係耦接於複數個第十九 分支區段430,第十子區段434B係耦接於複數個第二十四分支區 段452;第4圖中第一偶數金屬層400的第十二區段454係另被分 割為一第十一子區段454A與一第十二子區段454B,第十一子區 段454A係耦接於複數個第二十三分支區段45〇 ,第十二子區段 454B係耦接於複數個第二十八分支區段472;第4圖中第一偶數 金屬層400的第十四區段474係另被分割為一第十三子區段474八 與一第十四子區段474B,而第十三子區段474A係耦接於複數個 第二十七分支區段470,且第十四子區段474B係耦接於複數個第 二十二分支區段492;以及第4圖中第一偶數金屬層4〇〇的第十六 區段494係另被分割為一第十五子區段494A與一第十六子區段、 494B,而第十五子區段494A係耦接於複數個第三十一分支區段 490 ’且第十六子區段494B係耦接於複數個第二十分支區段幻2。 29 200917460 其中,第九子區段434A以及第十六子區段494b*相互連 接’在此將此” L”型結構稱為一第二十一區段,第十二子區段45犯 以及第十二子區段474A係相互連接,在此將此”L”型結構稱為一 第一十二區段,該第二十一區段以及該第二十三區段均具有一第 一夾角;第十子區段434B以及第十一子區段454A係相互連 接’在此將此”L”型結構稱為一第二十二區段,第十四子區段474B 以及第十五子區段494A係相互連接,在此將此”L,,型結構稱為一 第二十四區段,該第二十二區段以及該第二十四區段均具有一第 一夾角Θ2。如此則第8圖之第一偶數金屬層4〇〇A中的第九子區 •k434A、複數個第十九分支區段43〇、第十六子區段494B、複數 個第二十分支區段432、第十二子區段454B、複數個第二十八分 支區段472、第十三子區段474A、以及複數個第二十七分支區段 4/〇係構成第一電容C1的一第二電極(例如負電極)之一部份, 而第十子區段434B、複數個第二十四分支區段452、第十一子區 &454A、複數個第二十三分支區段45〇、第十四子區段474B、複 數個第三十二分支區段492、第十五子區段494A、以及複數個第 二十一分支區段490則構成第二電容C2的一第二電極(例如負電 極)之一部份。 在本實施例中,該半導體電容結構中的第一電容C1與第二電 谷C2之間的一電容值比值也是等於第一夾角與第二夾角们之 間的一角度值比值,換句話說,本實施例中的該半導體電容結構 同樣可以藉由調整第-夾角W與第二夾角之間的—角度值比 30 200917460 值來輕易地決定第一電容ci 與第二電容C2之間的一電容值比 值’而不像習知技術巾的轉體電容結構只能包含具有固定之電 容值比值η 1的該第-電容以及該第二電容。另外,請參 考第9 ® ’帛9圖餅稍財發明之第二實施财半導體電容 結構的-電_構20之示意sj。”圖之魏域巾,第一電容 C1及第二電容C2並沒有相互短路連接之電極,故適合以第7、8 圖所揭露之第二實關來實作。在此請注意,上述的實施例僅作 為本發明峰繼明’而不是本刺·制條件。 再者,請同時參考第10圖、第11圖、以及第12圖,第10 圖、第11圖、以及第12圖係分別繪示依據本發明之一第三實施 例,與第3圖中的第-奇數金屬層3〇_己以形成一半導體電容 結構之-第—偶數金屬層鄕、—第二奇數金屬層_、一第二偶 數金屬層700的俯視示意圖。如㈣圖所示,於本實施例中,第 -偶數金屬層500的幾何佈局圖索配置係為將第一奇數金屬層 3〇〇的幾何佈局圖案配置逆時針旋轉45度之後所得到的幾何佈局 圖案配置。接著’如第11圖所示,第二奇數金屬層_的幾何佈 局圖案配置係為將第—偶數金屬層_的幾何佈局_配置逆時 針旋轉45度之後所制的幾何佈局圖案配置。接著,如第η圖 2 ’第二偶數金屬層的幾何佈局圖案配置係為將第二奇數 1層600的幾何怖局圖案配置逆時針旋轉Μ度之後所得到的幾 I佈局贿配置。如此—來,除了各金屬層之餘值可以透過並 一加總’各金屬層之間更會因上下層所形成之叉合結構而產生 200917460 -更大的寄生電容值。請參考第13圖,第13圖係繪示依據本發 明之第三實施例中半導體電容結構之第一奇數金屬層3〇〇、第一偶 數金屬層500、第二奇數金屬層6〇〇、以及第二偶數金屬層7〇〇 的剖面示意圖,其中該剖面示意圖係沿著第3圖、第1〇圖、第 11圖、以及第12圖中之虛線X區域而形成。 此外,請再參考第3圖,雖然在第3圖中第一夾角Θ1與 第二夾角Θ2的角度分別為90度,由於本發明之半導體電容結構 中第一電容C1與第二電容C2之間的一電容值比值係等於該第 夾角與§亥第二夾角之間的一角度值比值,所以本發明之半導體 電谷結構可以藉由調整第一夾角01與第二夾角Θ2之間的一角度 值比值來依據不同的電路設計需求來決定第一電容C1與第二 電容C2之間的一電容值比值,舉例來說,在本發明之另一實施 例中’當一電路設計需要具有電容值比值為1 : 3的第一電容 與第二電容C2時’本發明可以將第一夾角01與第二夾角θ2 的角度分別調整為45度以及135度來滿足該電路設計的需求,如 第14圖所示。 雖然於前述之各個實施例中,係以沿著圓形之環狀輪廓發展 之電容結構為例說明,但是熟習此項技術者均應理解,本發明並 不以此為限。舉例來說,如前所述位於第一奇數金屬層3〇〇中之 複數個第—分支區段320、複數個第三分支區段330、複數個第五 分支區段340、複數個第七分支區段350、複數個第九分支區段 32 200917460 360、複數個第十-分支區段37〇、複數個第十三分支區段以 及複數個第十五分支區段39〇、與複數個第二分支區段322、複數 個第四分支區段332、複數個第六分支區段如、複數個第八分支 區段352、複數個第十分支區段362、複數個第十二分支區段奶、 複數個第十四分支區段撕以及複數個第十六分支區段败,以及 其位於第-縫金屬層_巾讀應部份,也相是沿著正方形 之環狀輪廓發展,如第15圖所示,或沿著正六邊形之環狀輪廊發 展,如第16圖所示’其中’在第15圖所示的實施射,該半導 體電容結構的第-電容以以及第二電容c2之間的電容值比 值為1 : 1,在第16圖所示的實施例中,該半導體電容結構的第 一電容C1以及第二電容C2之間的電容值比值為1:2,在 此請注意,以上賴⑽,財本發明之限制 條件’也就是說’树明之半導體電容轉,亦可依照其他多邊 形輪廓而形成。 "思’上述之第一奇數金屬層3〇〇、第一偶數金屬層 400、第-偶數金屬層·、第二奇數金騎_、以及第二糊 金屬層700所使用的材料,視所採用的半導體製程技術之不同, 可以為鋁、銅、甚至是今,忐 … 疋金或者是其他金屬或非金屬材質,均屬 本發明之範轉。 33 200917460 數金屬層3〇〇之上或第一偶數金屬層· 個氧化層與細_層,喊 H編彡成複數 層·金屬結構不f要使用额外的光罩,製程費用 =屬Γ而由?半導體製程的進步,因此可以_目相當 可以得‘从朗為金屬層之_距離也變得愈來愈小,所以 可以侍到愈來愈尚的單位電容值。 藉由上述之說明可以瞭解到本發騎提供之—種由一第 Γ與:第;容顺細半導體電容結構,其具有概個對稱分 區&以形成-城結構(ringstructure),而且具有最佳化 (optimal)的幾何對稱性,因此能夠得到較佳的電容效果,並且 有較高的單位f容值’❹卜,在該半導體電容結射還可以根據 不同需求來調整該第-電容以及該第二電容之間的電容值比 值。 以上所述僅為本發明之較佳實施例,凡依本發B种請專利範 圍所做之均«化齡飾,皆麟本㈣之涵蓋範圍。 【圖式簡單說明】 第1圖係繪示習知技術中利用—共同質心類型(咖_ ⑽troldtype)的佈局方絲完成—半導體電容結構之佈局 的俯視示意圖。 第2圖係繪示習知技術中利用-多重共同質心類型 34 200917460 半導體 (muUi-common centroid type )的佈局方式來完成— 電谷結構之佈局的俯視示意圖。 第3圖係繪示依據本發明一第一實施例中一半導體電容鈇 ^ 一奇數金屬層的俯視示意圖。 合、。構之第 第4圖係繪示依據本發明之第一實施例中半導體電容妗構之 偶數金屬層的俯視示意圖。 第5圖係繪示依據本發明之第一實施例中半導體電容結構、— 數個第一奇數金屬層與複數個第一偶數金屬層的剖面示咅圖^ 2 中該剖面示意圖係沿著第3圖以及第4圖中之虛線X 其
γτ/ 丄、 UTJ 導體電容結構的一電 第6圖係繪示應用本發明之第一實施例中半 路架構之示意圖。 第7圖係繪示依據本發明一第二實施例中一半導體電容結構 一奇數金屬層的俯視示意圖。 之第 第8圖係繪示依據本發明之第二實施例中半導體電容結構之第 偶數金屬層的俯視示意圖。 第9圖係_細本發明之第二實施例中半導體電容結 路架構之示意圖。 第10圖係繪示依據本發明一第三實施例,與第3圖中的第一奇數 金^層搭配以形成-半導體電容結構之-第—偶數金屬層的俯^ 第11圖係繪示依據本發明之第三實施例,與第3圖中的第—奇數 金屬層搭配以形成該半導體電容結構之—第二奇數金屬層的俯^ 35 200917460 示意圖。 第12圖係繪示依據本發明之第三實施例,與第3圖中的第一奇數 金屬層搭配以形成該半導體電容結構之一第二偶數金屬層的俯視 示意圖。 第13圖係繪示依據本發明之第三實施例中半導體電容結構之第 一奇數金屬層、第一偶數金屬層、第二奇數金屬層、以及第二偶 數金屬層的剖面示意圖,其中該剖面示意圖係沿著第3圖、第10 圖、第11圖、以及第12圖中之虛線X區域而形成。 第14圖為本發明中其他實施例的一半導體電容結構之一奇數金屬 層的俯視示意圖。 第15圖為本發明中其他實施例的一半導體電容結構之一奇數金屬 層的俯視示意圖。 第16圖為本發明中其他實施例的一半導體電容結構之一奇數金屬 層的俯視示意圖。 【主要元件符號說明】 C1 :第一電容 C2 :第二電容 10、20 :電路架構 300 :第一奇數金屬層 600:第二奇數金屬層 320、620 :第一分支區段 36 200917460 322 324 330 332 334 340 342 344 350 352 354 360 362 364 370 372 374 380 382 384、 390 392、 394、 622 .苐二分支區段 624 :第一區段 630 :第三分支區段 632 :第四分支區段 634 :第二區段 640 :第五分支區段 642 :第六分支區段 644 :第三區段 650 :第七分支區段 652 :第八分支區段 654 ··第四區段 660 :第九分支區段 662 :第十分支區段 664 :第五區段 670 :第十一分支區段 672 :第十二分支區段 674 :第六區段 680 :第十三分支區段 682 :第十四分支區段 684 :第七區段 690 ··第十五分支區段 692 :第十六分支區段 694 :第八區段 37 200917460 400、500 :第一偶數金屬層 700:第二偶數金屬層 420、522、720 :第十七分支區段 422、522、722 ··第十八分支區段 424、524、724 :第九區段 430、534、730 :第十九分支區段 432、532、732 :第二十分支區段 434、543、734 :第十區段 440、540、740 :第二十一分支區段 442、542、742 :第二十二分支區段 444、544、744 :第十一區段 450、550、750 :第二十三分支區段 452、552、752 :第二十四分支區段 454、554 ' 754 :第十二區段 460、560、760 :第二十五分支區段 462、562、762 :第二十六分支區段 464、564、764 :第十三區段 470、570、770 :第二十七分支區段 472、572、772 :第二十八分支區段 474、574、774 :第十四區段 480、580、780 :第二十九分支區段 482、582、782 :第三十分支區段 484、584、784 :第十五區段 38 200917460 490、590、790 :第三十一分支區段 492、592、792 :第三十二分支區段 494、594、794 :第十六區段 334A :第一子區段 334B :第二子區段 354A :第三子區段 354B :第四子區段 364A :第五子區段 364B :第六子區段 394A :第七子區段 394B :第八子區段 434A:第九子區段 434B :第十子區段 454A :第十一子區段 454B :第十二子區段 474A :第十三子區段 474B :第十四子區段 494A :第十五子區段 494B :第十六子區段 39

Claims (1)

  1. 200917460 十、申請專利範圍: 1. 一種由一第一電容與一第二電容所組成的半導體電容結構,其 包含有: 一第一金屬層,其包含有: 袓數個相互平行之第一分支區段(branch section ); 複數個相互平行之第二分支區段; 一第一區段,耦接於該複數個第一分支區段與該複數 個第二分支區段; 複數個相互平行之第三分支區段; 複數個相互平行之第四分支區段,其中該複數個第二 分支區段及該複數個第三分支區段係平行叉合, 以及該複數個第一分支區段及該複數個第四分支 區段係平行又合; 複數個相互平行之第五分支區段; 複數個相互平行之第六分支區段; 複數個相互平行之第七分支區段; 複數個相互平行之第八分支區段,其中該複數個第六 分支區段及該複數個第七分支區段係平行叉合, 以及该极數個第五分支區段及該複數個第八分支 區段係平行又合; 一第二區段’耦接於該複數個第三分支區段與該複數 個第八分支區段; 200917460 一第三區段’ _於該複數個第五分支區段與該複數 個第六分支區段; 複數個相互平行之第九分支區段; 複數個相互平行之第十分支區段; 複數個相互平行之第十一分支區段; 複數個相互平行之第十二分支區段,其巾該複數個第 十分支區段及該複數個第十—分支區段係平行又 合’以及該複數個第九分支區段及該複數個第十 ^一分支區段係平行又合; -第四區段,输於該複數個第七分支區段與該複數 個第十二分支區段; -第五區段複數個第九分支區段與該複數 個第十分支區段; 複數個相互平行之第十三分支區段; 複數個相互平行之第十四分支區段; 複數個相互平行之第十五分支區段; 複數個相互平行之第十六分支區段,射該複數個第 十四分支區段及該複數個第十五分支區段係平行 叉合,以及該複數個第十三分支區段及該複數個 第十六分支區段係平行又合; 一第六區段^接於該複數㈣十—分支區段與該複 數個第十六分支區段; -第七區段,接_複數㈣十三分支區段與該複 41 200917460 數個第十四分支區段;以及 —苐八區段,耦接於該複數個第十五分支區段與該複 數個第四分支區段; 其中該第一區段、該第一分支區段、該第二分支區段、 該第五區段、該第九分支區段、以及該第十分支 區段係構成該第一電容之一第一電極的一部份, 並且該第三區段、該第五分支區段、該第六分支 區段、該第七區段、該第十三分支區段、以及該 第十四分支區段係構成該第二電容之一第一電極 的一部份;以及該第二區段,該複數個第三分支 區段、該複數個第八分支區段、該第四區段、該 複數個第七分支區段'該複數個第十二分支區 段、該弟六區段、該複數個第十一分支區段、該 複數個第十六分支區段、該第八區段、該複數個 第十五分支區段、以及該複數個第四分支區段係 構成該第一電容與該第二電容共同之一第二電極 的一部份。 2·如申請專利範圍第1項所述之半導體電容結構,其另包含有: 一第二金屬層,其包含有: 複數個相互平行之第十七分支區段; 複數個相互平行之第十八分支區段;以及 一第九區段,耗接於該複數個第十七分支區段與該複 42 200917460 數個第十八分支區段; 複數個相互平行之第十九分支區段; 複數個相互平行之第二十分支區段,其中該複數個第 十八分支區段及該複數個第十九分支區段係平行 叉合,以及該複數個第十七分支區段及該複數個 第二十分支區段係平行叉合; 複數個相互平行之第二十一分支區段; 複數個相互平行之第二十二分支區段; 複數個相互平行之第二十三分支區段; 複數個相互平行之第二十四分支區段,其中該複數個 第二十二分支區段及該複數個第二十三分支區段 係平行叉合’以及該複數個第二十一分支區段及 該複數個第二十四分支區段係平行叉合; 一第十區段,耦接於該複數個第十九分支區段與該複 數個第二十四分支區段; 一第十一區段,耦接於該複數個第二十一分支區段與 該複數個第二十二分支區段; 複數個相互平行之第二十五分支區段; 複數個相互平行之第二十六分支區段; 複數個相互平行之第二十七分支區段; 複數個相互平行之第二十八分支區段,其中該複數個 第二十六分支區段及該複數個第二十七分支區段 係平行又合,以及該複數個第二十五分支區段及 43 200917460 3亥複數個第二十八分支區段係平行叉合; 一第十二區段,耦接於該複數個第二十三分支區段與 該複數個第二十八分支區段; 一第十二區段,耦接於該複數個第二十五分支區段與 該複數個第二十六分支區段; 複數個相互平行之第二十九分支區段; 複數個相互平行之第三十分支區段; 複數個相互平行之第三十一分支區段; 複數個相互平行之第三十二分支區段,其中該複數個 第三十分支區段及該複數個第三十一分支區段係 平行叉合’以及該複數個第二十九分支區段及該 複數個第三十二分支區段係平行叉合; 一第十四區段’耦接於該複數個第二十七分支區段與 該複數個第三十二分支區段; 一第十五區段,耦接於該複數個第二十九分支區段與 該複數個第三十分支區段;以及 一第十六區段,耦接於該複數個第三十一分支區段與 該複數個第二十分支區段;以及 一介電層,形成於該第一金屬層與該第二金屬層之間; 其中該第九區段、該複數個第十七分支區段、該複數個第 十八分支區段、該第十三區段、該複數個第二十五分 支區段、以及該複數個第二十六分支區段係分別與該 第一區段、該第一分支區段、該第二分支區段、該第 44 200917460 五區段、該第九分支區段、以及該第十分支區段相互 重合’並且該第十一區段、該複數個第二十一分支區 段、該複數個第二十二分支區段、該第十五區段、該 複數個第二十九分支區段、以及該複數個第三十分支 區段係分別與該第三區段、該第五分支區段、該第六 分支區段、該第七區段、該第十三區段、以及該第十 四分支區段相互重合;以及該第十區段、該複數個第 十九分支區段、該複數個第二十四分支區段、該第十 二區段、該複數個第二十三分支區段、該複數個第二 十八分支區段、該第十四區段、該複數個第二十七分 支區段、該複數個第三十二分支區段、該第十六區段、 該複數個第三十一分支區段、以及該複數個第二十分 支區段係分別與該第二區段,該複數個第三分支區 段、該複數個第八分支區段、該第四區段、該複數個 第七分支區段、該複數個第十二分支區段、該第六區 段、該複數個第十一分支區段、該複數個第十六分支 區段、該第八區段、該複數個第十五分支區段、以及 該複數個第四分支區段相互重合對齊。 3·如申請專利翻第2項所述之半導體電容結構,其中該第九區 奴、該複數個第十七分支區段、該複數個第十八分支區段、該 第十二區段、該複數個第二十五分支區段、以及該複數個第二 十六分支區段係構成該第一電容之該第一電極的一部份;並且 45 200917460 該第十一區段、該複數個第二Η —分支區段、該複數個第二十 一分支區段、該第十五區段、該複數個第二十九分支區段、以 及該複數個第三十分支區段係構成該第二電容之該第一電極的 一部份;以及該第十區段、該複數個第十九分支區段、該複數 個第二十四分支區段、該第十二區段、該複數個第二十三分支 區段、该複數個第二十八分支區段、該第十四區段、該複數個 第二十七分支區段、該複數個第三十二分支區段、該第十六區 段、該複數個第三十一分支區段、以及該複數個第二十分支區 段係構成該第一電容與該第二電容共同之該第二電極的一部 份。 4.如申請專利範圍第2項所述之半導體電容結構,其中該第十區 段、該複數個第十九分支區段、該複數個第二十四分支區段、 該第十四區段、該複數個第二十七分支區段、以及該複數個第 二十二分支區段係構成該第一電容之該第一電極的一部份;並 且s亥第十二區段、該複數個第二十三分支區段、該複數個第二 十八分支區段、該第十六區段、該複數個第三十一分支區段、 以及έ亥複數個第二十分支區段係構成該第二電容之該第一電極 的一部份;以及該第九區段、該複數個第十七分支區段、該複 數個第十八分支區段、該第十三區段、該複數個第二十五分支 區段、該複數個第二十六分支區段、該第十一區段、該複^個 第二十-分支區段、該複數個第二十二分支區段、該第十五區 段、該複數個第二十九分支區段、以及該複數個第三十分支區 46 200917460 段係構成該第__ 份0 電各與該第二電容共同之該第二電極的一部 &二專贱㈣2項所述之半導體電容結構,其巾該第九區 二複數個第十七分支區段、該複數個第十A分支區段、該 第十:區,、垓複數個第二十五分支區段、以及該複數個第二 h 77 ^&係構成該第二電容之該第—電極的一部份;並且 ^亥第十一區段.、該複數個第二十-分支區段、該複數個第二十 U _十五區段、該複數個第二十九分支區段、以 及該複數個第三十分支區段係構成該第一電容之該第一電極的 4伤,以及该第十區段、該複數個第十九分支區段、該複數 個第一十四分支區段、該第十H該複數個第二十三分支 區丰又、该複數個第二十八分支區段、該第十四區段、該複數個 第二十七分支區段、該複數個第三十二分支區段、該第十六區 心、该複數個第三十-分支區段、以及該複數個第二十分支區 心係構成該第-f容與該第二電容制之該第二電極的一部 份。 ‘ 6.如申凊專利範圍第2項所述之半導體電容結構,其中該第十區 段、該複數個第十九分支區段、該複數個第二切分支區段、 該第十四區段、該複數個第二十七分支區段'以及該複數個第 三十二分支區段係構成該第二電容之該第一電極的一部份;並 且該第十二區段、該複數個第二十三分支區段、該複數個第二 47 200917460 十八分支區段、該第十六區段、該複數個第三十—分支區尸、 以及該複數個第二十分支區段係構成該第一電容之該第一電極 的一部份;以及該第九區段、該複數個第十七分支區段、該複 數個第十八分支區段、該第十三區段、該複數個第二十五分支 區段、該複數個第二十六分支區段、該第十一區段、該複數個 第二十一分支區段、該複數個第二十二分支區段、該第十五區 段、該複數個第二十九分支區段、以及該複數個第三十分支區 段係構成該第一電容與該第二電容共同之該第二電極的一部 份。 7.如申請專利範圍第2項所述之半導體電容結構,其中該複數個 第十七分支區段、該複數個第十九分支區段、該複數個第二十 一分支區段、該複數個第二十三分支區段、該複數個第二十五 分支區段、該複數個第二十七分支區段、該複數個第二十九分 支區段、以及該複數個第三十-分支區段所構成之形狀包含有 一圓形或具有偶數邊之多邊形;以及該複數個軒八分支區 段、該複數個第二十分支H段、該複數個第二十二分支區段、 該複數個第二十四分支區段、該複數個第二十六分支區卜气 複數個第二十八分支區段、該魏個第三十分技段二舰 複數個第三十二分支區段所構成之形狀包含有 數邊之多邊形。 一圓形或具有偶 8. 如申請專娜圍第2項所述之半物電容結構 ’其中該第十區 48 200917460 • 段舆該料六區段之間以及該第十二區段與該第十四區段之間 均具有帛—夹角’而該第十區段與該第十二區段之間以及該 第十:區段與該第十六區段之間均具有一第二夹角,以及該第 電二與。亥第—電容之間的—電容值比值係正比於該第一央角 與該第二爽角之間的一角度值比值。 9.如申請專利範圍第2項所述之铸體電容結構,其中該第十區 f、該第十二區段、該第十四區段、以及該第十六區段係彼此 耦接。 lam侧Λ1撕料_轉,其找複數個 ”區&該複數個第二分支11段、該複數㈣五分支區 =複:分支區段、該複數個第九分支區段、該複數 ::十::支區段、該複數個第十三分支區段、以及該複數個 =十五分支區段所構成之形狀包含有—圓形或具有偶數邊之多 ί==Γ分支區段,數個第四分支區段、 Μ復數個第/、刀支£#又、該複數 十分支區段、該複數個第十二77咏、顧數個第 區段、以及該複數個第十六又、該魏個第十四分支 形或具有偶數邊之多邊形。、刀支區段所構成之形狀包含有一圓 η·如申請專利細釣項所述之半導 段與該第八區段之間以及該第 、'α冓’八中該第二區 作四區段與該第六區段之間均具有 49 200917460 一第一夾角,而該第二區段與該第四區段之間以及該第六區段 與該第八區段之間均具有一第二夾角,以及該第一電容與該第 二電容之間的一電容值比值係正比於該第一夾角與該第二夹角 之間的一角度值比值。 12. 如申請專利範圍第1項所述之半導體電容結構,其中該第二區 段、該第四區段、該第六區段、以及該第八區段係彼此耦接。 13, 一種由一第一電容與一第二電容所組成的半導體電容結構,其 包含有: 一第一金屬層,其包含有: 複數個相互平行之第一分支區段(branchsecti〇n); 複數個相互平行之第二分支區段; 一第一區段,耦接於該複數個第一分支區段與該複數 個第二分支區段; 複數個相互平行之第三分支區段; 複數個相互平行之第四分支區段,其中該複數個第二 分支區段及該複數個第三分支區段係平行又合, 以及該複數個第一分支區段及該複數個第四分支 區段係平行又合; 一第二區段,耦接於該複數個第三分支區段與該複數 個第四分支區段,並且該第二區段具有—第一夾 角; 50 200917460 複數個相料行之第五分支區段; 複數個相互平行之第六分支區段; -弟三區段’輪於該複數個第五分支 個第六分支區段; 複數個相互平行之第七分支區段; 複數個相互平行之第八_段,射該複數個第六 分支區段及該複數個第七分支區段係平行又合, 、及/複數個第五分支區段及該複數個第八分支 區段係平行又合; 第四區段,耦接於該複數個第七分支區段與該複數 個第八分支區段,並且該第四區段具有一第二炎 複數個相互平行之第九分支區段; 複數個相互平行之第十分支區段; 一第五區段,_於該複數個第九分支區段與該複數 個第十分支區段; 複數個相互平行之第十一分支區段; 複數個相互平行之訂二分支區段,其㈣複數個第 十分支區段及該複數個第十—分支區段係平行叉 合’以及該複數個第九分支區段及該複數個第十 一分支區段係平行叉合; -第六區段’ _於該紐個第十三分支區段與該複 數個第十四分支區段,並且該第六區段具有一第 51 200917460 三夾角; 複數個相互平行之料三分支區段; 複數個相互平行之料四分支區段; -第七區段’減於該複數㈣十三分核段 數個第十四分支區段; 稷 複數個相互平行之第十五分支區段; 複數個相互平行之第十六分技段,射該複數個第 十四分支區段及該複數個第十五分支區段係平行 叉合’以及該複數個第十三分支區段及該複數個 第十六分支區段係平行又合;以及 一第八區段,耦接於該複數個第十五分支區段與該複 數個第十六分支區段,並且該第八區段具有一第 四夾角; 其中該第一區段、該第一分支區段、該第二分支區段、 該第五區段、該第九分支區段、以及該第十分支 區段係構成該第一電容之一第一電極的一部份, 並且該第二區段,該複數個第三分支區段、該複 數個第四分支區段、該第六區段、該複數個第十 一分支區段、以及該複數個第十二分支區段係構 成該第一電容之一第二電極的一部份;以及該第 三區段、該第五分支區段、該第六分支區段、該 第七區段、該第十二分支區段、以及該第十四分 支區段係構成該第二電容之一第一電極的一部 52 200917460 份’並且該第四區段,該複數個第七分支區段、 趣數個第八分支區段、該第八區段、該複數個 第十五分支區段、以及該複數個第十六分支區段 係構成該第二電容之一第二電極的一部份。 Η·如中請專利範圍第16項所述之半導體電容結構,其另包含有: 一第二金屬層,其包含有: 複數個相互平行之第十七分支區段; 複數個相互平行之第十八分支區段;以及 一第九區段,耦接於該複數個第十七分支區段與該複 數個第十八分支區段; 複數個相互平行之第十九分支區段; 複數個相互平行之第二十分支區段,其中該複數個第 十八分支區段及該複數個第十九分支區段係平行 叉合’以及該複數個第十七分支區段及該複數個 第一十分支區段係平行叉合; 一第十區段,耦接於該複數個第十九分支區段與該複 數個第二十分支區段,並且該第十區段具有該第 一夾角; 複數個相互平行之第二十一分支區段; 複數個相互平行之第二十二分支區段; 一第十一區段,轉接於該複數個第二十一分支區段與 該複數個第二十二分支區段; 53 200917460 複數個相互平行之第二十三分支區段; 複數個相互平行之第二十四分支區段,其中該複數個 第一十二分支區段及該複數個第二十三分支區段 係平行叉合,以及該複數個第二十一分支區段及 該複數個第二十四分支區段係平行叉合; 一第十二區段,輕接於該複數個第二十三分支區段與 該複數個第二十四分支區段,並且該第十二區段 具有該第二夾角; 複數個相互平行之第二十五分支區段; 複數個相互平行之第二十六分支區段; 第十二Q ^又,耗接於遠複數個第二十五分支區段盘 該複數個第二十六分支區段; 複數個相互平行之第二十七分支區段; 複數個相互平行之第二十八分支區段,其中該複數個 第二十六分支區段及該複數個第二十七分支區段 係平行叉合’以及該複數個第二十五分支區段及 邊複數個第二十八分支區段係平行叉合; 一第十四區段,耦接於該複數個第二十七分支區段與 該複數個第二十八分支區段,並且該第十四區段 具有該第三夾角; 複數個相互平行之第二十九分支區段; 複數個相互平行之第三十分支區段; 一第十五區段’耦接於該複數個第二十九分支區段與 54 200917460 該複數個第三十分支區段; 複數個相互平行之第三十一分支區段; 複數個相互平行之第三十二分支區段,其中該複數個 第三十分支區段及該複數個第三十一分支區段係 平行又合,以及該複數個第二十九分支區段及該 複數個第三十二分支區段係平行叉合;以及 一第十六區段,耦接於該複數個第三十一分支區段與 該複數個第三十二分支區段,並且該第十六區段 具有該第四夾角;以及 一介電層’形成於該第一金屬層與該第二金屬層之間; 其中該第九區段、該複數個第十七分支區段、該複數個第 十八分支區段、該第十三區段、該複數個第二十五分 支區段、以及該複數個第二十六分支區段係分別與該 第一區段、該第一分支區段、該第二分支區段、該第 五區段、該第九分支區段、以及該第十分支區段相互 重合,並且該第十區段、該複數個第十九分支區段、 該複數個第二十分支區段、該第十四區段、該複數個 弟二十七分支區段、以及該複數個第二十八分支區段 係分別與該第二區段,該複數個第三分支區段、該複 數個第四分支區段、該第六區段、該複數個第十一分 支區段'以及該複數個第十二分支區段相立重合;以 及該第十一區段、該複數個第二十—分支區段、該複 數個第二十二分支區段、該第十五區段、該複數個第 55 200917460 二十九分支區段、以及該複數個第三十分支區段係分 別與該第三區段、該第五分支區段、該第六分支區段、 該第七區段、該第十三分支區段、以及該第十四分支 區段相互重合,並且該第十二區段、該複數個第二十 三分支區段、該複數個第二十四分支區段、該第十六 區段、該複數個第三十一分支區段、以及該複數個第 三十二分支區段係分別與該第四區段,該複數個第七 分支區段、該複數個第八分支區段、該第八區段、該 複數個第十五分支區段、以及該複數個第十六分支區 段相互重合。 15.如申請專利範圍第Π項所述之半導體電容結構,其中該第九 區段、該複數個第十七分支區段、該複數個第十八分支區段、 該第十二區段、該複數個第二十五分支區段、以及該複數個第 二十六分支區段係構成該第一電容之該第一電極的一部份,並 且該第十區段,該複數個第十九分支區段、該複數個第二十分 支區段、該第十四區段、該複數個第二十七分支區段、以及該 複數個第二十八分支區段係構成該第一電容之該第二電極的一 4伤,以及該第十一區段、該被數個第二十—分支區段、該複 數個第二十二分支區段、該第十五區段、該複數個第二十九分 支區段、以及該複數個第三十分支區段係構成該第二電容之該 第一電極的一部份,並且該第十二區段、該複數個第二十三分 支區段、該複數個第二十四分支區段、該第十六區段、該複數 56 200917460 = ===_三十二分支_構成 16.如申請專利範圍第17項所述之半導體電容結構,其中該第九 區段、該複數個第十七分支區段、該複數個第十八分支區段、 該第十二區段1複數個第二十五分支區段、以及該複數個第 二十六分支區段係構成該第—電容之該第二電極的—部份,並 且該第十區段,該複數個第十九分支區段、該複數個第二十分 支區段、該第十四區段、該複數個第二十七分支區段、以及該 複數個第二十八分支區段係構成該第一電容之該第一電極的一 部份;以及該第十-區段、該複數個第二十—分支區段、該複 數個第二十二分支區段、該第十五區段、該複數個第二十九分 支區段、以及該複數個第三十分支區段係構成該第二電容之該 第'一電極的一部伤,並且該第十二區段、該複數個第二十三分 支區段、遠衩數個第二十四分支區段、該第十六區段、該複數 個第三十一分支區段、以及該複數個第三十二分支區段係構成 該第二電容之該第一電極的一部份。 17.如申請專利範圍第17項所述之半導體電容結構,其中該複數 個第十七分支區段、該複數個第十九分支區段、該複數個第二 十一分支區段、該複數個第二十三分支區段、該複數個第二十 五分支區段、該複數個第二十七分支區段、該複數個第二十九 分支區段、以及該複數個第三十一分支區段所構成之形狀包含 57 200917460 有一圓形或具有偶數邊之多邊形;以及該複數個第十八分支區 段、該複數個第二十分支區段、該複數個第二十二分支區段、 該複數個第二十四分支區段、該複數個第二十六分支區段、該 複數個第二十八分支區段、該複數個第三十分支區段、以及該 複數個第三十二分支區段所構成之形狀包含有一圓形或具有偶 數邊之多邊形。 18.如申請專利範圍第π項所述之半導體電容結構,其中該第一 夾角係與該第三夾角相等,並且該第二夾角係與該第四夾角相 等,以及該第一電容與該第二電容之間的一電容值比值係正比 於该第一夾角與該第二夾角之間的一角度值比值。 如申請專利範圍第16項所述之半導體電容結構,其中該複數 個第分支區段、該複數個第三分支區段、該複數個第五分支 區&、棘數個第七分支區段、該複數個第九分支區段、該複 數個第十_分支區段、該複數個第十三分支區段、以及該複數 個第十五分支區段戶稀成之形狀包含有一圓形或具有偶數邊之 多邊形;以及該複數個第二分支區段、該複數個第四分支區段、 3亥複數個第六分支區段、該數彳gj笛、^ + γ π 双致個弟八分支區段、該複數個第 十分支區段、該複數個第十-分^ 刀克£段、該複數個第十四分支 區段、以及該複數個第十六分Φ F1 刀文區丰又所構成之形狀包含有一圓 形或具有偶數邊之多邊形。 58 200917460
    複數個相互平行之第—分支區段,其係構成該第—電容之— 第一電極的一部份;
    互平行 複數個相互平仃之第二分支區段,其係構成該第—電容之該 之電容 複數個相互平行之第四分支隨,其係_概個相互平行 之第一分支區段相互叉合,以形成該第—電容之電容 效應的一部份; 複數個相互平行之第五分纽段,其係構成該第二電容之一 第一電極的一部份; 複數個相互平行之第六分纽段,其係構成該第二電容之該 第一電極的一部份; 複數個相互平行之第七分支區段,其係與該複數個相互平行 之第六分支區段相互叉合,以形成該第二電容之電容 效應的一部份; 複數個相互平行之第八分支區段,其係與該複數個相互平行 之第五分支區段相互叉合’以形成該第二電容之電容 效應的一部份; 59 200917460 ’其係構成該第一電容之該 其係構成該第一電容之該 複數個相互平行之第九分支區段 第一電極的一部份; 複數個相互平行之第十分支區段 弟一電極的一部份; 複數個相科行之第十—分支區段,其係與該複數個相互平 订之第十分支區段相互又合,以形成該第一電容之電 容效應的一部份; 複數個相互平仃之帛十二分支隨,其倾該複數個相互平 仃之第九分支區段相互叉合,以形成該第一電容之電 容效應的一部份; 複數個相互平行之軒三分支區段,其係構賴第二電容之 該第一電極的一部份; 複數個相互平行之第十四分支區段’其係構成該第二電容之 該第一電極的一部份; 、复數個相互平行之第十五分支區段,其係與該複數個相互平 行之第十四分支區段相互叉合,以形成該第二電容之 電容效應的一部份;以及 、复數個相互平行之第十六分支區段,其係與該複數個相互平 行之第十三分支區段相互叉合,以形成該第二電容之 電容效應的一部份; 其中,該複數個第一分支區段、該複數個第二分支區段、該 複數個第二分支區段、該複數個第四分支區段、該複 數個第五分支區段、該複數個第六分支區段、該複數 60 200917460 第七刀支m賴數個第八分支區段、該複數個 刀支m 4複數個第十分支區段、該複數個第 —分支區段、賴數鱗十二分支區段 、該複數個 個笛二支區&、顧軸料四分支區段、該複數 十五分支d段、额數㈣十六分支區段係沿著 複數個相互平行之_麵線設置。 -第二H圍第2G項所述之半導體電容結構,其亦形成於 中之部份係勺日人古其中Γ導體電容結構形成於該第二金屬層 該複數“二成於該第一金層層中之 :了 該複數個第二分支區段、該複數個第 細,辑姓恤、 數個第九分支區段、該複數個第十分支區段、 個第十-八去「为支區段、該複數個第十二分支區段、該複數 五八支數轉十四分支區段、該魏個第十 五刀支W又、該複數個第十六分支區段的複製版。 攻如申料糊請㈣撕叙轉财 雜電容結構形成於該第二金顧t之該複製版,係=二二 =戦:該第,層中之該複數個第-分 刀支α 1複數個第五分支區段、該複數個第六分支區段、 61 200917460 該複數個第七分支區段、該複數個第八分支區段、該複數個第 九分支區段、該複數個第十分支區段、該複數個第十-分支區 段、該複數個第十二分支區段、該複數㈣十三分支區段、該 複數個第十四分支區段1複數個第十五分支區段、該複數個 第十六分支區段相互重合對齊。 23. 如申專利範圍第21項所述之半導體電容結構,其中該半導 體電容結構形該第二金屬層中之該複製版,係與該半導體 電容結構形成於該第-金屬層中之該複數個第一分支區段、該 複數個第二分支區段、該複數個第三分支區段、該複數個第四 分支區段、该複數個第五分支區段、該複數個第六分支區段、 該複數個第七分支區段、該複數㈣八分支區段、該複數個第 九分支區段、該複數個第十分支區段、該複數個第十一分支區 段、該複數個第十二分支區段、該複數個第十三分支區段、該 複數個第十四分支區段、該複數轉十五分支區段、該複數個 第十六分支區段旋轉45度之後相互重合對齊。 24. 如申凊專利範圍帛2〇項所述之半導體電容結構,其於該第一 金屬層中另包含有: 一第一區段,耦接於該複數個第一分支區段及該複數個第二 刀支區段’係構成該第一電容之該第一電極的一部份; 一第三區段,耦接於該複數個第五分支區段及該複數個第六 分支區段’係構成該第二電容之該第一電極的一部份, 62 200917460 第五7區段,_於該複數個第九分支區段及該複數個第十 刀支區|又’係構成該第—電容之該第一電極的一部 份;以及 第七區段,_於該複數個料三分支區段及該複數個第 十四刀支區段’係構成該第二電容之該第一電極的一 部份。 25^利範㈣Μ項所述之半導體電容結構,其於該第-金屬層中另包含有: 一第二區段’ _於該複數個第三分支區段及該複數個第八 分支區段; 一第四區段,_於該複數轉七分纽段及該複數個第十 二分支區段; 第,、區&’输於賴數個第十—分支區段及職數個第 十六分支區段;以及 —第八區段’耦接於減數個料五分纽段賤複數個第 四分支區段; 其中,該第二區段、該第四區段、該第六區段、該第八區段 係相互麵接於同-位置,該第二區段、該第四區段、 該第六區段、該第八區段、該第三分支區段、該第四 分支區段、該第七分支區段、該第八分支區段、該第 十-分支區段、該第十二分支區段、該第十五分支區 4又4第十六分支區段係構成該第—電容及該第二電 63 200917460 谷之一共同電極的一部份。 26. 。如申明專利範圍第25項所述之半導體電容結構,其中該第二 區=及。亥第八區段係沿著一第一軸線設置,該第四區段及該第 八區&係/。著—第二赠設置’該第—轴線與該第二袖線係形 成第夾角及一第二夾角,該第一電容與該第二電容之電容 值比值係實質上等於該第一夾角與該第二夾角之角度值比值。 27. 如申請專利範®第2G項所述之半導體電容結構,其於該第一 金屬層中另包含有: 一第一子區段,耦接於該複數個第三分支區段; 一第二子區段,耦接於該複數個第八分支區段; 一第三子區段,耦接於該複數個第七分支區段; 一第四子區段,耦接於該複數個第十二分支區段; 一第五子區段,耦接於該複數個第十一分支區段; 一第六子區段,耦接於該複數個第十六分支區段; 一第七子區段,耦接於該複數個第十五分支區段;以及 一第八子區段’耦接於該複數個第四分支區段; 其中,該第八子區段係耦接於該第一子區段,該第二子區段 係耦接於該第三子區段,該第四子區段係耦接於該第 五子區段,該第六子區段係耦接於該第七子區段,該 第一子區段、該第四子區段、該第五子區段、該第八 子區段、§亥苐三分支區段、該第四分支區段、該第十 64 200917460 一分支區段、該第十二分支區段係構成該第一電容之 一第二電極的一部份’該第二子區段、該第三子區段、 S亥第六子區段、該第七子區段、該第七分支區段、該 第八分支區段、該第十五分支區段、該第十六分支區 丰又係構成δ亥第一電容之一第二電極的一部份。 申μ專利範圍弟20項所述之半導體雷玄^士错,甘丄 個封㈣“ &〈千賴^結構,其中該複數 線。十閉輪祕係為複數個_輪廓線錢數個正多邊形輪廊
    65
TW096137824A 2007-10-09 2007-10-09 Semiconductor capacitor structure and layout pattern thereof TWI379404B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW096137824A TWI379404B (en) 2007-10-09 2007-10-09 Semiconductor capacitor structure and layout pattern thereof
US12/248,034 US8116063B2 (en) 2007-10-09 2008-10-08 Semiconductor capacitor structure and layout pattern thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096137824A TWI379404B (en) 2007-10-09 2007-10-09 Semiconductor capacitor structure and layout pattern thereof

Publications (2)

Publication Number Publication Date
TW200917460A true TW200917460A (en) 2009-04-16
TWI379404B TWI379404B (en) 2012-12-11

Family

ID=40523037

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096137824A TWI379404B (en) 2007-10-09 2007-10-09 Semiconductor capacitor structure and layout pattern thereof

Country Status (2)

Country Link
US (1) US8116063B2 (zh)
TW (1) TWI379404B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11489039B2 (en) 2020-05-11 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8537523B1 (en) 2009-02-11 2013-09-17 Altera Corporation Method and apparatus for implementing a metal capacitor with L-shaped fingers
US8228661B2 (en) * 2009-08-10 2012-07-24 Kojima Press Industry Co., Ltd. Film capacitor and method of producing the same
US9209238B2 (en) * 2012-06-19 2015-12-08 Maxlinear, Inc. Method and system for improved matching for on-chip capacitors
TWI448222B (zh) * 2012-07-19 2014-08-01 Hon Hai Prec Ind Co Ltd 電容及具有該電容的多層電路板
US9059305B2 (en) 2013-03-04 2015-06-16 International Business Machines Corporation Planar qubits having increased coherence times
US9576735B2 (en) 2014-06-06 2017-02-21 Globalfoundries Inc. Vertical capacitors with spaced conductive lines
WO2015191641A1 (en) 2014-06-10 2015-12-17 Smart Hybrid Systems Incorporated High energy density capacitor with micrometer structures and nanometer components
US10409426B2 (en) * 2015-04-14 2019-09-10 Ford Global Technologies, Llc Motion based capacitive sensor system
US10312026B2 (en) * 2015-06-09 2019-06-04 Smart Hybird Systems Incorporated High energy density capacitor with high aspect micrometer structures and a giant colossal dielectric material
US20190371725A1 (en) * 2018-06-01 2019-12-05 Qualcomm Incorporated On-chip differential metal-oxide-metal/metal-insulator-metal capacitor with improved circuit isolation
TWI675478B (zh) 2018-10-30 2019-10-21 力晶積成電子製造股份有限公司 金屬-氧化物-金屬電容結構

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6625006B1 (en) 2000-09-05 2003-09-23 Marvell International, Ltd. Fringing capacitor structure
US6974744B1 (en) 2000-09-05 2005-12-13 Marvell International Ltd. Fringing capacitor structure
CA2395900A1 (en) 2002-08-12 2004-02-12 Christopher Andrew Devries Matched vertical capacitors
TWI222089B (en) 2003-02-25 2004-10-11 Taiwan Semiconductor Mfg Multilevel interdigitated metal capacitor structure
US6819542B2 (en) 2003-03-04 2004-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitor structure for an integrated circuit
TWI249224B (en) 2004-08-17 2006-02-11 United Microelectronics Corp Structure of a capacitor
TWI258865B (en) 2005-03-29 2006-07-21 Realtek Semiconductor Corp Longitudinal plate capacitor structure
TWI296852B (en) * 2005-12-07 2008-05-11 Winbond Electronics Corp Interdigitized capacitor
KR100794521B1 (ko) 2005-12-17 2008-01-16 삼성전자주식회사 커패시터 어레이
US7485912B2 (en) 2006-03-28 2009-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Flexible metal-oxide-metal capacitor design
TWI299206B (en) 2006-06-16 2008-07-21 Realtek Semiconductor Corp X-shaped semiconductor capacitor structure
US8330251B2 (en) * 2006-06-26 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure for reducing mismatch effects
US8133792B2 (en) * 2006-07-04 2012-03-13 United Microelectronics Corp. Method for reducing capacitance variation between capacitors
US7545022B2 (en) * 2006-11-01 2009-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor pairs with improved mismatch performance
TWI326495B (en) * 2006-12-29 2010-06-21 Ind Tech Res Inst Common centroid symmetry capacitor
TWI382522B (zh) 2007-03-26 2013-01-11 Realtek Semiconductor Corp 半導體電容結構及其佈局圖案

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11489039B2 (en) 2020-05-11 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US12009388B2 (en) 2020-05-11 2024-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
TWI379404B (en) 2012-12-11
US20090091875A1 (en) 2009-04-09
US8116063B2 (en) 2012-02-14

Similar Documents

Publication Publication Date Title
TW200917460A (en) Semiconductor capacitor structure and layout pattern thereof
US6633087B2 (en) Low-capacitance bonding pad for semiconductor device
TW201113777A (en) Touch panel
CN101127363A (zh) 一种改进表面平坦度的方法
TW201025374A (en) Integrated capacitor with alternating layered segments
TW200845061A (en) Inductor structure
TW200814109A (en) Multilayer capacitor
TWM472245U (zh) 觸控面板
TWI382522B (zh) 半導體電容結構及其佈局圖案
US20050104158A1 (en) Compact, high q inductor for integrated circuit
US11257615B2 (en) Coil component
JP2002533948A (ja) 連続上部電極を有する整合キャパシタアレイのための改良したレイアウト技術
JPH01120858A (ja) 集積回路装置
TWM578417U (zh) 觸控面板
US9230913B1 (en) Metallization layers configured for reduced parasitic capacitance
TWI308821B (en) Multi-terminal capacitor
CN107924916B (zh) 具有横向通量电容器的集成电路
JP6992458B2 (ja) コイル部品
TWI591833B (zh) 堆疊式電容結構
JP2005223468A (ja) 準平面型マイクロ波伝送線路
JP2004214692A (ja) 半導体集積回路装置ならびにd/a変換装置およびa/d変換装置
JP3081308B2 (ja) インダクタンス素子およびその製法
JPS5851527A (ja) 半導体装置
CN101436593B (zh) 半导体电容结构及其布局
TW202412326A (zh) 金屬氧化物金屬電容結構及其半導體裝置