TW200913271A - Method for manufacturing pixel structure - Google Patents

Method for manufacturing pixel structure Download PDF

Info

Publication number
TW200913271A
TW200913271A TW096133816A TW96133816A TW200913271A TW 200913271 A TW200913271 A TW 200913271A TW 096133816 A TW096133816 A TW 096133816A TW 96133816 A TW96133816 A TW 96133816A TW 200913271 A TW200913271 A TW 200913271A
Authority
TW
Taiwan
Prior art keywords
layer
forming
mask
photoresist
gate
Prior art date
Application number
TW096133816A
Other languages
English (en)
Other versions
TWI466298B (zh
Inventor
Shiun-Chang Jan
Chih-Chun Yang
Ming-Yuan Huang
Han-Tu Lin
Chih-Hung Shih
Ta-Wen Liao
Chia-Chi Tsai
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW096133816A priority Critical patent/TWI466298B/zh
Priority to US12/121,777 priority patent/US20090068777A1/en
Publication of TW200913271A publication Critical patent/TW200913271A/zh
Application granted granted Critical
Publication of TWI466298B publication Critical patent/TWI466298B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

200913271 Αυυουνυ4〇 ^2856twf.doc/p 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種晝素結構的製作方法,且特別是 有關於一種使用雷射剝離製程(laser ablati〇I1 process)來製 作保護層之晝素結構的製作方法。 【先前技術】 顯示器為人與資訊的溝通界面,目前以平面顯示器為 1 主要發展之趨勢。平面顯示器主要有以下幾種:有機電激 發光顯示器(organic electroluminescence display)、電漿顯示 器(plasma display panel)以及薄膜電晶體液晶顯示器等 (thin film transistor liquid crystal display)。其中,又以薄膜 電晶體液晶顯示器的應用最為廣泛。一般而言,薄膜電晶 體液晶顯示器主要由薄膜電晶體陣列基板(thin fllm transistor army substrate)、彩色濾光陣列基板(col〇r fllter substrate)和液晶層(liquid crystal layer)所構成。其中,薄膜 電晶體陣列基板包括多條掃描線(scan lines)、多條資料線 j (data lines)以及多個陣列排列的晝素結構(pixei unjt),且各 個晝素結構分別與對應之掃描線及資料線電性連接。 圖1A〜圖1G為習知晝素結構之製造流程圖。首先, 請參照圖1A,提供一基板1〇,並藉由第一道光罩製程於 基板10上形成一閘極20。接著,請參照圖1B,在基板1〇 上形成一閘極絕緣層30以覆蓋住閘極2〇。然後,請參照 圖1C,藉由第二道光罩製程於閘極絕緣層3〇上形成—位 於閘極20上方之通道層40。一般而言’通道層4〇之材質 200913271 AU0609046 22856twf.doc/p 為非晶矽(amorphous silicon)。之後,請參照圖m,藉由 第三道光罩製程於通道層40的部分區域以及閘極絕^層 30的部分區域上形成一源極50以及—汲極6〇。由圖 可知’源極50與汲極60分別由通道層4〇的兩側延伸至閘 極絕緣層30上,並將通道層40的部分區域暴露。接著, 清茶照圖1E,於基板10上形成-保護層%以覆蓋閘 層30二通道層40、源極50以及没極6〇。然後,請參照圖
1F ’藉由第四道光罩製程將保護層7G圖案化,以於保護 層中形成一接觸孔H。由圖1F可知,保護層7〇中的的 接觸孔Η會將没極6 〇的部分區暴露。之後,請參照圖i g, 错由第四道光罩製程於保護層7G上形成__晝素電極8〇, 由圖1G可知’晝素電極80會透過接觸孔H與汲極6〇電 ^連接。在晝素電極8G製作完叙後,便完成了晝素結構 90的製作。 承上述’習知的晝素結構90主要是藉由五道光罩製程 二進行衣作,換5之’畫素結構90需採用五個具有不同圖 案^光罩(mask)來進行製作。由於光罩的造價十分昂貴, 士每道光罩1¾皆須使用到具有不同圖案之光罩,因此, 右無法縮減光罩製程的數目’晝素結構% 造成本將無 法降攸。 此外k著溥膜電晶體液晶顯示面板的尺寸日益增 加,用來製作薄膜電晶體陣列基板的光罩尺寸亦會隨之增 加,而大尺寸的光罩在造價上將更為昂貴,使得畫素結構 9〇的製造成本無法有效地降低。 200913271 AUQ609046 22856twf.doc/p 【發明内容】 本發月關於帛晝素結構的製作方法,其適於降低製 作成本。 . 為具體描述本發明之时,在此提出-齡素結構的 t作方法,其先提供—基板,並形成—閘極於基板上。接 者,、形成=閘介電層於基板上,以覆蓋閑極。繼之,同時 v成通道層源'極以及—;及極於問極上方的閉介電詹 〇 上,其中源極與汲極配置於通道層的部分區域,且閘極、 =於及極構成—薄膜電晶體。接著,形成-f二f㈣” %層與薄膜電晶體上。然後,使用-雷射經 =遮:照射保護層,以使得保護層暴露出沒極。接 :之^ 電極於閘介電層上,且晝素電極連接至暴 法,明之晝素結構製作方法中,上述形成問極的方 著,再圖例如先形成一第一金屬層於基板上。接 θ ^弟金屬層,以形成閘極。在另一實施例中, 〇 =成:極的方法例如先形成一第—金屬層於4二 出部二遮罩於第—金屬層上方’且第二遮罩暴露 第二严=金屬層。然後,使用雷射經由第二遮罩照射 走毒層,以移除第二遮罩所暴露的部分第一金屬層。 ^本發明之晝素結構製作方法巾,同_成該^道 &八^源細及贿極的方法例如為先形成-半導體層於 r2上’接著’形成一第二金屬層於半導體層上。繼 夕成光阻層於閘極上方的第二金屬層上,其中光阻 200913271 AU0609046 22856twf.doc/p =77為第-光阻區塊與位於第— T光阻區塊的厚度小於第二光阻區塊^ 一钱刻製程。然後,減少光阻層 =弟 塊被完全移除。最後,以剩餘 2 光阻區 二金屬層進行-第二_1,之仏光阻區塊為罩幕對第 Ο 半導體層構成通道層。在其他實施列中 極與汲極的製作方法更包括先在形 體中 -侧製程與第二崎程+=:第::,經由第 外的歐姆接觸層。上述之、ώ 、心; 光阻區塊之 一灰化㈣ng)製^叙#雜料度的枝包括進行 在本發明之晝素結構製作 法,在一實施例中例如是在移中素電極的方 著,再圖案化 1電膜漸^ 方法例如是在移除第—遮罩所么^]^形成晝素電極的 r導電層於保護層以及_^體2:層=#形 弟三遮罩於導電層上方,且 再耠1、一 層。然後,再使”射經由第三部分的導電 遮罩所暴露的部分導電> 二、/射¥電層,以移除 是在移除第-遮罩所暴露的部以; i; 接者开導電層以覆蓋保護層、沒極以及光= 200913271 22856twf.d〇c/p AU0609046 層。然後,移除轨層叹組層上 上述之形成導電層的太、^电層奸破移除。 層或-銦鋅氧化^層方法包括猎由雜形成—銦锡氧化物 在本發明之畫素結構製作方 射能量例如是介於τ/ 2、醫^層的雷 ^ Ε , 丨、川至500 mJ/cm2之間。另外,带 波長例如是纽10〇nmS4〇〇nm之間。 田射的 m 1雷_除的方式來製作保護層,並且使得 = 源極與錄同時製作完成,目此相較於習知之畫 素結構製作方法’可以簡化製程步雜減少光罩的製作二 本。此外作賴層時,雷射·所使用的遮罩較習 知之光罩簡易,故此雷射剝離製程步驟中所使用之遮罩的 造價較為低廉。 為讓本發明之上述特徵和優點能更明顯易懂,下文特 舉較佳實施例,並配合所附圖式,作詳細說明如下。 【實施方式】 圖2A〜圖2G為本發明之一種晝素結構的製作方法之 不意圖。請參照圖2A,首先提供一基板200,基板200之 材質例如為玻璃、塑膠等硬質或軟質材料。接著,形成— 閘極212於基板200上。在本實施例中,可先形成一第— 金屬層210 (繪示於圖3A)於基板200上,之後再將第— 金屬層210圖案化’以形成閘極212。此外,第一金屬層 21〇例如是藉由藏鑛(sputtering)、蒸鐘(evaporation)或是其 他薄膜沈積技術所形成,而第一金屬層210的圖案化例如 是藉由藉由微影蝕刻製程來進行。 200913271 AU0609046 22856twf.d〇c/p 接著,請參照圖2B,於基板2〇〇上形成一覆蓋閘極 212的閘介電層22〇 ’其中閘介電層22〇例如是藉由化學氣 相沈積法(chemical vapor deposition,CVD)或其他合適 的溥膜沈積技術所形成,而閘介電層22〇之材質例如是氧 化矽、氮化矽或氮氧化矽等介電材料。接著,於閘介電層 220上依序形成一半導體層23〇以及一第二金屬層24〇。在 本實施例中半導體層23〇之材質例如是非晶矽 f) (am〇=h〇US Sincon)或其他半導體材料,而第二金屬層240 之材質例如為例如為鋁(A1)、鉬(M〇)、鈦(Ti)、鈥(Nd)、上 述之氮化物如氮化鉬(MoN)、氮化鈦(TiN)、其疊層、上述 之合金或是其他導電材料。 接著請參考圖2C,在形成第二金屬層24〇之後,於 閑接212上方的第二金屬層24〇上形成一光阻層謂。如 圖所不,光阻層250可分為一第一光阻區塊25〇&與位 於第一光阻區塊250a兩側的第二光阻區塊25〇b,且第一 且區塊250a的厚度小於第二光阻區塊25〇b的厚度。接 考’以光阻層250為罩幕對第二金屬層240與半導體層230 進行一第一蝕刻製程。 接著,減少光阻層250的厚度,直到第一光阻區塊25〇a 王移除’如圖2D所示。在本實施例中,減少光阻層 厚度的方法例如是採用灰化的方式。請繼續參照圖 笛—’在第一光阻區塊25〇a被完全移除之後,再以剩餘之 -光阻區塊25%為罩幕對第二金屬| 24〇進行一第二钱 X 。之後,再進行一去除剩餘的光阻層25〇的製程。 200913271 ^z.856twf.doc/p 林實施例中’第—_製程、第二_製程例如為進行 -濕式侧’在其他實施射,侧製程也可以是乾式餘 刻。另外二去除光阻層25Q的製程例如是濕式姓刻製程。 請接著參照圖2E,剩餘的第二金屬層24〇 (緣示於圖 ' 2C)構成源極242與汲極244,而半導體層230 (繪示於 圖2C)構成通道層232,其中源極242姐極244配置於 通道層232的部分區域,且閘極212、通道層232、源極 P 242以及汲極244構成一薄膜電晶體260。值得注意的是, 不同1習知’本發明之通道層232、源極242以及汲極244 為同日守形成的,可以減少一道光罩製程,並降低製程的複 ”度另外,上述薄膜電晶體260的通道層232、源極242 ,及極244例如是藉由同一道半調式光罩(half_t〇ne ) f ^調光罩(gray_tonemask)製程所形成。此外,在其他 例中,在形成第二金屬層24〇以及光阻層(繪示 :固2C)之箣,可先在半導體層230的表面形成一歐姆接 (i =層(未繪示),接著,再藉由第一蝕刻製程與第二蝕刻 ; ^程移除部分的歐姆接觸層(未繪示)。舉例而言,吾人 可利用離子摻雜(i〇nd〇ping)的方式於半導體層23〇的表面 形成N型摻雜區,以減少半導體層230與第二金屬層240 之間的接觸阻抗。 #接著請參照圖2F ’形成一保護層270於閘介電層220 與4膜電晶體260上。在本實施例中,保護層27〇之材質 J如為氮化矽或氧化矽,而其形成之方法例如是以物理氣 目沈積法或化學氣相沈積法全面性地沈積在基板200上。 11 200913271 AU0609046 22856twf.doc/p 傳統使用微影及蝕刻製程移除部份保護層270,並^ 汲極244。值得一提的是,在暴露出汲極244的同=== 露出底下半導體層230的側邊,且實務上由於半導發^也暴 的蝕刻速率比汲極244之金屬材質的蝕刻速率快23G 導體層230容易產生侧向凹口,以致於在沉積晝素略、致半 (繪示於圖2G)之後續製程中,容易因為半導體 的側向凹口而使得晝素電極282 ( %示於圖2G)無去盘.、 a o 極244接合,產生汲極244與畫素電極282 (繪示於同 之間斷線的問題。 、圖2G) 本發明經由一雷射剝離製程而使得保護層2 7 〇暴露 汲極244。其中,雷射剝離製程可以如圖2ρ所示, 經由-第-遮罩S1照射保護層27G,以移除部分^護層 27^中,並暴露出没極244。詳言之,經雷射二照射後二 保善層270會吸收雷射L的能量而從薄膜電晶體2⑼表面 剝離(hft-off),留下被第一遮罩S1遮住的保護層27〇, 進而將汲極244上方的部分保護層移除。具體而言,用來 剝離保^層270的雷射L之能量例如是介於1〇°至· mJ/Cm之間。另外’雷射L的波長例如是介於100 nm至 400 nm之間。由於雷射剝離製程不會對汲極244與半導體 ^ 0產生衫響或破壞,因此後續沉積的晝素電極282(緣 不於圖2G) ’連接暴露的汲極244時,汲極⑽與半導體 的側邊依然平缓,不會使晝素電極282 (緣示於圖 2G)產生斷線。 °月繼續麥考圖2G’接著形成一畫素電極282於閘介電 12 200913271 Αυυου^υ^ο zz856twf.doc/p 層j20上’且畫素電極282連接至暴露之汲極244。在本 實施例中,形成晝素電極282的方法例如是在移除第一遮 罩所暴露的部分保護層270之後,形成一導電層28〇 (緣示於圖4A)於保護層270以及汲極244上。接著,再 圖案化導電層28G。由於没極244與半導體層230上的保 ^層270是利用雷射剝離製程形成,畫素電極282連接暴 露的汲極244時不會有斷線的問題。 值知注意的是,上述形成閘極212的方法也可以是利 用雷射剝離製程進行製作。目3A〜圖3C為-種形成閘極 的雷射剝離製程示意圖。請先參照圖3A,形成一第一金屬 層210於基板200上。接著請參照圖3B,提 S2於第-金屬層210上方,且第二彻暴露= f 一金屬層210。然後,使用雷射L經由第二遮罩S2照射 金屬層21G,以移除第二遮罩S2所暴露的部分第一金 3 :最後如圖3C所示’剩餘的第一金屬層21〇構成 「甲]極212。 〇 此外’上述形成晝素電才亟282❸製作方法也可以利用 雷射剝離製程來完成’ 4A〜圖4C為—種形成晝素電極
的雷射剝離製程示意圖。請先參照圖4A S1所暴露的部分保蠖屛270之德,报占道二二弟心罩 吏增2/υ之後,形成—導電層28〇於保 :蔓曰謂以及薄膜電晶體260上。接著如圖4Β所示,提 f 一第三遮罩S3於導電層勘上方,且第三遮罩S3暴露 出部分的導電層28〇。鈇德,技灸听 ^
經由第三遮罩S3 ”博;^ = ‘、竭4C再使用雷射L 、射層280,以移除第三遮罩%所 13 200913271 ^2856twf.doc/p 暴露的部分導電層280。 當然,在其他實施例中,形成畫素電極282的方法還 可以如圖5A〜圖5C所繪示。請先參照圖5A,在移除第一 遮罩S1所暴露的部分保護層27〇之後,形成一光 於保護層270上,其中光阻層25〇,暴露出部分之汲極θ糾。 接者如圖5Β所示’形成-導電層28〇以覆蓋保護声謂、 € ^極2❹及光阻層遣。然後,請參照圖冗,移除光阻 ^ 250以使光阻層25〇,上之導電層28〇 一併被 餘的導電層280即構成晝素電極282。另 b, 電層·的方法例如是藉由濺鍍形成—鋼錫氧化 方’户述之本發明之雷射剝離製i亦可 :式例如是使得雷射光束之自動定位以及調整能= 用,來進行雷射剝除。 里之作 基於上述,本發明同時製作通道声' 因此相較於習知具有減少製程步驟之i點:、並且=, 採用雷射1照射的方式形成保護層,而非用’柄明 此本發明所提出之晝素結構的製;:: 需使====,法’其保護層製程不 製程,能降低光罩之f作成本y A所使狀〶精度光罩 由於製作晝素結構的製程 製程(如光阻塗佈、軟烤、 可^減乂几長的光罩 更烤、曝光、顯影、钱刻、光 200913271 z2856twf.doc/p 阻剝除等)製作晝素結構時所產生缺陷。 、本發明所提出之雷射剝除部份保護層的方法,不 :及極與半‘體層產生影響或破壞,因此後續沉積的+ 極’連接暴露的没極時,不會產生晝素電極斷線的 本發明所提出之雷射剝除部份保護層的方 =於晝素修補中之晝素電極的修補,以在畫素 ς、 中’移除可能殘留的晝素電極(ITOresidue),解決晝^ 》 極之間的短路問題,進而增加生產良率。 、 雖然本發明已以較佳實施例揭露如上’然其並非用以 限定本發明,任何所屬技術領域中具有通常知識者,在不 2離本發明之精神和範_,t可魅狀更動與潤飾, 此本發明之保賴圍當概附之巾料職圍所界定者 -^7 準。 【圖式簡單說明】 圖1A〜圖1G為習知晝素結構之製造流程圖。 =2A〜圖2G為本發明之—種晝素結構的製作方 , 不,¾圖。 ,3A〜圖3C為—種形成閘極的雷射剝離製程示意圖。 意圖:4A圖4C為一種形成晝素電極的雷射剝離製程示 圖。圖5A〜圖5C為另一種形成晝素電極的製作方法示意 【主要元件符號說明】 10、200 :基板 200913271 /\uw〇uyt/HD zz856twf.doc/p 20、212 :閘極 30 :第一介電層 40、232 :通道層 50、242 :源極 60、244 :汲極 70 :第二介電層 80、282 ··晝素電極 90 :晝素結構 210 :第一金屬層 220 :閘介電層 230 :半導體層 240 :第二金屬層 250、250’ :光阻層 250a :第一光阻區塊 250b :第二光阻區塊 260 :薄膜電晶體 270 :保護層 280 :導電層 282 :晝素電極 Η :接觸孔 L :雷射 51 :第一遮罩 52 :第二遮罩 53 :第三遮罩 16

Claims (1)

  1. 200913271 ^2856twf.doc/p 十、申請專利範圍: 1·—種晝素結構的製作方 提供一基板,· 匕括. 形成—閘極於該基板上; 層於該基被上,以覆蓋該閉極; =晶;該閘極、該通道層、該源極以及該 保護Λ’,該保護層暴露出該:::k)照射該 形成一晝素電極於該閘介 暴露之該汲極。 兔層上’且該晝素電極連接至 2. 如申請專利範圍第丨 法,其中形成該閘極的方法包^斤述之晝素結構的製作方 形成一第一金屬層於該基杈上· ,以及 圖案化該第—金屬層’以形成該閘極。 3. 如申請專利範圍第丨項 法,其中形成該閘極的方法包^处之旦社構的製作方 形成一第一金屬層於該基杈上; 提供一第二遮罩於該第一金爲 露出部分之該第-金屬層;以及g H第二遮罩暴 使用雷射經由該第二遮罩照射該第—金屬層,以移除該 17 200913271 22856tw£doc/p AU0609046 一金屬層。 項所述之晝素結構的製作方 、該源極以及該ί及極的方法包 第二遮罩所暴露的部分該第 4.如申請專利範圍第工 法,其中同時形成該通道層 括: S 形成-半導體層於該開介電層上; 升ϋι第二金屬層於該半導體層上; 升:、轨層於該閘極上方的該第二金屬層上,其中該 二阻二可刀為—第—光阻區塊與位於該第一區塊兩側的一 弟二光阻區塊’且該第—光阻區塊的厚度小於該第二光阻 區塊的厚度; 以該光阻層為罩幕對該第二金屬層與該半導體層進行 一第一蝕刻製程; 減·^該光阻層的厚度,直到該第—光阻區塊被完全移 〇 一 ;__剩餘之5亥第二光阻區塊為罩幕對該第二金屬層進行 一1二钱刻製程’以使剩餘的該第二金屬層構成該源極以 及该汲極,而該半導體層構成該通道層。 5盆如申請專利範圍第4項所述之畫素結構的製作方 中开^成。亥通道層、該源極以及該没極的方法更包括: 在形成該半導體層之後,形成一歐姆接觸層於該 層表面:以及 ^由·—_製程與該第二_製程,移除對應於該 弟一九阻區塊之外的該歐姆接觸層。 6·如申請專利範圍第4項所述之晝素結構的製作方 18 200913271 AU0609046 22856twf.doc/p 法,其中減少該光阻層厚度的方法包括進行一灰化(ashing) 製程。 7. 如申請專利範圍第1項所述之晝素結構的製作方 法,其中形成該畫素電極的方法包括: 在移除該第一遮罩所暴露的部分該保護層之後,形成一 導電層於該保護層以及該薄膜電晶體上;以及 圖案化該導電層。 8. 如申請專利範圍第7項所述之晝素結構的製作方 法,其中形成該導電層的方法包括藉由濺鍍形成一銦錫氧 化物層或一鉬1辞氧化物層。 9. 如申請專利範圍第1項所述之晝素結構的製作方 法,其中形成該晝素電極的方法包括: 在移除該第一遮罩所暴露的部分該保護層之後,形成一 導電層於該保護層以及該薄膜電晶體上; 提供一第三遮罩於該導電層上方,且該第三遮罩暴露出 部分的該導電層;以及 使用雷射經由該第三遮罩照射該導電層,以移除該遮罩 所暴露的部分該導電層。 10. 如申請專利範圍第9項所述之晝素結構的製作方 法,其中形成該導電層的方法包括藉由濺鍍形成一銦錫氧 化物層或一銦鋅氧化物層。 11. 如申請專利範圍第1項所述之晝素結構的製作方 法,其中形成該晝素電極的方法包括: 在移除該第一遮罩所暴露的部分該保護層之後,形成一 19 200913271 AU0609046 22856twf.doc/p 光阻層於該保護層上,其中該光阻層暴露出部分之該汲極; 形成一導電層,以覆蓋該保護層、該汲極以及該光阻 層;以及 移除該光阻層,以使該光阻層上之該導電層一併被移 除。 12. 如申請專利範圍第11項所述之晝素結構的製作方 法,其中形成該導電層的方法包括藉由濺鍍形成一銦錫氧 化物層或一铜鋅氧化物層。 13. 如申請專利範圍第1項所述之晝素結構的製作方 法,其中該雷射的能量介於1 〇至500 mJ/cm2之間。 14. 如申請專利範圍第1項所述之晝素結構的製作方 法,其中該雷射的波長介於100 nm至400 nm之間。
    20
TW096133816A 2007-09-11 2007-09-11 畫素結構的製作方法 TWI466298B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW096133816A TWI466298B (zh) 2007-09-11 2007-09-11 畫素結構的製作方法
US12/121,777 US20090068777A1 (en) 2007-09-11 2008-05-15 Method for manufacturing pixel structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096133816A TWI466298B (zh) 2007-09-11 2007-09-11 畫素結構的製作方法

Publications (2)

Publication Number Publication Date
TW200913271A true TW200913271A (en) 2009-03-16
TWI466298B TWI466298B (zh) 2014-12-21

Family

ID=40432291

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096133816A TWI466298B (zh) 2007-09-11 2007-09-11 畫素結構的製作方法

Country Status (2)

Country Link
US (1) US20090068777A1 (zh)
TW (1) TWI466298B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI459450B (zh) * 2011-12-29 2014-11-01 Chunghwa Picture Tubes Ltd 畫素結構

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514618A (en) * 1995-02-23 1996-05-07 Litel Instruments Process for manufacture of flat panel liquid crystal display using direct laser etch
JP3507771B2 (ja) * 2000-07-03 2004-03-15 鹿児島日本電気株式会社 パターン形成方法及び薄膜トランジスタの製造方法
US6897164B2 (en) * 2002-02-14 2005-05-24 3M Innovative Properties Company Aperture masks for circuit fabrication
GB2396244B (en) * 2002-12-09 2006-03-22 Lg Philips Lcd Co Ltd Array substrate having color filter on thin film transistor s tructure for LCD device and method of fabricating the same
KR100916603B1 (ko) * 2002-12-09 2009-09-14 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100904270B1 (ko) * 2002-12-31 2009-06-25 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
TWI242099B (en) * 2003-08-28 2005-10-21 Ind Tech Res Inst Method of manufacturing a TFT array panel for a LCD
KR100556701B1 (ko) * 2003-10-14 2006-03-07 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
CN100565307C (zh) * 2004-02-13 2009-12-02 株式会社半导体能源研究所 半导体器件及其制备方法,液晶电视系统,和el电视系统
KR101074389B1 (ko) * 2004-11-05 2011-10-17 엘지디스플레이 주식회사 박막 식각 방법 및 이를 이용한 액정표시장치의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI459450B (zh) * 2011-12-29 2014-11-01 Chunghwa Picture Tubes Ltd 畫素結構

Also Published As

Publication number Publication date
US20090068777A1 (en) 2009-03-12
TWI466298B (zh) 2014-12-21

Similar Documents

Publication Publication Date Title
TWI232556B (en) Thin film transistor array and its manufacturing method, liquid crystal display apparatus using thin film transistor
TWI317559B (en) Method for manufacturing substrate of a liquid crystal display device
TW201003844A (en) Method for fabricating thin film transistor array substrate
TW526393B (en) Pattern forming method and method of manufacturing thin film transistor
TW586223B (en) Thin film transistor array panel and fabricating method thereof
JP2008040502A (ja) 薄膜トランジスタlcd画素ユニットおよびその製造方法
TWI298951B (en) A method of forming a metal pattern and a method of fabricating tft array panel by using the same
WO2014127579A1 (zh) 薄膜晶体管阵列基板、制造方法及显示装置
WO2018090482A1 (zh) 阵列基板及其制备方法、显示装置
JP5741992B2 (ja) Tft−lcdアレイ基板及びその製造方法
TWI330406B (en) A method for manufacturing a thin film transistor
WO2019011071A1 (zh) 薄膜晶体管的制备方法、薄膜晶体管、阵列基板和显示面板
TWI356499B (en) Method for fabricating pixel structure
TWI358820B (en) Active device array substrate and fabrication meth
CN111584509A (zh) 显示面板及其制备方法、显示装置
TW200830553A (en) Method for manufacturing an array substrate
TWI352235B (en) Method for manufacturing pixel structure
TWI309089B (en) Fabrication method of active device array substrate
TWI326486B (en) Method for manufacturing pixel structure
TW200917485A (en) Method for manufacturing pixel structure
TW200910590A (en) Method for manufacturing pixel structure
TW200913271A (en) Method for manufacturing pixel structure
JP4152396B2 (ja) 薄膜トランジスタアレイの製造方法
TWI334647B (en) Method for manufacturing pixel structure
TWI322507B (en) Pixel structure and method of fabricating the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees