TW200911054A - Testing method for printed circuit board and mounting method having the same - Google Patents

Testing method for printed circuit board and mounting method having the same Download PDF

Info

Publication number
TW200911054A
TW200911054A TW96132557A TW96132557A TW200911054A TW 200911054 A TW200911054 A TW 200911054A TW 96132557 A TW96132557 A TW 96132557A TW 96132557 A TW96132557 A TW 96132557A TW 200911054 A TW200911054 A TW 200911054A
Authority
TW
Taiwan
Prior art keywords
assembled
circuit board
assembly
temperature
board
Prior art date
Application number
TW96132557A
Other languages
English (en)
Other versions
TWI332372B (en
Inventor
Tso-Hung Yeh
Hsiao-Chun Huang
Meng-Hung Wu
Original Assignee
Foxconn Advanced Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foxconn Advanced Tech Inc filed Critical Foxconn Advanced Tech Inc
Priority to TW96132557A priority Critical patent/TWI332372B/zh
Publication of TW200911054A publication Critical patent/TW200911054A/zh
Application granted granted Critical
Publication of TWI332372B publication Critical patent/TWI332372B/zh

Links

Landscapes

  • Investigating Or Analyzing Materials Using Thermal Means (AREA)

Description

200911054 九、發明說明: 【發明所屬之技術領域】 本發明涉及電路板製造領域,尤其涉及一種待組裝電 路板之檢測方法及包括該檢測方法之電路板組裝方法。 【先前技術】 於資訊、通訊及消費性電子產業中,電路板為所有電 子資訊產品不可或缺之基本構成要件。一般地,電路板應 具有良好平整性,即,應儘量減少電路板之翹曲度’以利 於電路板製作及組裝工藝順利進行,並保證製作及組裝良 率〇 電路板通常包括銅猪、基材、黏膠等三大材料。若電 路板中該三種材料之熱膨脹係數(Coefficient of Thermal Expansion,CTE)不相匹配,經過高溫環境後易於因電路 板内熱應力之殘留而發生有規則或無規則變形,即’使得 電路板產生翹曲度。請參閱Ming Ying等人於2006年12 月發表於 8th Electronics Packaging Technology Conference (2006 EPTC )之文獻 “Thermal induced warpage characterization for printed circuit boards with shadow moire system”,該文獻以有限元模型模擬不同溫度下電路板產生 之翹曲度數據。 通常來說,電路板製作過程如線路製作、通孔_彳乍、 防焊層印刷等工序中,電路板未經高溫環境,執膨m係、1 相匹配之電路板及熱膨脹係數不相匹配之電路被均處於較 為平整之狀態。進行通孔插裝、表面貼裝或晶片封& 200911054 裝工序後,由於經過高溫焊接、高溫固化等 熱膨脹係數不相匹配之電路板易於產生 分電路板組裝產品之報廢。由於組裝工序前人 預^ 待組裝電路板組裝後之趣曲度大小,因此會進行 裝產品的組裝工序,而於組裝之後才能發現 路板植 裝產品趣曲度過大,不符合要求。如此不但浪費组=:、、且 而且大幅度提高電路板組裝產品之製造成本。、 有:於此,有必要提供一種可預測待組裝電路㈣ 度之檢測方法以及包括該檢測方法之電路板組^ 【發明内容】 後之輕:卢:二“例况明一種可預測待組裝電路板組裝 =輕曲度之仏測方法以及包括該檢測方法之電路板組裝 -種電路板檢測方法,包括步驟: 該待組裝電路板具有至卜待_部位;使待^電= 反板 之待組裝部位於組裝溫度下加熱預定時間;使該待 位回復至室溫後,檢測該待組裂電路板之輕曲度。… 一種電路板組裝方法,包括步驟:提 該待組装電路板具有至少一待袓事 /、、主反, ^ ^. 、褒。卩位’使待組裝雷路拓 ^裝,位於組裝溫度下加熱預定時間;使該待組裝部 回设至室溫後,檢測該待組裝電路板之翹曲度 待=電路板之㈣度是否於預編度範:否= 仃後續之組裝工藝。 疋金進 200911054 ,路;=方案之電路板檢測方法及包括該檢測方法之電 力妖:士法具有如下優點··使待組裝部位於組裝溫度下 加熱預疋時間,準破描挺/士 x , r 、彳、組裝電路板組裝時之受熱情 ΐ二1 見待組裝電路板組裝後之趣曲度。並且, 了根據檢測出之翻曲片士 f、丄 蓺诚&祖 人Μ決定是否進行後續之組裝工 二膨脹係數不相匹配電路板進行組裝,從 =r件,降低電路板組裝成本。 下面將結合附圖及複數實施例,對本技術 板檢=法及電路板組裝方法作進—步之詳細說明。 下步=閱圖本技術方案第—實施例之檢測方法包括以 少―:裝步部:供待組裳電路板’該待組裝電路板具有至 本技術方案中,該待纽奘 路製作以及導通孔製作步驟==二完成導電線 或晶片封裝等組裝工藝之電路板。:二組】二表面貼裝 ::裝;子元器件之待組裝部位,該待組裝部位根= ::=:=τ求以及待_= 疋了為長方形、回形或者其他多邊形。 之待案例之檢測方法提供. 行C0G (Chip on Glass,晶片綁定於玻:S 10為待進 待組装電路板Π)具有-待組裝部位U ’料㈣^立^ 200911054 為位於該待組裝電路板ίο端部之邊接頭,用於與玻璃上之 導電電極相連接*從而實現玻璃上之晶片與電路板之電氣 連接。 優選地,此時可測量該未經加熱過程之待組裝電路板 翹曲度,以便與該待組裝電路板加熱後之翹曲度相比較。 該翹曲度可為弓曲度,亦可為扭曲度。檢測該電路板 翹曲度之方法可為根據印製電路協會標準IPC-TM-650規 定之測量覆銅板及印製電路板弓曲及扭曲之方法,亦可為 根據國家標準GB/T4721-92規定之測量印製電路用覆銅箔 層壓板之方法。需要注意的是,一批電路板產品應當採用 同一種測量標準,以減少翹曲度之測量誤差。 第二步,使待組裝電路板之待組裝部位於組裝溫度下 加熱預定時間。 所謂組裝溫度係指待組裝電路板組裝電子元器件時承 受之溫度,其可根據具體電路板組裝要求、組裝工藝、待 組裝器件確定,通常為120〜250攝氏度之間。 加熱待組裝電路板之待組裝部位之方式不限,例如, 可採用以電力放熱、磁力放熱、電磁效應放熱或其他方式 放熱之加熱元件對待組裝部位進行加熱。請參閱圖3,本實 施例以内部設置有電熱管之電熱爐20加熱待組裝電路板 10之待組裝部位11。 該電熱爐20具有一加熱表面21,用於加熱放置於其上 之物品。優選地,可於電熱爐20之加熱表面21上設置至 少一與待組裝部位11相對應之熱傳導元件22,以可準確、 9 200911054 .方便地直接加熱待組裝部位u,並有效避 1反10上除待組裝部位11以外之非待Μ裝部位之= 陶莞片等。 孟屬塊、導熱石夕勝條、導熱 用加熱爐20外’亦可直接採用形狀同待组 :二二相對應之加熱元件對待組裝部位 , :而可心避免對待組裝電路板1G之非組裝部位騎加 =參閱圖4,開啟加熱爐2G使得加熱表面21以及 v:: 22升溫至組裝溫度,再將待組裝 置 = 並使得待組裝部位u與熱傳導元件2 = 觸,仗而,於加熱元件22之作用下,待; 時間。該力姻组裝部位11之預: 二根據具體情况及工藝要求確定,-般可一 30 ^選地,可於待組裝部位11上放置或黏貼-玻璃片 ^組裝部位位於熱料元件22或玻璃片% 部位U壓合於熱傳導™該 證待組裳部位u之溫度與熱傳導元件 , 皿度一致’均為組裝溫度。 德ί三步’使該待組裝電路板之待组裝部位回復至室、'田-後’檢測該電路板之麵曲度。 口设至至/皿 復至:當::速:=部位11之溫度從組裝溫度回 如》月參閱圖5’可慢慢減小電熱爐2〇之火 200911054 二並電路板1〇自熱傳導元件22移出。優選地, 該降>皿速度可與電子元料組裝於待組裝電路板μ後之降 溫相同,該降溫速度可小於或等於4攝氏度/分鐘。 之翹部位11回復至室溫後,檢測待組裝電路板w 之翹曲度與待組裝電路板川實際組錢之龜 =大致相同,因此,可根_曲度之 電路板H)中各種材料之熱膨脹係數是否匹配,並 依據该翹曲度大小決定後續處理工藝。 曲产m果將_曲度與待組裝電路板1〇加熱前之起 板、可獲付更精確之組裝加熱處理對待組裝電路 之幫助 響,從而對後續處理工藝之選擇有更準確 測方第二實施例之檢測方法與第-實施例之檢 '“目5,其不同之處在於:請參閱圖6,本實施例 待組裝電路板40為待進行表面貼裝之電路板 待組裝部位41、筮-佐知姑, 、令呆 复…一弟—待組裝部位42及第三待組裝部位43。 第…年έ:裝部位41為圓形’第二待組裝部位42及 43為長方形。請參閱圖7,採用包括第- 對;ΓΓ广點熱源52及第三點熱源53之加熱元件50 且衣電路板40之待組裝部位進行加熱。相應地,第一 第為與第一待組裝部位41對應之圓柱形,第二點 :源5 2及#二點熱源5 3為分別與第二待組裝部位仏 待、-且裝雜43對應之長方體形。該第一點熱源、第二 11 200911054 點熱源52及第三點熱源53可為三個小電熱管。請一併參 閱圖7及圖8,將加熱元件50加熱至組裝溫度後,將待組 裝電熱板40放置於加熱元件50,且使得第一待組裝部位 41與第一點熱源51接觸、第二待組裝部位42與第二點熱 源52接觸、第三待組裝部位43與第三點熱源53接觸。從 而,待組裝部位41、42、43可於組裝溫度環境下加熱預定 時間。移除加熱元件50後,測量待組裝電路板40之翹曲 度。由於待組裝電路板之加熱區域、加熱溫度環境與實際 組裝時相似,因此,待組裝電路板40經本檢測方法加熱處 理後之翹曲度與實際組裝之後之翹曲度近似相同,從而可 進一步依據該翹曲度大小決定是否進行後續之實際組裝。 本技術方案還提供一種包括上述電路板之檢測方法之 電路板組裝方法。請參閱圖9 5本技術方案實施方式之電路 板組裝方法除包括上述電路板之檢測方法之步驟外,還包 括一根據該電路板之翹曲度是否於預定翹曲度範圍内決定 是否進行後續組裝工藝之步驟。 該預定翹曲度範圍可為工廠自訂之標準,亦可為國家 標準或印製電路協會制定之標準。例如,印製電路協會制 定之標準IPC-6012要求表面貼裝之電路板最大翹曲度不超 過0.75%,即,允許翹曲度範圍為0〜0.75%。當以組裝溫度 加熱預定時間並降溫後之待組裝電路板翹曲度小於等於 0.75%時,可直接進行後續之組裝工藝。當以組裝溫度加熱 預定時間並降溫後之待組裝電路板翹曲度大於0.75%時,則 不進行後續之組裝工藝,可將該待組裝電路板丟棄、用於 12 200911054 其他用途或者將該電路板進行整平處理後再進行進一步處 理。 本技術方案之電路板檢測方法及包括該檢測方法之電 路板組裝方法具有如下優點:使待組裝部位於組裝溫度下 加熱展時間,準確模擬待組裝f路板組裝時之受孰情 況’從而可準確預見待組裝電路板組裝後之起曲度。並且, 還可根據檢測出之翹曲度大小決定是否進行後續之板裝工 連,避免對部分熱膨脹係數不相匹配電路板進行包裝,從 而避纽費組裝器件,降低電路板組裝成本。 絲上所述,本發明確已符合發明專利之要 提出專利申請。惟,以上所诚去椹岌士& 逐依法 这者僅為本發明之較佳實施方 :丄自不能以此限制本案之申請專利範圍。舉凡熟悉 蟄之人士援依本發明之精神所作之等效修飾或變化,= 應涵蓋於以下申請專利範圍内。 白 【圖式簡單說明】 之流=係本技術方案第一實施例提供之電路板檢測方法 圖 之示意 示意Ξ。2係本技術方案第一實施例提供之待組襞電路板之 圖3係本技術方案第一實施例提供之加熱元件 組案第-實施例提供之加熱元件加熱待 圖5係本技術方案第一實施例提供之待組裝部位回復 13 200911054 室溫後待組裴電路板之示意圖。 圖6係本技術方案第二實施例提供之待組裝電路板之 示意圖。 圖7係本技術方案第二實施例提供之加熱元件之示意 圖。 圖8係本技術方案第二實施例提供之加熱元件加熱待 組裝部位之示意圖。 圖9係本技術方案實施方式提供之電路板組裝方法之 流程圖。 【主要元件符號說明】 待組裝電路板 10、40 待組裝部位 11 加熱爐 20 加熱表面 21 熱傳導元件 22 玻璃片 30 第一待組裝部位 41 第二待組裝部位 42 第三待組裝部位 43 加熱元件 50 第一點熱源 51 第二點熱源 52 第三點熱源 53 14

Claims (1)

  1. 200911054 十、申請專利範圍: 1. 一種電路板檢測方法,包括步驟: 提供待組裝f路板,所述待組裝f路板具有至少—待組裝 部位; 溫度下加熱預定時 使待組裝電路板之待組裝部位於組裝 間; ’ 使所述待組裝電路板回復至室 之翹曲度。 溫後,檢測該待組裝電路板 2.如申請專利範圍第!項所述之電路板檢測方法,其中, 裝溫度加㈣組裝部位之前’還包括—測量該待組裝 电嶋曲度之步驟’以便與加熱後該待組裝電路板之翹 曲度相比較。 3:如申凊專利範圍第i項所述之電路板檢測方法,其中, 知用加熱το件以電力、磁力、電磁效應加熱待組裝部位。 (如申請專利範圍第3項戶斤述之電路板檢測方法,其中, 以組裝溫度加熱待組裝部位之前’還包括一將加熱元件 溫至組裝溫度之步驟。 5.如申請專利範圍第3項所述之電路板檢測方法,其中 以組裝溫度加熱待組裝部位時,使用一玻璃片將待組裴, :板之待組裝部位壓合於加熱元件,以使待組裝部位與 熱元件充分接觸。 〃 > 6. 如申請專利圍第1項所述之電路板檢測方法,其中 該組裴溫度為12〇〜250攝氏度。 7. 如申凊專利範圍第i項所述之電路板檢測方法,其中 15 200911054 該預定時間為0.2〜10分鐘。 8. 一種電路板組裝方法,包括步驟: 提供待組裝電路板,所述待組裝電路板具有至少一 部位; 衣 使待、、且I電路板之待組裝部位於址裝溫度下加熱預 間; 、〜呵 使所述待組裝電路板回復至室溫後,檢測該待組裝電路板 之短曲度·, =料待組裝電路板之Μ度是否在預定_曲度範圍内 決疋疋否進行後續之組裝工藝。 ^如申請專利範圍第8項所述之電路板組裝方法,其中, 板之魅曲度在預定輕曲度範圍内,則進行後 、j m组裝電路板之_度在預仏曲度範 圍外,則不進行後續之組裝工藝。 又靶 瓜如申請專利範圍第8項所述之電路板組裝方法, 5亥預定翹曲度範圍為0〜0.75%。 ’、 ^ ^申請專·㈣8項所述之電路板組裝方法,盆中, 以、,且哀溫度加熱待組裝部位之前,還包括— Φ J-r- i j, ^ 里該待組裝 電路板翹曲度之步驟,以便與加埶 曲度相比較。 組裝電路板之輕 Γ用!1請專利範圍第8項所述之電路板组裝方法’並中, 元件以電力、磁力、電磁效應加熱待組裝部位。 •申清專利範圍第12項所述之電路板組裝方去,其 ’以組裝溫度加熱待組裝部位之前,還包括—將加^ 16 200911054 件升溫至組裝溫度之步驟。 14.如申請專利範圍第12項所述之電路板組裝方法,1 中,以組裝溫度加熱待組裝部位時,使用一玻碡將/、 =板之待組裝部位壓合於加熱元件,以使待組袭:: 與加熱元件充分接觸。 I5·二Γ利範圍第8項所述之電路板組裝方法,其中, 該組裝溫度為120〜250攝氏度。 平 如申δ青專利範圍第8項所述略 該預定時間為0.2〜10分鐘。 I路板組裝方法,其中’ 17
TW96132557A 2007-08-31 2007-08-31 Testing method for printed circuit board and mounting method having the same TWI332372B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW96132557A TWI332372B (en) 2007-08-31 2007-08-31 Testing method for printed circuit board and mounting method having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW96132557A TWI332372B (en) 2007-08-31 2007-08-31 Testing method for printed circuit board and mounting method having the same

Publications (2)

Publication Number Publication Date
TW200911054A true TW200911054A (en) 2009-03-01
TWI332372B TWI332372B (en) 2010-10-21

Family

ID=44724554

Family Applications (1)

Application Number Title Priority Date Filing Date
TW96132557A TWI332372B (en) 2007-08-31 2007-08-31 Testing method for printed circuit board and mounting method having the same

Country Status (1)

Country Link
TW (1) TWI332372B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI387415B (zh) * 2009-10-30 2013-02-21 Universal Scient Ind Shanghai Method of reducing warpage of circuit board assembly
TWI481886B (zh) * 2013-04-26 2015-04-21 Giga Byte Tech Co Ltd 電路板測試系統

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI387415B (zh) * 2009-10-30 2013-02-21 Universal Scient Ind Shanghai Method of reducing warpage of circuit board assembly
TWI481886B (zh) * 2013-04-26 2015-04-21 Giga Byte Tech Co Ltd 電路板測試系統

Also Published As

Publication number Publication date
TWI332372B (en) 2010-10-21

Similar Documents

Publication Publication Date Title
US7578614B2 (en) Thermal resistance measuring apparatus
CN102768419B (zh) 一种cog绑定工艺方法
JPH08114625A (ja) 高温測定用プローブカード
RU2007106843A (ru) Столик для удерживания кремниевой пластины-подложки и способ измерения температуры кремниевой пластины-подложки
Tsai et al. Mechanical design and analysis of direct-plated-copper aluminum nitride substrates for enhancing thermal reliability
TWI497642B (zh) 具有加溫元件之積體電路與具有上述架構之電子系統
CN102595766A (zh) 柔性铜箔高导热基板及其制作方法
TW200911054A (en) Testing method for printed circuit board and mounting method having the same
KR101593833B1 (ko) 기판 히팅 유닛 및 이를 포함하는 다이 본딩 장치
CN108072343B (zh) Pcb新材料涨缩补偿系数的评估方法
Wei et al. A comparison study for metalized ceramic substrate technologies: For high power module applications
Tsai et al. Failure and stress analysis of through-aluminum-nitride-via substrates during thermal reliability tests for high power LED applications
JP2000138268A (ja) 半導体回路の検査方法及び検査装置
JPH1187429A (ja) 半導体チップの実装方法
CN208173583U (zh) 导热结构
CN101360416A (zh) 电路板的检测方法及包括该检测方法的电路板组装方法
JPH0954116A (ja) 高温測定用プローブカード
JP4045945B2 (ja) 実装方法
CN113223989A (zh) 微型led巨量转移至显示器面板的方法
JP2011124466A (ja) ウェハ保持体およびそれを搭載したウェハプローバ
JP4518101B2 (ja) 実装方法
JPH0671026B2 (ja) 半導体実装方法
JP2004200230A6 (ja) 実装方法
CN109047962A (zh) 一种用于多芯片封装钎焊过程中保持界面平整的方法
Lin et al. Thermal reliability analysis of through-aluminium-nitride-via substrate for high-power LED applications

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees