TW200903247A - Error detection control system - Google Patents

Description

200903247 九、發明說明： 【發明所屬之技術領域】 本發明係關於包含非揮發性記憶體之半導體裝置之料 檢測控制系統，特別係關於包含下列構件之錯誤檢測^ 系統.非揮發性記憶體’其係包含複數位址份之資料區 域’且該資料區域係在各位址由主資料區域與冗餘資料： 域所構成；記憶體控制機構，其係對非揮發性記情體，; 行育料區域群單位之整批拭除處理、資料區域單位之也 處理、資料區域單位之寫入處理、及位元單位之覆寫^理 彻'’及錯誤檢測機構，其係對讀出資料，依據對應之 几餘資料執行錯誤檢測處理。 … 【先前技術】 以往’例如在裝載快閃記憶體等非揮發性記憶體之半導 體裝置中，為確保資料之可靠性、及對電子證明資訊及密 碼專秘密資訊之讀取等所作之非法資料串改等之干預 性，曾有各種技術之提案。 a κ. 在確保資料之可靠性及干預防護性用之技術中，例如， 有依據資料之各位元構成產生同位碼及總和檢查等之錯卞 檢測碼，利用錯誤檢測竭施行錯誤檢測處理及錯誤訂= 理之錯誤檢測技術。 < 具體上，在利用錯誤檢測碼之錯誤檢測技術中，例如， 將快閃記憶體構成為包含複數位址份之資料區域，且嗦次 料區域係在各位址由記憶特定資料用之主資料區域與= 前述資料之錯誤檢測處理用之冗餘資料之冗餘資料區域; 129783.doc 200903247 構成。而，在寫入處理 生錯誤檢測石馬，將寫入 又康寫入資料之各位元構成產 資料寫入冗餘資料區域;入主貧料區域，並將必要之 記憶體讀出之讀出資料:在讀出處理時，與由快閃 餘資料，施行讀出f料喝對應之冗餘資料，利用冗 又，在利用錯誤檢測用之錯誤檢測處理。 理時，依據寫入資料之“ _找 i Μ在寫入處 出處理時，在w心&構成產生錯誤訂正碼’在讀 正處理。測處理中檢測有錯誤時，施行錯誤訂 等而被測技術之錯誤檢測處理例如，係在施加電源 專而被非法鼠改由快閃記憶體讀出之讀出資料之情形，對 於 身料之竄改而確保干預防護性相當有用。又，在 錯誤檢測訂正技術之伊沒 Μ…處理中’例如在長期間保持 己憶體内之資料經年劣化而發生讀取不良等之情形等， 可修正貧料，故對於資料之可靠性之確保相當有用。 而，在快閃記憶體令，原理上，在寫入處理中，以位元 單位將值由拭除狀態之Τ改寫成寫入狀態之|〇|，但卻不能 以位皁位將值由寫入狀態’〇，變成拭除狀態〒。更具體言 之’由寫人狀態Μ變成拭除狀態Τ之情形，需施行拭除處 理’但拭除處理例如需以由特定位元數之資料區域組成之 記憶區段單位整批地進行。也就是說，在拭除處理中，拭 除對象之記憶區段内之所有位元值#由，〇,被絲成為I i，， 而不能以位元單位由，〇,變成，丨，。 因此，資料為命令資料（命令碼）等之情形資料一旦被寫 129783.doc 200903247 入時，在寫入其次之命 y- .1. ^ u, 貝料之寫入處理夕义 订拭除處理。對此，資料為程式計數Γ等執 料之情形，從處理速度 數之逐次變化之資 照資料之每次寫入命π k化之觀點，有時會構成不依 母人冩入處理執行拭 个很 後，以位元單位重遵 ’、处里，而係在寫入處理 齡4 4 執订將’Γ改寫成，0,之覆耷卢播^ 數後，才執行拭除處理。 覆寫處理一疋次 又’附加錯誤檢測碼及錯 構成之情形，由於錯__㈣之冗餘資料之 據記憶於主資料區祕 0 ’、彳°τ正碼主要係依 對主資料區域之:^貧料之位元構成所作成，故執行以 寫冗餘資料：位:：之覆寫處理時，會發生有必要改 元單位由，〇,改寫& U, °己體中，不能以位 生不能正確=故執行對資料之覆寫處理時，會發 ，正確地改寫冗餘資料之情形。因 速 錯块檢測處理、與從處理 π速化之觀點之有效之覆寫處理。 =為同時具備有錯誤檢測處理與覆寫處理用之技術，例 資料區域、記憶冗餘資料用之冗餘資料區域、與 悲:域構成快閃記憶體之各資料區域，執行資料區域全 :/除處理、及對主資料區域與冗餘資料區域之寫入處 理 < 作為所謂覆寫處理，寫人對狀g區域寫人對主資料 區域與冗餘資料區域之無必要變更之資料之錯誤檢測技術 (例如參照專利文獻1)。 在此’圖11係、表示專利文獻i所載之錯誤檢測技術之資 129783.doc 200903247 料區域之值之轉移例。在此之資料區域係由4位元之狀態 區域WS、4位元之主資料區域職、4位元之冗餘資料區域 WP所構成’在冗餘資料區域wp，記憶著對由狀態區域篇 及主資料區域WM組成之8位元之區域卿之錯誤檢測訂正 碼用之資料。 具體上’圖11⑷係表示拭除處理後之資料區域，資料區 域中之全部之位元值為，丨，。圖11(b)係表示執行拭除處理後 之最初之寫入處理後之資料區域之值。在此寫入處理之例 中，值’1GW被寫人主資料區域WM，值，咖，被寫入冗餘 資料區域WP。如上所述，被寫入冗餘資料區域讲之值 ，1001,為對8位元之區域WF之值，⑴⑽0.之錯誤檢測訂正 碼。 圖11⑷絲示所謂覆寫處理後（單—位元變更幻之資料 區域之值。在此所謂覆寫處理中， 、' 被寫入狀態區 域WS。在此’ 8位元之區域WF之值成為侧，，對此 之錯誤檢測訂正碼之值為，丨〇丨〇,。

此等於几餘資料區域WP 之值刚卜故可知在所謂覆寫處理後’可利用記情 餘資料區域WP，1001，執行對記憶於所謂覆寫處理後：狀離 區域WS及主資料區域WM構成8位元之區域讲之㈣ 〇 〇 011 0 1 01之錯誤檢測處理。 、；、： [專利文獻1]日本特表2004_524636號公報 【發明内容】 [發明所欲解決之問題] 但，在上料利文獻1㈣之錯誤檢測技術中，有必要 129783.doc 200903247 將與已寫入之主資料區域WMA冗餘資料區域，之值具有 匹配性之資料寫入狀態區域ws，故可寫入狀態區域ws之 貝科值會受到限制。具體上，在圖u所示之例中，可寫入 狀態區域WS之值除了上述，_以夕卜僅有，_。因 此’例如在行動通信中，下載内容資料，在此内容變成無 效時’需將表示該資料無效之無效標㈣G1，寫入狀態區 域WS之情形等’使得狀態區域ws之料顯著受到限定。 另外’在上料利文獻丨所載之錯誤檢測技術巾，由於可 寫入狀態區域WS之值受到限制，難以執行複數次之所謂 覆寫處理’故不適合於適用在如上述程式計數器般最好可 執行複數次之覆寫處理之資料。 又’在上述專敎獻i職之錯誤㈣技射，由於有 必要將與已寫入之主資料區域職及冗餘資料區域wp之值 具有匹配性之資料寫人狀態區域ws，故寫人狀態區域ws 之值之作成之相關電路之電路構成會變得複雜化。 又，在上述專利文獻丨所載之錯誤檢測技術中，由於有 必要具備對應於主資料區域WM之位元數之位元數之狀態 區域WS ’且需進一步包含此狀態區域ws在内作成冗餘資 料，故記憶冗餘資料之冗餘資料區域wp之位元數也會增 多。也就疋說，隨著此等區域之增加，必要之資料區域之 資料量也會增加，故有必要增加相當數量之快閃記憶體之 記憶區域。 本發明係鑑於上述問題所完成者，提供一種某種程度確 保貧料之可靠性及干預防護性，並可依照資料之特性及狀 129783.doc 200903247 態執行覆寫處理而不使錯誤檢測處理之處理順序及電路構 成稷雜化之非揮發性記憶體之錯誤檢測控制系統之點。 達成上述目的用之本發明之錯誤檢測控制系統之第 徵在於包含··非揮發性記憶體，其係包含複數位㈣ 料區域，5亥貝料區域係在各位址由記憶特定資料用 料區域與記憶前述資料之錯誤檢測處理用之冗冗 :資料區域所構成，·記憶體控制機構，其係對前述： 區域群單位之:二=址數之'述資料區域組成之資料 之正批拭除處理、前述資料區 理、前述資料區域單位之寫入處理、二之：出處 之河述主資料區域之構成前述主資料區域二入外理後 所-出之二 機構’其係對由前述讀出處理 斤-出之，出資料’依據對應之前述 、 誤檢測處理;且包含··錯誤檢測控制機構，二=錯 ，為前述覆寫處理之執行對象所分類之類’、依據由是 是否已執行前述覆寫處理之記二、、另’、或表示 測機構可否執行對前述讀出資1：：」控制在前述錯誤檢 上述特徵 < 太$ 、’則述錯誤檢測處理。 j符徵之本發明之錯誤檢測 於·則述非揮發性記憶 ’、，弟2特徵在 憒杯，卜拥/ 係將削述資料區域分別一认 “止執行前述錯誤檢測處 疋於記 禁止資料區域、及記憶准許執」述貝料之錯誤檢測處理 資料之錯誤檢測處理准許 ^述錯誤檢測處理之前述 貞料區+ y-r 誤檢測控制機構係在前述許 — 區域；前述錯 理對象之前述資料區域^理時，於成為前述讀出處 129783.doc 對象資料區域為前述錯誤檢 -10. 200903247 測處理禁止資料區域之情形，禁止二、 前述錯誤檢測處理之執 :^述錯誤檢測機構之 述錯誤檢測處理准許資料區域之情形，、，象資料區域為前 測機構之前述錯誤檢測處理之執行月准許在前述錯誤檢 上述第1特徵之本發明之錯誤檢測 於：前述記憶體控制機構係在二？之第3特徵在 誤檢測控制機構，輪出對應於該讀出對前述錯 之前述資料類別之錯誤檢測控制信卜之-述讀出資料 機構係在前述讀出處理時，依據前述錯誤檢剛控制 判定前述讀出資料之前日、Μ控制信號， 寫處理之前述資料類別，於不可j 執行前述覆 述資料類別之情形，准許前述錯=覆寫處理之前 測處理，於可被執行前述覆寫處理之前述錯誤檢 形，禁止前述錯誤檢測機構之前述 貝枓頰別之情 誤檢測機構係在前述錯誤檢測控制機構、隹二：理；前述錯 出資料之前述錯誤檢測處理之情形=前述讀 資=行對前述讀出資料之前述錯誤檢測述冗餘 於：前述…：二 控制系統之第4特徵在 測控制機構係在前述錯誤 迷讀出資料為命令資料之信 ：破為 述錯誤檢測處理，在前述烚、a|^ 准许執行前 出資料為程式，數。。錯4測控制信號為表示前述讀 檢測處理。信號之情形，禁止執行前述錯誤 上述第！特徵之本發明之錯誤檢測控制系統之第$特徵在 129783.doc 200903247 述非揮發性記憶體係在各前述資料區 ==錯誤檢測處理之旗標區域;前述錯誤檢測二 二在峨憶體控制機構之前述覆寫處理時，在對庫 覆寫處理對象之前述資料區域之前述旗標區： β又疋别述錯誤檢測處理之執行禁止旗標。 上述第I特徵之本發明 於··在針測控制系統之第6特徵在 憶體外包含暫存器，其係可在各前 述貝料區域記憶可否執行前述錯誤檢測處理 ==係在前述記憶體控制機構之前述覆寫處= ，暫存器設定對成為前述覆寫處理對象之前 域之前述錯誤㈣處理之執行禁止旗標。 ' =述中之-特徵之本發明之錯誤檢測控制系統之第 :於·則述記憶體控制機構係在對禁止 測處理之錯誤檢測禁止資料之前述讀出處理執行後：：！ :執仃特疋次數之對前述錯誤檢測禁止資料之前 :出前述錯誤檢測控制機構係比較處理由前述讀出= 讀出之讀出資料各個，而判定前述讀出資料之正誤。 徵=中特徵之本發明之錯誤檢測控制系統之第8特 冰、”几餘食料係構成為除了前述錯誤檢測處理以 讀出=用誤訂正ί理；前述錯誤檢測機構係對前述 處理及前述^誤對應之别述冗餘資料’執行前述錯誤檢測 月二、日、§1正處理；前述錯誤檢測控制機構係在林 理广述錯誤檢測處理之情形’禁止前述錯誤訂正： 129783.doc 200903247 達成上述目的用之本發明之IC卡之特徵在於：包 有上述中之—特徵之錯誤檢測控制系統之Ic曰片 、 依據上述特徵之錯誤檢測控㈣統，由^錯 控制機構，其係依據由是否為覆寫處理之 2㈣ 夕咨赳相心巩订對象所分類 击， 或表示是否已執行覆寫處理之記憶狀態，， =否執行對讀出資料之錯誤檢測處理’故對二』 =處理或未實施覆寫處理之讀出資料，可執行錯誤檢二 而:之可靠性及干預防護性，於希 覆寫處理之讀出資料，可執行覆寫處理， 制夺：二之同速化。即’依據上述特徵之錯誤檢測控 Π先，在非揮發性記憶體讀出之半導體裝置中，同時亘 備有執行從資料之可靠性及干預防護性之觀點之有= 誤檢測處理、與從處理速度之高速化之觀點之有效之覆寫曰 處理’且可依照資料類別及印丨音灿妒& 4 貝丁叶㈣及-己隐狀悲自動地執行最適之處 理。 〜 又依據上述第2特徵之錯誤檢測控制系統，由於將非 =性記憶體之資料區域設定於錯誤檢測處理禁止資料區 域與錯誤檢測處理准„料區域中之任—區域 可否：行覆寫處理，故可藉簡單之構成實現上述第： 錯决檢測控制系統而不致於使有關可否覆寫處理之执 ::處理順序及電路構成複雜化。又，上述第2特徵之二 二檢測控制m人處理之處理順序可將由以往之寫二 :理之處理順序之變更量抑制在較小值，故可使上述第2 特徵之錯誤檢測控制系統之作成更為容易。 129783.doc 13 200903247 於據上述第3特徵之錯誤檢測控制系統，由於h =測控制機構係構成依據由記憶體㈣機構輸出之錯t _L也 、才十之貝科類別’故可以簡軍夕士* 成實現資料類別之判定， 之構 之錯誤檢測控制系統。W早之構成實現上述第3特徵 上述第4特徵之錯誤檢測控制系統，由 成為對不成為覆寫處理之處理對“命m # 錯誤檢測處理，故對非法 / 。午執仃 持引起之資料劣化直接導致秘^作貝料霞改及長期保 可能性較高之命令資料==；；夕系統之失控之 性，有吋祕κ 確保貝料之可靠性及干預防護 、·有效地防止秘密資訊外㉝及系統之失控。另外， 上述第4特徵之錯誤檢 、 處理之程式計數m 由於構成對希望覆寫 °不止執行錯誤檢測處理，故可詳长 程式計數iiH料度之高速化。 ^欠對 依據上述第5特徵之錯誤 非揮發性⑽體内—卞、 制系統，由於構成為在 在覆寫處理；，將二二=應於資料區域之旗標區域， 域，故容W丨/處理之禁止旗標設定於旗標區 =易判疋可否施行對記憶於主資料 块檢測處理，可蕤內罝夕祕丄 貝竹叉錯 機構之錯誤檢測二。又構成 =否施行錯誤檢測控制 控制系統，由於在覆寫處理時將==之錯誤檢測 標設定於卿區诚妨 U錯块檢測處理之禁止旗 覆寫處理^ 憶於冗餘之冗餘資料因 = :::合π憶…料區域之資料之錯誤 ’ 可不止錯誤檢測處理。 129783.doc 200903247 依據上述第6特徵之錯誤檢 別於非揮發性記憶體 、]4工制系統，由於構成為有 誤檢測處理之暫存琴 ^料區域設有記憶可否執行錯 理之對象之資料區域之❹於:科叹疋對作為覆寫處 可容易判定可否執曰4測處理之執行禁止旗標，故 測處理，可藉簡單之於區域之資料之錯誤檢 域之—I:::判Π:行對記憶於主資料區 檢測控制系統，由於在覆：依據上述第6特徵之錯誤 止旗標設定於暫存器；寫處理時，將錯誤檢測處理之禁 因覆寫處理而不適人使/己隱於几餘貪料區域之冗餘資料 决檢測處理之情形，可禁止錯誤檢測處理。㈣之錯 :據上述第7特徵之錯誤檢測控制系統 不執行錯誤檢測声τ田—一 傅战為對 比 、地之貧料’執行讀出處理複數次，分別 ==出資料而判定正誤，故對於不執行 = 性。 貝枓’也可確保資料之可靠性及干預防護 依據上述第8特徵之錯誤檢測控制系統 二餘資料為可使用於漢明碼等錯誤訂正處理二= Τ在禁止錯誤檢測處理時，同時禁止錯誤訂正處理 發明之錯誤檢測控制系統也可適用於不僅誤檢測處理， 而且包含可施行錯誤訂正處理之冗餘資料之情形。 =據上述特徵之1(：晶片，由於包含上述第卜第8特徵中 任一特徵之錯誤檢測控制系統，故可完全取得上述第1特 徵之錯秩檢測控制系統之作用效果。即，依據上述特徵之 129783.doc 200903247 ic晶片，對於不施行覆寫處理或未實施覆寫處理之讀出資 料，攸貝料之可靠性或干預防護性之觀點，可執行有效之 錯誤檢測處理，對於期望施行覆寫處理或實施覆寫處理之 讀出資料，從處理速度高速化之觀點，可執行有效之覆寫 處理’可依照資料類別或記憶狀態自動地執行最佳處理。 【實施方式】 以下，依據圖式說明本發明之錯誤檢測控制系統（以 下，適宜地略稱「本發明系統」）及IC晶片之實施塑態。 <第1實施型態> 依據圖1〜圖6說明有關本發明系統之第1實施型態。又， 在本實施型態中，係假想本發明系統被裝載於…晶片之情 形而加以說明。

首先，依據圖1〜圖5說明有關本實施型態之本發明系統i 及ic曰曰片之構成。在此，圖i係表示裝載本發明系統1之1C 卡1〇〇之概略構成例，圖2係表示本實施型態之本發明系統 1之概略構成例。 本貝把型態之本發明系統1如圖！所示，係被裝載於IC晶 片1 〇〇 Ic曰曰片100係除了構成本發明系統1之快閃記憶體 1 0、CPU(中央處理裝置）20、錯誤檢測電路3〇、冗餘資料 產生電路40及錯誤檢測控制電路50以外，包含儲存Ic晶片 100驅動用程式、及密碼、電子證明資訊等之秘密資訊之 R〇M(唯獨記憶體)60、一時地儲存各種資料之(隨機 存取記憶體）70及與外部裝置之資料通信用之1/〇 8〇(輸出 入介面）所構成。又，如圖！所示，cpu 2〇、r〇m的' 129783.doc -16- 200903247 RAM 70及I/O 80係分別被傳送位址信號A[a:0]之位址匯流 排、傳送k料k號〇[a:〇]之資料匯流排所連接。又，構成 由CPU 20將。己’[·思體控制信號1輸入至6〇，將記憶 體控制信號Sm2輸入至RAM 7〇，將控制信號Sm3輸入至 I/O 80。 本發月系、，先1如圖2所示，係包含作為非揮發性記憶體之 一例之快閃記憶體10 ’其係包含複數位址份之資料區域， 且該資料區域係在各位址由記憶特定資料用之主資料區域 與記憶資料之錯誤檢測處理用之冗餘資料之冗餘資料區域 所構成：CPU 20(記憶體控制機構）’其係對快閃記憶體 10 ’施由特疋位址數之資料區域組成之資料區域群單位 (Λ段單位之整批栻除處理、資料區域單位之讀出處理、 貝料區域：位之寫入處理、及對寫入處理後之主資料區域 區域之位元單位之覆寫處理之控制；錯誤檢 測機構30, ”係對讀出處理所讀出之讀出資料，依據對應 之冗餘資料執行錯誤檢測處理；及錯誤路 叫錯誤檢測控制機構），其係依據由是否為覆寫處 二象料類別’控制可否執行對錯誤檢測機構 30之項“料之錯誤檢測處理。本實施型態 1進-步包含冗餘資料產生電路4〇 n 先 作為寫入資料，產生冗餘f料。在寫人處理中 又，在本實施型態中，例如， 為施行不能作為覆寫處理之執行對象二1秘密資訊等列 料類別，將程式計數器等逐次變化之資^ =測處理之資 為覆寫處理之執行對象之錯誤檢測處理之資=行:作 129783.doc 200903247 本實施型態之冗餘資料係構 此’假想是同位碼(例如奇數 ：‘日块檢測處理’在 而加以說明。 成之1位元資料之情形 在本實施型態中，也„ i & 功能用之程式之執行：閃：=係在實 數器等之資料。在本實施型二…枓(命令碼)及程式計 區域分別設定於記”止執快閃記憶體10係將資料 U π止執订錯誤檢測處理之資料 檢測處理禁止資料區域、及 曰°、 ^ ^ ^ ^ ^ .a. , σ隐准夺執行錯誤檢測處理之 貝科之錯誤檢測處理准許資料區域中之一方。 在此’圖3⑷係表示本實施型態之快閃記憶體U)之一概 略構成例，圖3_表示資料區域_之_構成例。具體 上，如圖3⑷所示，快閃記憶體10係包含位址，_〇|〜lzzzz, 之資料區域WD。位址，〇〇〇〇，〜,χχχχ•係命令碼用之㈣區域 WD，由於不能作為覆寫處理之執行對象，故被設定於錯 誤檢測處理准許資料區域。位址|χχχ(χ+ι)’〜，而，係程式 計數器用之資料區域WD，由於能作為覆寫處理之執行對 象，故被設定於錯誤檢測處理禁止資料區域。位址

Vyy(y+i)|〜|ΖΖΖΖ·係命令執行所使用之圖像資料等之運算用 之資料區域WD，由於不能作為覆寫處理之執行對象，故 被設定於錯誤檢測處理准許資料區域。各資料區域貿〇如 圖3(b)所示，係由包含儲存命令碼及程式計數器、運算用 資料等資料之主資料區域WM、與記憶冗餘資料之冗餘資 料區域WP所構成。 CPU 20為實現1C晶片1 〇〇之各功能，施行設於Ic晶片i⑽ I29783.doc -18- 200903247 内之各電路之控制。又，本實施型態之CPU 20係對後述之 錯誤檢測控制電路50施行錯誤檢測處理可否設定用之資料 之輸出、及對快閃記憶體1〇之整批拭除處理、讀出處理、 寫入處理及覆寫處理之控制，以作為有關本發明系統i之 功能。

在本實施型態中，CPU 20如圖2所示，係構成對後述之 錯誤檢測控制電路50’輸出由輸入至快閃記憶體1〇之位址 信號A[a:0](a為位址信號A之最高有效位元值）、晶片生效 L號CE、寫入生效#號WE&輸出生效信號〇E等所構成之 記憶體控制信號Sm，以作為錯誤檢測處理可否設定用之 資料。又’在本實施型態中’雖構成利用控制快閃記憶體 1〇之位址信號A[a:〇]及記憶體控制信號Sm，則乍為錯誤檢 測處理可否設定用之資料，但不限定於此 資料，也可使用專用之資料。 既可利用其他 係在對快閃記憶體1〇之控制中，例如，在整批拭 除處理中’將區段拭除命令寫入快閃記憶體10内之命令用 内部暫存器’以施行記憶區段單位之拭除處理。又，例 如，在寫入處理及覆寫處理中，使晶片生效信號CE及寫入 生效信號WE變成活性狀態，將 衣不冩入對象之資料區域 觀之位址之位址信號A㈣輸出至快閃記憶體Μ，將寫入 資料之資料信號DW[d:0] (d^f # ^ ‘ 认，^ 貝了寸號之取向有效位元值） 輸出至後述之冗餘資料產生電路4〇。 声押办姑B U 另外，例如’在讀出 處理中，使晶片生效信號cE、及於 ..^ ^ , 及輸出生效信號OE成為活 性狀慇而輸出表示讀出對象之 貝竹域WD之位址之位址 I29783.doc 200903247 k號A[a:〇]，由錯誤檢測電路3〇受理讀出資料之資料信號 Dr[d:0]與錯誤檢測信號Se。又，各信號係以對應於快閃記 憶體1 0之規格之時點輸出。 圖4係表示在cpu 2〇對IC晶片1〇〇之驅動用程式之執行 中，以對快閃記憶體1 〇之一連串之讀出處理所讀出之讀出 資料之例。在此，假想各資料區域WD之主資料區域WM2 資料長為8位元，利用資料長16位元之命令碼有2個之資料 區域WD儲存之情形加以說明。同樣地，假想程式計數器 之資料長為16位元、運算用資料長為8位元或16位元之情 形加以說明。 如圖4所不，CPU 20首先為取得儲存命令碼之資料區域 WD之位址，執行對快閃記憶體1〇之讀出處理，而取得由 Drl[d:0]及Dr2[d:0]構成之程式計數器。Dri[d:〇]及

Dr2 [d. 0]之一方對應於程式計數器之高有效8位元他方對 應於低有效8位。 接著，CPU 20由程式計數器所示之位址之資料區域评〇 及次一位址之資料區域WD，讀出由構 成之命令碼。之一方對應於命令碼之高 有效8位元，他方對應於低有效8位元。讀出命令碼後， CPU 20增加程式計數器所示之位址值（在此，因假想 2〇執行資料長16位元之命令碼之情形，故使位址值加⑽ 將快閃記憶體1G之程式計數器之資料區域wD覆寫處理而 加以更新。 接著，CPU 20解讀讀出之命令碼，執行命令之執行所使 129783.doc •20- 200903247 用之運算用資料之讀出處理，取得由Dr5[d:_D响〇]構 =之運算用資料。Dr5[蝴及D雄取—方對應於運算用 資料之高有效8位元，他方對應於低有效8位元。cpu加利 用由Dr5[d:〇mDr6[d:0]構成之運算用f料執行命令將立 結果寫入快閃記憶體10之特定之資料區域勒。同樣地:、 CPU 20逐次控制程式之執行。 一又，在本實施型態中，本發明系統丨係構成在圖4所示之 一連串之讀出處理所讀出之讀出資料中，就程式計數器值 之Drl[d.O]及Dr2[d:0]，禁止錯誤檢測處理之執行就命令 碼之Dr3[d:〇]及Dr4[d:0]、運算用資料之…叩〇]及 Dr6[d:0]准許錯誤檢測處理之執行。 在此，圖5係表示記憶於快閃記憶體1〇之程式計數器值 之變化之-例。又，在圖5中，為了說明，顯示有關在各 貧料區域WD之主資料區域㈣之資料長8位元、程式計數 器之資料長16位元之情形’對應於低有效8位元之資料區 域 WD。 ' 在本實施型態中，如圖5⑷所示，程式計數器用之資料 區域WD之各位元值在拭除處理後，全部變成π。因程式 之執行而發生圖5所示之程式計數器之更新要求時，⑽ 20執行將寫入資料’⑴1⑴〇,寫入程式計數器之主資料區 域魏之寫入處理。另外，藉後述之冗餘資料產生電路40 產生對應於記憶在寫入處理後之主資料區域㈣之資料 '⑴之冗餘資料，〇，（奇數同位），將冗餘資料，寫入 程式計數it之資料區域WD之冗餘資料區域wp。 129783.doc 21 200903247 因程式之執行而進一步發生程式計數器之更新要求時， CPU 20執行將程式計數器之主資料區域WM内之1位元值 由’1’變成'〇’之覆寫處理。詳言之，將資料，iu "⑻，或 1111 11GG覆寫成圖5(b)所示之主資料區域WM之資料m ⑴〇 °藉此覆寫處理’程式計數器之主資料區域wm如圖 5⑷所示成為，U11請。又，對應於圖5⑷所示之主資料 區域WM之資料，⑴"1〇〇,之冗餘資料為，但在快閃記 憶體10之原理上，不能執行由對，1'之寫人處理，故覆寫 處理後之冗餘資料為|〇’。此意味著覆寫處理後之程式計數 器及冗餘資料不能正確地執行錯誤檢測處理。 同樣地’進一步發生程式計數器之更新要求時，CPU 20 執行將程式計數器之主資料區域WM内之i位元值由]•變成 0之覆寫處理。詳言之’將資料,U11 1〇11，、資料"" 1〇01，或，1 1 11 1000,覆寫成圖5⑷所示之主資料區域職之 資料，1⑴赚。藉此覆寫處理，程式計數器之主資料區 域WM如圖5(d)所示成為，U11 1〇〇〇，。 另外，本實施型態之CPU 2〇為了判定禁止對在錯誤檢測 控制電路5G之執仃錯誤檢測處理之錯誤檢測禁止資料之正 誤，構成在對錯誤檢測禁止資料之讀出處理後，進一步執 行特定次數之對錯誤檢測禁止資料之讀出處理。 錯誤檢測電路3〇係在依據咖20之讀出處理時，在後述 之錯誤檢測控制電路50准許執行對讀出資料之錯誤檢測處 理之情形，對讀出資料’依據對應之冗餘資料執行錯誤檢 測處理。 129783.doc 22- 200903247 具體上’在本實施型態中，錯誤檢測電路3〇係假想使用 同位檢查用之1位元肓料（奇數同位）作為冗餘資料，故在由 快閃記憶體10輸出之資料信號Drp[d+p:〇Kp為冗餘資料之 位元數，在此為！）中，在含主資料區域WM及冗餘資料區 域WP之資料區域WD全體中]，之數為奇數之情形，即，資 料信號Drp[d+1:0]所含之M，之數為奇數之情形， = 資料正確。 另外’錯誤檢測電路3〇係在對讀出f料之錯誤檢測處理 被准許之情形’在對讀出資料之錯誤檢測處理之執行後， 對讀出資料之錯誤檢測處理被禁止之情形，在讀出資料被 讀出後，輸出讀出資_rp[d+p:〇]中之主資料區域侧之 貧料信號Dr[d:o]、與錯誤檢測信號Se。又，在此之錯 測信號Se係在錯誤檢測處理中被判定為不正」^ 丨1，，其他之情形設定於，〇·。 。又疋於 ===5。係在依據CPU20之讀出處理時，在 "出處理之對象之資料區域WD之讀出對象資料區域 為錯誤檢測處理禁止資料區 ° 〇 Λ &形’禁止錯誤檢測雷玖 3 〇執行錯誤檢測處理 | 、 准，資…： 象資料區域為錯誤檢測處理 隹#貝枓q域之情形，准許錯誤 處理。另外电塔川執灯錯誤檢測 之可否之可否机曰^ 電路5〇係將表示錯誤檢測處理 二#uSa輸出至錯誤檢測電路30。 在本實施型態中，且挪, 由咖2〇“之心:錯誤檢測㈣電㈣係依據 叛出之位址信號乂3:〇]之 射，判定讀出對象資料區姑故 /、圖3所不之位址映 、戈為錯誤檢測處理禁止資料區域 129783.doc •23- 200903247 與錯誤檢測處理准許資料區域中之一方。位址信號A[a:〇] 表示位址，0000’〜，xxxx，或，yyy(y+1)，〜，zzzz,之情形判定為 錯誤檢測處理准許資料區土或，表示位址，xxx(x+1)l〜，yyyy, 之情形，判定為錯誤檢測處理禁止資料區域。讀出對象資 料區域為錯誤檢測處理准許資料區域之情形，將可否設定 仏號Sa設定於'〇’，為錯誤檢測處理禁止資料區域之情形’ 將可否設定信號s a設定於'1，。 另外，本實施型悲之錯誤檢測控制電路5〇係施行錯誤檢 測處理之執行被禁止之對錯誤檢測處理禁止資料之正誤判 定。具體上，分別比較處理由CPU2〇讀出之特定數之錯誤 檢測處理禁止資料而判定讀出資料之正誤。 冗餘資料產生電路40係在依據咖2〇之寫入處理時，由 CPU 20受理寫人資料Dw[d:G]，依據寫人f料Dw[d:〇]產生 冗餘資料’對快閃記憶體1G輸出在寫人資#Dw[d:〇]附加 冗餘資料之資料Dwp[d+p:0]。具體上，在本實施型態中， 冗餘資料係同位檢查用之丨位元資料（奇數同位），在資料區 域WD全體中，將值設定為，丨，之數為奇數。 、 其次，依據圖6簡單地說明本實施型態之本發明系統丨之 處理動作中，有關錯誤檢測處理之控制之處理動作之概 要。 在依據CPU 20之程式執行中，發生對快閃記憶體1〇之讀 出要求時（步驟WOD，錯誤檢測控制電路50設定錯誤檢^ 處理之可否（步驟#1〇2)。具體上，錯誤檢測控制電路5〇係 在晶片生效信號CE及輸出生效信號〇£均呈現活性狀1、 129783.doc -24- 200903247 日，’判斷已開始錯誤檢測處理之執行，此時，依據由cpu =輸出之位址信號八㈣之值與圖3所示之位址映射，判定 嗔出對象貝料區域為錯誤檢測處理禁止資料區域與錯誤檢 測處理准許資料區域中之—方，決定錯誤檢測處理之可 否，對錯誤檢測電路30輸出可否設定信號以。 、曰。檢測電路3〇係在文理由錯誤檢測控制電路5〇輸出之 可否设定信號Sa(步驟# 102)，並受理由快閃記憶體⑺讀出 之貧料Drp[d+P:0]時（步驟# ! 〇3)，判斷錯誤檢測處理依據 可否設定信號Sa被禁止（步驟# 1〇4)。 在步驟# 104中，在本實施型態中，錯誤檢測電路30係 在可否S定信號Sa為·〇,之情形判斷錯誤檢測處理被准許 (步驟# U)4中呈現“准許，，分歧），執行對資料Drp[d+p 〇]之 錯誤檢測處理（步驟#105)。在此之錯誤檢測處理係同位檢 查，資料DrP[d+p:0]全體在值，！，之數為奇數之情形，判斷 資料Drp[d+P:0]為正確。判斷資料Drp[d+p:〇]為正確時， ) 將錯誤檢測信號以值設定為，〇,，判定為不正確時，將錯誤 檢測信號Se值設定為，0,。錯誤檢測電路3〇係與由資3料

DrP[d+P:〇]除去冗餘資料之資料Dr[d:0]同時對cpu 2〇輸出 錯誤檢測信號Se(步驟# 106)。 在步驟# 104，錯誤檢測電路3〇係在可否設定信號以為 ’ 1'之情形判斷錯誤檢測處理被禁止（步驟# 1 〇4中 二 止’’分歧），不執行錯誤檢測處理而對CPU 20榦 月】出由資料

Drp[d+P:〇]除去冗餘資料之資料Dr[d:〇](步驟# 1们）。 又，此時之錯誤檢測信號Se值設定為，〇,。f扃队n± 又牡此時，錯誤 129783.doc •25· 200903247 Γο:; 路5°執行對資料Drp[d+P:〇]之正誤判定(步驟# 料之正誤判實定施ir:cpu2°為施行對錯誤檢測禁止資 測荦止資料之1 X執订由快閃έ己憶體10讀出相同錯誤檢 R貝枓之讀出處理（步驟#109)。錯誤檢測控制電路50 y , 处里之錯誤檢測禁止資料，2資料相等之情

形’判定檢測禁止資料Drp[d+p:〇]正@，2資料相異之情 形’判定檢測禁止資料mp[d+p:G]不正確（步驟#_。錯 誤檢測控制電路50進-步藉判定結果通知信號Sb對CPU 20 通知對錯誤檢測禁止資料之正誤判定之結果（步驟# 111)D 、, 係在錯5吳檢測電路3 0藉錯誤檢測處理判斷讀出資 料Dr[d.G]不正確之情形，或錯誤檢測控制電路观正誤判 定而判定錯誤檢測禁止資㈣_]不正確之情形，將資料 Dr[d.O]作廢。另外，在本實施型態中，cpu 2叫續特定 次數以上判斷資料吨:()]不正確之情形等，判斷被執行非 法操作等之情形，施行1C卡100之系統復位。 在本實施型態中，對被禁止錯誤檢測處理之錯誤檢 測禁止資料，實施步驟#108之正誤判定，但步驟#108之 正誤判定為任意處理。因此，例>，在錯誤檢測禁止資料 之重要度較低之情形等，也可構成不執行正誤判定而對 CPU 20輸出由資料Drp[d+p:〇]除去冗餘資料之資料 Dr[d:0]。 <第2實施型態> 依據圖7說明有關本發明系統丨之第2實施型態。在本實 施型態中，說明有關讀出資料之資料類別之判定方法異於 129783.doc -26- 200903247 上述第1施型態之情形。詳言之，在上述第！實施型態 中，依據快閃記憶體10之位址映射判定資料類別，但在本 實施型態中，則依據來自CPU 20之錯誤檢測控制信 定資料類別。 依=7說明有關本實施型態之本發明系統i。本實施型 統1如圖7所示示之7所，係由包含快閃記憶 …U 20、錯誤檢測電路3〇、冗餘資料產生電路扣及 錯誤檢測控制電路50所構成，快閃記憶體1〇、錯誤檢測電 =及冗餘資料產生電路4Q之構成與上述第丨實施型態相 ^施Μ之CPU2G如圖7所示示之7所，係 處理時，對錯誤檢測控制電路50，輸出對應於該讀出處^ 之4出貝科之資料類別之錯誤檢測控制信號&。在 ^檢測控制信㈣係利用表示命令檢查用之時點 ^ 查信號所產生。 P檢 本實施型態之錯誤檢測控制電㈣係在讀 據錯誤檢測控制信㈣，判定讀0= 可執仃覆寫處理之資料類別，為不可執行覆寫處理^料 ==准許在錯誤檢測電路30之錯誤檢測處理： 可執仃覆寫處理之資料類別之情形，林 … 3〇之錯誤檢測處理。具體上:s决檢測電路 控制信號Sc(命令檢杳" 、軛型態中，錯誤檢測 7 %置尨唬）為活性狀態之愔裕 可成為覆寫處理之執行對象之命令碼之讀出^准=為不 檢測電路3〇之錯誤檢测處理。 ，；在錯誤 錯误檢測控制信號Sc為 129783.doc -27- 200903247 非活性狀態之情形，判定為可成為覆寫處理之執行對象之 錯誤檢測不止資料而禁止在錯誤檢測電路3〇之錯誤檢測處 理。 又’在本實施型態中，假想錯誤檢測控制信號Sc為命令 檢查信號之情形，但也可為資料讀出信號。此情形，錯誤 檢測控制電路50係在資料讀出信號為活性狀態之情形，学 止在錯詩測電路30之錯誤檢測處理，資料讀出信號為非 ί 活!·生狀悲之’f月形’准許在錯誤檢測電路％之錯誤檢測處 理。又’錯誤檢測控制信號Sc也可為組合命令檢查信號及 資料讀出信號之信號。此情形，錯誤檢測控制電路50 口要 構成在錯誤檢測控制信號㈣表示讀出資料為命令碼之作 ，^形，准許至行錯誤檢測處理，在錯誤檢測㈣信號

Sc為表不讀出資料程式計數器值之信號之情形，禁止至 行錯誤檢測處理即可。 〈第3實施型態> 依據圖8說明有關本發明系統1之第3實施型態。在 施型態t ’說明有關錯誤檢測處理之可否之設定方法異於 亡述第:及第2實施型態之情形。詳言之，在上述第丨及第2 2型態中’依據讀出資料之資料類別設定錯誤檢測處理 之執仃之可否，但在本實施型態中，則依據表示是否 仃覆寫處理之記憶狀態設^錯誤檢測處理之執行之 广康圖8說明有關本實施型態之本發明系統}。本實施型 二之本發明系統!如圖8所示示之7所，係由快閃記憶體 、咖2〇、錯誤檢測電路30、冗餘資料產生電路4〇二 129783.doc -28 - 200903247 T檢測控制電路50所構成，錯誤檢測電路 生電路40之構成與上述第1施型態相同。 貝科產 =施型態中，快閃記憶體!。如圖8所示 ;=卿備有記憶錯誤檢測處理之執行之』 處理時，自動地將;=在以區段單位執行整批拭除 即，在旗， 域初始化而使值成為，Γ。 在旗軚&域為初始狀能 處理，在旗#… 可判定未執行覆寫 另外ίΓ域為◦’之情形，可判定已執行覆寫處理。 時，將表之快閃記憶體10係構成在執行讀出處理 旗標區域I值理之對象，區域-之 值之旗W ·輸出至錯誤檢測 為錯誤檢測控制信號Sc。 乍 已誤檢測控制電路50係構成依據表示是否 資料之w、：憶狀態控制對錯誤檢測電路3°之讀出 制行之可否。具體上，錯誤檢測控 未執行覆寫J 在:標信號F為，】，之情形，認為 2而已執行覆寫處 之執行。Q 4電路30之讀出資料之錯誤檢測處理 錯誤檢測控制電路50係在依據CPU20 對應於作為覆寫處理之對象之資料區域WD:= 測處理之執行禁止旗炉。 叹疋錯誤檢 覆寫處理時，將，〇，': 上，錯誤檢測控制電路50係 寫入位址信號A㈣所示之資料區域 129783.doc -29- 200903247

WD 〈第4實施型態> 依據圖9說明有關本發明系統丨之第4實施型態。在本實 施型態中’說明有關讀出資料之記憶狀態之判定方法盥上 述第3實施型態相異之情形。詳言之，在上述第3實施型能 中’利用快閃記憶體1〇内之旗標區域判定記憶狀態，但在 本實施型態中，則利用與快閃記憶體1〇個別地設在本發明 系統1之控制暫存器9 〇施行記憶狀態之判定。 依據圖9說明有關本實施型態之本發明系統i。本實施型 態之本發明系統!如圖7所示示之7所，係由快閃記憶體 Μ、CPU 20、錯誤檢測電路3〇、冗餘資料產生電路4〇、錯 誤檢測控制電路50所構成，快閃記憶體1〇、錯誤檢測電路 3 〇及冗餘資料產生雷政4n & 生冤路40之構成與上述第1實施型態相

同D 本發明系統丨係在各資料區域助包含可記憶錯誤檢測處 二：可否執行之控制暫存器9〇。在本實施型態中，控制暫 =90含各資料區域WD之禁止執行旗標設定區域，未執 行覆寫處理之情形（初私你能、 之值設定為，〗，，已執/覆二“止執行旗標設定區域 ，定巴…執仃覆寫處理之情形’將禁止執行旗標 〇又疋£域之值設定為'〇,。 之錯誤檢測控制電㈣係構成依據表示是否 已執仃覆寫處理之#陰 資料之錯誤檢=錯誤檢測電路3〇之讀出 之錯誤檢測控制電二° *體上’本實施型態 電路50係在讀出處理時，參照控制暫存器 I29783.doc -30- 200903247 9〇 ’執行禁止旗標未設定於作為讀出處理之對象之資料區 域彻’即對應之禁止執行旗標設定區域之值為1之情 形，准許在錯誤檢測電路30之讀出資料之錯誤檢測處理之 執盯。又，執行禁止旗標已設定於作為讀出處理之對象之 資料區域WD，即對應之禁止執行旗標設定區域之值為 ==行禁止在錯誤檢測電路3。之讀出資料之錯誤檢測處 另外，本實施型態之錯誤檢測控制電路5Q係在依據哪 寫處理時’在控制暫存器9°，設定對作為覆寫處理 =之資料區域WD之錯誤檢測處理之執行禁止旗標。 對二勃 測控制電路5〇係將，〇,寫入控制暫存器9〇之 對應之執行禁止旗標設定區域。 <另—實施型態> (1)在上述第1〜第4實施型態 記憶體1〇之情形，作不… 1月有關具備有快閃 可有用於且借古 此。例如，本發明系統1也 有用於具備有原理上不能以位 除狀態之非揮發性由寫入狀您變成拭 處理、續出據CPU 20之整批拭除 怜體之規處理及覆寫處理係依據非揮發性記 隐體之規格控制各信號而施行。 (2)在上述第丨〜第彳奢y 可執行錯誤檢測處理之^用係說明有關冗餘資料為 但不限定於此。例如 查用之1位元諸之情形， 測處理之其他錯料％可為總和檢查等之可執行錯誤檢 測處理同時執也可為可與漢明碼等之錯誤檢 、曰决叮正處理之錯誤檢測訂正碼。 I29783.doc 200903247 在此，圖ίο係表示在錯誤檢測電路30中可與錯誤檢測處 理同日寸執行錯誤訂正處理之情形之本發明系統1之概略局 部構成。此情形’錯誤檢測控制電路观在禁止錯誤檢測 處理之執行之情形，禁止錯誤訂正處理。錯誤檢測電路 3〇、係在錯誤檢測控制電路5〇准許錯誤檢測處理及錯誤訂 正處理之情形，對讀出資料，依據對應之冗餘資料，執行 誤檢測處理及錯誤訂正處理。 丁 (3)在上述第1〜第4實施型態中，作為對被禁止錯誤檢剛 處理之錯誤檢測禁止資料之正誤判定’採用執行對錯誤檢 測禁止資料之再度之讀出處理，而比較處理2種錯誤檢測 禁止資料之構成’但不限定於此。例，也可構成2種錯 決檢測禁止資料相異之情形，讀出錯誤檢測禁止資料任音 次數而加以比較處理。又，也可構成在複數次之讀出處理 中，未一致之資料數超過一定之判定比率之情形，或—致 之資料數在一定之判定比率以下之情形，將錯誤檢測禁止 貝料判斷為不正確。讀出處理之次數、及資料之判定比率 係依照錯誤檢測禁止資料之重要度加以設定。 ' 又，在上述第1〜第4實施型態中，作為對錯誤檢測禁止 資料之正誤判定，雖執行利用複數次之讀出處理之比較處 理，但既可利用其他之方法，也可依照錯誤檢測禁止資料 之重要度而組合複數方法使用。另外，對於錯誤檢測禁止 貧料以外之讀出資料，也可構成在重要度較大之情形，執 行利用複數次之讀出處理之比較處理。 【圖式簡單說明】 129783.doc -32- 200903247 圖1係表示裝载本發明 邛概略構成之概略區塊圖 之錯誤檢測控制系 統之；rc卡之局 之第1實施型態之 圖2係表示本發明之錯誤檢測控制系統 局部概略構成之概略區塊圖。 施型能之非ΓΓ 明之錯誤檢測控制系統之第1實 :非揮發性記憶體之記憶區域之構成之概念圖。 7表不執行本發明之錯誤檢測控制系統 出貝科之例之概念圖。 圖5(a)〜⑷係表示本發明之錯誤檢測控制系統之程式計 态之值之—轉移例之概略概念圖。 圖6係表示本發明之錯誤檢測控制系統之第i實施型態之 處理順序之流程圖。 圖7係表示本發明之錯誤檢測控制系統之第2實施型態之 局部概略構成之概略區塊圖。 __表示本發明之錯誤檢測控制系統之第3實施型態之 局部概略構成之概略區塊圖。 圖9係表不本發明之錯誤檢測控制系統之第*實施型態之 局。卩概略構成之概略區塊圖。 •係表不本發明之錯誤檢測控制系統之另一實施型態 之局部概略構成之概略區塊圖。 。圖11 (a)〜⑷係表示先前技術之錯誤檢測控制系統之資料 區域之值之轉移例之說明圖。 【主要元件符號說明】 本發明之錯誤檢測控制系統 129783.doc •33· 200903247 ίο 快閃記憶體（非揮發性記憶體） 20 CPU(記憶體控制機構） 30 錯誤檢測電路（錯誤檢測機構） 40 冗餘資料產生電路 . 50 錯誤檢測控制電路（錯誤檢測控制機 構）

60 ROM 70 80 90 100 Sa Sb Sc F Sm Sm 1 Sm2 Sm Smp Se

RAM

I/O 控制暫存器 本發明之I c卡 可否設定信號 判定結果通知信號 錯誤檢測控制信號 旗標信號 記憶體控制信號 記憶體控制信號 記憶體控制信號 控制信號 記憶體控制信號 錯誤檢測信號 WF 區域 WD 資料區域 WM 主資料區域 129783.doc -34- 200903247 WP 冗餘資料區域 ws 狀態區域 (

129783.doc 35-

Claims (1)

1. 200903247 十、申請專利範圍： 1. 一種錯誤檢測控制系統，其特徵在於包含： 非揮發性記憶體，其係包含複數位址份之資料區域， 該資料區域係在各位址由記憶特定資料用之主資料區域 與記憶前述資料之錯誤檢測處理用之冗餘f料之冗餘資 料區域所構成； 記憶體控制機構，其係對前述非揮發性記憶體，施行 由下述處理之控制：包含特定位址數之前述資料區域之 資料區域群單位之整批拭除處理、前述資料區域單位之 _理、前述資料區域單位之寫入處理、及對前述寫 入處理後之前述主資料區域之構成前述主資料區域之位 兀單位之覆寫處理；及 4誤檢測機構’其係對由前述讀出處理所讀出之讀出 二：’依據對應之前述冗餘資料執行前述錯誤檢測處 埋，且 據由-否1控制系統包含·錯誤檢測控制機構，其係依 別二前述覆寫處理之執行對象所分類之資料類 可否是否已執行前述覆寫處理之記憶狀態，控制 對别迷錯誤檢測機構中之 檢測處理的執行。 j相“料之前述錯誤 2. 々：求項1之錯誤檢測控制系統，其中 别述非揮發性記憶體係將前述 憶禁止執行前述錯誤檢測處理之前；：：罐定為記 理禁止資料區域、及記憶准許料之錯誤檢測處 才執仃則述錯誤檢測處理之 I29783.doc 200903247 前述資科之錯誤柃 ^ 、'、处理准許資料區域中之/ 月1述錯誤檢測控㈣構 “ # -區域； 前述讀出處理對象之前料：：：出處理時’於成為 為前述錯誤檢挪處理禁止資：=的，出對象資料區域 錯誤檢洌機構之前述—之f月形，禁止在前述 拟备次 决檢剩處理之勃私 對象：料區域為前述錯誤檢測 ：於前述讀出 :，准許在前述錯誤檢測機構之前二二料區域之情 仃。 玟錯诱檢挪處理之執 3.如Γ求項】之錯誤檢測控制系統，其中 ⑴述元憶體控制機構係在前述讀 :檢：控制機構，輸出對應於該讀出；：時二對前述錯 ,迷資料類別之錯誤檢測控：理之w述讀出資 -述錯誤檢測控制機構係在前述？， 逑錯誤檢測控制信號 。貝出處理時，依據前 別疋否為可被執行前述覆寫處 4之別述資料類 可被執行前述覆寫處理之前 广料類別’於不 述錯誤檢測機構之前述錯誤檢之情形’准許前 覆寫處理之前述資料類別之情形1於可破執行前述 構之前述錯誤檢測處理； '，禁止前述錯誤檢測機 别述錯誤檢測機構係在被前述錯 執行對前述讀出資料之前述測控制機構准許 對應之前述冗餘資# ^ 測處理之情形，利用 心几馀貝枓，執行對前 檢測處理。 巧出貧料之前述錯誤 如明求項3之錯誤檢測控制系統，其t 129783.doc 200903247 前：：誤檢測控制機構係在前述 表不别述讀出資料係命令 屬歲為 前述錯誤檢^|處理，在#…之情形’准許執行 :…料係程式計數器值之信號之情形，禁止：：： 述錯δ吳檢測處理。 不執行如 5. 如：求項1之錯誤檢測控制系統，其t 前述非揮發性記憶體係在 否勃；f干诰.+. w 4貝科Q域包含記情可 碌心相誤㈣處k旗標_ ; T 前述錯誤檢測控制機構係 述覆寫處理時，在對應於成為前述覆;構之前 禁止旗^則述旗標區域設定前述錯誤檢測處理之執行 6.如請求項1之錯誤檢測控制系統，其中 在前述非揮發性記憶體外包 «料區域記憶可否執行前述錯誤檢^理係可在各前 述^3誤檢測控制機構係在前述記憶體控制機構之前 對理時’在前述暫存器設定對成為前述覆寫處理 標。則述資料區域之前述錯誤檢測處理之執行禁止旗 7. 如請求項1之錯誤檢測控制系統，其令 前述記憶體控制機構係在對荦 、， 理之錯誤檢測m 订兩述錯誤檢測處 曰戎檢測禁止貧料之前述讀出 執行特定次數之對前述錯誤檢測禁止資二步 理； 貝杆之刖述讀出處 129783.doc 200903247 剛述錯誤檢測控制機構係比較處理由前述讀出處理所 "賣出之項出資料之各個’而判定前述讀出資料之正誤。 8.如μ求項〗至6中任—項之錯誤檢測控制系統，其中 刚述冗餘資料係構成為除了前述錯誤檢測處理以外， 亦可利用於錯誤訂正處理； 、、月1述錯誤檢測機構係對前述讀出資料，依據對應之前 ^几餘貝料，執行前述錯誤檢測處理及前述錯誤訂正處 项錯誤檢測控制機構係在 之If形’禁止前述錯誤訂正處理 9. 種1C卡’其特徵在於··包含裝載有如請求 一項之錯誤檢測控制系統之ic晶片。 」至6中任 129783.doc