JPH10334695A - キャッシュメモリ及び情報処理システム - Google Patents
キャッシュメモリ及び情報処理システムInfo
- Publication number
- JPH10334695A JPH10334695A JP9136954A JP13695497A JPH10334695A JP H10334695 A JPH10334695 A JP H10334695A JP 9136954 A JP9136954 A JP 9136954A JP 13695497 A JP13695497 A JP 13695497A JP H10334695 A JPH10334695 A JP H10334695A
- Authority
- JP
- Japan
- Prior art keywords
- entry
- defective
- history storage
- reference history
- way
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 80
- 230000010365 information processing Effects 0.000 title claims description 6
- 230000002950 deficient Effects 0.000 claims abstract description 117
- 238000003860 storage Methods 0.000 claims description 60
- 230000005764 inhibitory process Effects 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 10
- 230000004044 response Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
- G06F12/126—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Static Random-Access Memory (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 この発明は、不良セルの個数にかかわらず、
かつシステム上に組み込まれた後であっても不良セルに
よりキャッシュメモリが不良品となることを回避するこ
とを課題とする。 【解決手段】 この発明は、不良セルに対応したエント
リのデータが無効状態において、LRUビット4が不良
セルのエントリをアップデートの対象としないようLR
Uビット4を書き換えた後LRU書き込み禁止フラグ1
0をセットし、不良セルに書き込みを禁止するように構
成される。
かつシステム上に組み込まれた後であっても不良セルに
よりキャッシュメモリが不良品となることを回避するこ
とを課題とする。 【解決手段】 この発明は、不良セルに対応したエント
リのデータが無効状態において、LRUビット4が不良
セルのエントリをアップデートの対象としないようLR
Uビット4を書き換えた後LRU書き込み禁止フラグ1
0をセットし、不良セルに書き込みを禁止するように構
成される。
Description
【0001】
【発明の属する技術分野】この発明は、システム上に組
み込まれた後であっても不良セルを回避できるようにし
たキャッシュメモリ及びこのキャッシュメモリを備えた
情報処理システムに関する。
み込まれた後であっても不良セルを回避できるようにし
たキャッシュメモリ及びこのキャッシュメモリを備えた
情報処理システムに関する。
【0002】
【従来の技術】キャッシュメモリは、マイクロプロセッ
サのメモリアクセスを高速化するための高速バッファメ
モリとして用いられ、近年プログラム規模の増大、微細
加工技術の向上により大容量のキャッシュメモリがマイ
クロプロセッサに搭載されている。また、1チップでキ
ャッシュシステムが構成できるような集積型キャッシュ
メモリにおいてもその大容量化が進んでいる。
サのメモリアクセスを高速化するための高速バッファメ
モリとして用いられ、近年プログラム規模の増大、微細
加工技術の向上により大容量のキャッシュメモリがマイ
クロプロセッサに搭載されている。また、1チップでキ
ャッシュシステムが構成できるような集積型キャッシュ
メモリにおいてもその大容量化が進んでいる。
【0003】このような従来のキャッシュメモリの構成
を図3を参照して説明する。
を図3を参照して説明する。
【0004】図3に示すキャッシュメモリは、4ウェイ
セットアソシアティブ方式のキャッシュメモリであり、
タグメモリアレイ101、データメモリアレイ102を
それぞれ4つ備えている。各ウェイのそれぞれのメモリ
アレイはアドレスの下位ビットがアドレスデコーダ10
3によりデコードされたデコード結果によってアクセス
され、各メモリセルの内容が読み出し/書き込み回路1
04により読み出される。タグメモリアレイ101から
読み出されたタグアドレスは各ウェイに設けられた比較
器105でアドレスの上位ビットと比較される。比較結
果において、両者が一致するウェイが存在してヒットし
た場合には、アクセスデータはヒットしたウェイに記憶
されており、データメモリアレイ102から読み出され
てヒットしたデータがウェイセレクタ106により選択
されて出力される。一方、全てのウェイで一致が検出さ
れずキャッシュミスが発生した場合には、アクセスしよ
うとしたデータはキャッシュメモリには記憶されておら
ず、外部メモリにアクセスが行われる。
セットアソシアティブ方式のキャッシュメモリであり、
タグメモリアレイ101、データメモリアレイ102を
それぞれ4つ備えている。各ウェイのそれぞれのメモリ
アレイはアドレスの下位ビットがアドレスデコーダ10
3によりデコードされたデコード結果によってアクセス
され、各メモリセルの内容が読み出し/書き込み回路1
04により読み出される。タグメモリアレイ101から
読み出されたタグアドレスは各ウェイに設けられた比較
器105でアドレスの上位ビットと比較される。比較結
果において、両者が一致するウェイが存在してヒットし
た場合には、アクセスデータはヒットしたウェイに記憶
されており、データメモリアレイ102から読み出され
てヒットしたデータがウェイセレクタ106により選択
されて出力される。一方、全てのウェイで一致が検出さ
れずキャッシュミスが発生した場合には、アクセスしよ
うとしたデータはキャッシュメモリには記憶されておら
ず、外部メモリにアクセスが行われる。
【0005】メモリアクセスの時間的/空間的局在性の
観点から、キャッシュメモリに記憶されるデータはアク
セス頻度の高いデータを格納することがシステムの性能
上最も有利である。このため、キャッシュミスが生じた
場合には、キャッシュに格納されたデータを1つ追い出
して新しいデータを格納するリプレース動作が行われ
る。このようなリプレース動作において、いずれのウェ
イのデータを追い出して新しいデータに置き換えるかを
決めるためにLRU (Least Recently Used)アルゴリズ
ムが多用される。
観点から、キャッシュメモリに記憶されるデータはアク
セス頻度の高いデータを格納することがシステムの性能
上最も有利である。このため、キャッシュミスが生じた
場合には、キャッシュに格納されたデータを1つ追い出
して新しいデータを格納するリプレース動作が行われ
る。このようなリプレース動作において、いずれのウェ
イのデータを追い出して新しいデータに置き換えるかを
決めるためにLRU (Least Recently Used)アルゴリズ
ムが多用される。
【0006】このLRUアルゴリズムは、キャッシュ内
に格納されたデータの内いずれのデータが最近アクセス
されていないかをLRUビット107により記憶し、キ
ャッシュミスが生じた場合にこのLRUビットを参照し
てデータを置き換えるウェイを決定する手法である。例
えば4ウェイセットアソシアティブ方式において、疑似
LRUアルゴリズムを用いた場合にはLRUビットは3
ビット必要であり、このLRUビット(LRU[0],
[1],[2])はヒット時にヒットしたウェイにした
がって以下に示すように書き換えられて更新される。
に格納されたデータの内いずれのデータが最近アクセス
されていないかをLRUビット107により記憶し、キ
ャッシュミスが生じた場合にこのLRUビットを参照し
てデータを置き換えるウェイを決定する手法である。例
えば4ウェイセットアソシアティブ方式において、疑似
LRUアルゴリズムを用いた場合にはLRUビットは3
ビット必要であり、このLRUビット(LRU[0],
[1],[2])はヒット時にヒットしたウェイにした
がって以下に示すように書き換えられて更新される。
【0007】
【表1】 ヒットウェイ LRU[0] LRU[1] LRU[2] 0 1 − 1 1 0 − 1 2 − 1 0 3 − 0 0 一方、キャッシュミスが発生した場合には、上記LRU
ビットを参照して、以下に示すようにアップデートを行
うウェイを決定する。
ビットを参照して、以下に示すようにアップデートを行
うウェイを決定する。
【0008】
【表2】 アップデートウェイ LRU[0] LRU[1] LRU[2] 0 0 × 0 1 1 × 0 2 × 0 1 3 × 1 1 このようなキャッシュメモリにおいて、メモリ容量の大
規模化にともないセルの不良が増大しており、これによ
る歩留まりの低下が問題となっている。そこで、少数の
不良セルを救済するために、汎用のDRAMやSRAM
等のメモリデバイスで用いられているような冗長回路を
キャッシュメモリに設けるようにしたものがある。この
手法は、例えば図3に示すように、ワード線方向(又は
ビット線方向)に余分なメモリセル108を配置し、か
つこの余分なメモリセル108に対応したスペアデコー
ダ109とLRUビット110を設け、不良セルが発見
された場合には不良セルに対応したワード線(又はビッ
ト線)を切り離し、この切り離されたワード線(又はビ
ット線)のアドレスを余分に配置されたメモリセルに割
り当てるものである。ワード線(又はビット線)の切り
離しならびに余分に配置されたメモリセルへのアドレス
の切り替えは、例えばヒューズ素子110をレーザによ
りカットすることで行われる。これにより、少数の不良
セルは救済され、セル不良の不良品を良品にすることが
可能となり、歩留まりの低下を緩和することができる。
規模化にともないセルの不良が増大しており、これによ
る歩留まりの低下が問題となっている。そこで、少数の
不良セルを救済するために、汎用のDRAMやSRAM
等のメモリデバイスで用いられているような冗長回路を
キャッシュメモリに設けるようにしたものがある。この
手法は、例えば図3に示すように、ワード線方向(又は
ビット線方向)に余分なメモリセル108を配置し、か
つこの余分なメモリセル108に対応したスペアデコー
ダ109とLRUビット110を設け、不良セルが発見
された場合には不良セルに対応したワード線(又はビッ
ト線)を切り離し、この切り離されたワード線(又はビ
ット線)のアドレスを余分に配置されたメモリセルに割
り当てるものである。ワード線(又はビット線)の切り
離しならびに余分に配置されたメモリセルへのアドレス
の切り替えは、例えばヒューズ素子110をレーザによ
りカットすることで行われる。これにより、少数の不良
セルは救済され、セル不良の不良品を良品にすることが
可能となり、歩留まりの低下を緩和することができる。
【0009】
【発明が解決しようとする課題】このような不良セルの
救済方法にあって、正規の回路とは別の余分に設けられ
る冗長回路は、構成の大型化に影響を及ぼさないように
するために、多くを設けることは困難であった。このた
め、設けられた冗長回路の分の不良セル、すなわち少数
の不良セルだけしか救済することができなかった。した
がって、設けられた冗長回路の分以上に不良セルが生じ
た場合には、全ての不良セルを救済することができず、
キャッシュメモリ全体が不良品となっていた。
救済方法にあって、正規の回路とは別の余分に設けられ
る冗長回路は、構成の大型化に影響を及ぼさないように
するために、多くを設けることは困難であった。このた
め、設けられた冗長回路の分の不良セル、すなわち少数
の不良セルだけしか救済することができなかった。した
がって、設けられた冗長回路の分以上に不良セルが生じ
た場合には、全ての不良セルを救済することができず、
キャッシュメモリ全体が不良品となっていた。
【0010】また、上記の救済方法は、メモリ製造直後
のセル不良に対しては有効であるが、キャッシュメモリ
をシステムに組み込んだ場合などには適用することがで
きなかった。
のセル不良に対しては有効であるが、キャッシュメモリ
をシステムに組み込んだ場合などには適用することがで
きなかった。
【0011】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、不良セルの個
数にかかわらず、かつシステム上に組み込まれた後であ
っても不良セルによるメモリの不良品化を回避できるキ
ャッシュメモリ及びこのキャッシュメモリを備えた情報
処理装置を提供することにある。
たものであり、その目的とするところは、不良セルの個
数にかかわらず、かつシステム上に組み込まれた後であ
っても不良セルによるメモリの不良品化を回避できるキ
ャッシュメモリ及びこのキャッシュメモリを備えた情報
処理装置を提供することにある。
【0012】
【課題を解決するための手段】上記目的を達成するため
に、請求項1記載の発明は、複数ウェイのセットアソシ
アティブ方式で、過去の参照記録に基づいてデータを更
新するある特定のアルゴリズムによりリプレースを行う
キャッシュメモリにおいて、各ウェイに共通して各エン
トリ毎に設けられ、ある特定のアルゴリズムにしたがっ
て更新され過去の参照記録を示し、リプレース時に参照
されてデータを置き換えるウェイを指示する参照履歴記
憶ビットと、前記参照履歴記憶ビットに対応して設けら
れ、参照履歴記憶ビットの書き換えを禁止する参照履歴
記憶書き換え禁止フラグを備え、パワーオン時の初期状
態において不良エントリが発見された場合に、外部から
の指令に基づいて不良エントリに対応した前記参照履歴
記憶ビットが不良エントリのウェイを指示しないように
書き換えられた後、この書き換えられた参照履歴記憶ビ
ットに対応した前記参照履歴記憶書き換え禁止フラグが
セットされ、不良エントリに対応した前記参照履歴記憶
ビットの更新時に該参照履歴記憶ビットが不良エントリ
のウェイを指示するようには書き換えられないように制
御されてなることを特徴とする。
に、請求項1記載の発明は、複数ウェイのセットアソシ
アティブ方式で、過去の参照記録に基づいてデータを更
新するある特定のアルゴリズムによりリプレースを行う
キャッシュメモリにおいて、各ウェイに共通して各エン
トリ毎に設けられ、ある特定のアルゴリズムにしたがっ
て更新され過去の参照記録を示し、リプレース時に参照
されてデータを置き換えるウェイを指示する参照履歴記
憶ビットと、前記参照履歴記憶ビットに対応して設けら
れ、参照履歴記憶ビットの書き換えを禁止する参照履歴
記憶書き換え禁止フラグを備え、パワーオン時の初期状
態において不良エントリが発見された場合に、外部から
の指令に基づいて不良エントリに対応した前記参照履歴
記憶ビットが不良エントリのウェイを指示しないように
書き換えられた後、この書き換えられた参照履歴記憶ビ
ットに対応した前記参照履歴記憶書き換え禁止フラグが
セットされ、不良エントリに対応した前記参照履歴記憶
ビットの更新時に該参照履歴記憶ビットが不良エントリ
のウェイを指示するようには書き換えられないように制
御されてなることを特徴とする。
【0013】請求項2記載の発明は、請求項1記載のキ
ャッシュメモリにおいて、それぞれのウェイの各エント
リに対応して設けられ、記憶内容の有効/無効を示すバ
リッドビットを有し、動作中に不良エントリが発見され
た場合には、外部からの指令に基づいて不良エントリに
対応した前記バリッドビットが無効状態に書き換えら
れ、かつ不良エントリに対応した前記参照履歴記憶ビッ
トが不良エントリのウェイを指示しないように書き換え
られた後、この書き換えられた参照履歴記憶ビットに対
応した前記参照履歴記憶書き換え禁止フラグがセットさ
れ、不良エントリに対応した前記参照履歴記憶ビットの
更新時に該参照履歴記憶ビットが不良エントリのウェイ
を指示するようには書き換えられないように制御されて
なることを特徴とする。
ャッシュメモリにおいて、それぞれのウェイの各エント
リに対応して設けられ、記憶内容の有効/無効を示すバ
リッドビットを有し、動作中に不良エントリが発見され
た場合には、外部からの指令に基づいて不良エントリに
対応した前記バリッドビットが無効状態に書き換えら
れ、かつ不良エントリに対応した前記参照履歴記憶ビッ
トが不良エントリのウェイを指示しないように書き換え
られた後、この書き換えられた参照履歴記憶ビットに対
応した前記参照履歴記憶書き換え禁止フラグがセットさ
れ、不良エントリに対応した前記参照履歴記憶ビットの
更新時に該参照履歴記憶ビットが不良エントリのウェイ
を指示するようには書き換えられないように制御されて
なることを特徴とする。
【0014】請求項3記載の発明は、請求項1又は2記
載のキャッシュメモリにおいて、パワーオン時にアドレ
スならびにテストデータを供給してキャッシュメモリを
テストし不良セルを検出するビルトインセルフテスト回
路を内蔵したことを特徴とする。
載のキャッシュメモリにおいて、パワーオン時にアドレ
スならびにテストデータを供給してキャッシュメモリを
テストし不良セルを検出するビルトインセルフテスト回
路を内蔵したことを特徴とする。
【0015】請求項4記載の発明は、前記請求項3記載
のキャッシュメモリと、前記ビルトインセルフテスト回
路のテスト結果を受けて、テスト結果において不良セル
が検出された場合は、検出された不良セルのエントリに
対応した前記参照履歴記憶ビットを不良エントリのウェ
イを指示しないように書き換えた後、この書き換えた参
照履歴記憶ビットに対応した前記参照履歴記憶書き換え
禁止フラグをセットし、又は動作中に不良セルが検出さ
れた場合には、検出された不良セルのエントリに対応し
た前記バリッドビットを無効状態に書き換え、かつ検出
された不良セルのエントリに対応した前記参照履歴記憶
ビットを不良エントリのウェイを指示しないように書き
換えた後、この書き換えた参照履歴記憶ビットに対応し
た前記参照履歴記憶書き換え禁止フラグをセットし、不
良エントリに対応した前記参照履歴記憶ビットの更新時
に該参照履歴記憶ビットが不良エントリのウェイを指示
するようには書き換えられないように制御するプロセッ
サを有することを特徴とする。
のキャッシュメモリと、前記ビルトインセルフテスト回
路のテスト結果を受けて、テスト結果において不良セル
が検出された場合は、検出された不良セルのエントリに
対応した前記参照履歴記憶ビットを不良エントリのウェ
イを指示しないように書き換えた後、この書き換えた参
照履歴記憶ビットに対応した前記参照履歴記憶書き換え
禁止フラグをセットし、又は動作中に不良セルが検出さ
れた場合には、検出された不良セルのエントリに対応し
た前記バリッドビットを無効状態に書き換え、かつ検出
された不良セルのエントリに対応した前記参照履歴記憶
ビットを不良エントリのウェイを指示しないように書き
換えた後、この書き換えた参照履歴記憶ビットに対応し
た前記参照履歴記憶書き換え禁止フラグをセットし、不
良エントリに対応した前記参照履歴記憶ビットの更新時
に該参照履歴記憶ビットが不良エントリのウェイを指示
するようには書き換えられないように制御するプロセッ
サを有することを特徴とする。
【0016】請求項5記載の発明は、前記請求項1又は
2記載のキャッシュメモリと、パワーオン時にテストベ
クタを使用して前記キャッシュメモリをテストし、テス
ト結果において不良セルが検出された場合は、検出され
た不良セルのエントリに対応した前記参照履歴記憶ビッ
トを不良エントリのウェイを指示しないように書き換え
た後、この書き換えた参照履歴記憶ビットに対応した前
記参照履歴記憶書き換え禁止フラグをセットし、又は動
作中に不良セルが検出された場合には、検出された不良
セルのエントリに対応した前記バリッドビットを無効状
態に書き換え、かつ検出された不良セルのエントリに対
応した前記参照履歴記憶ビットを不良エントリのウェイ
を指示しないように書き換えた後、この書き換えた参照
履歴記憶ビットに対応した前記参照履歴記憶書き換え禁
止フラグをセットし、不良エントリに対応した前記参照
履歴記憶ビットの更新時に該参照履歴記憶ビットが不良
エントリのウェイを指示するようには書き換えられない
ように制御するプロセッサを有することを特徴とする。
2記載のキャッシュメモリと、パワーオン時にテストベ
クタを使用して前記キャッシュメモリをテストし、テス
ト結果において不良セルが検出された場合は、検出され
た不良セルのエントリに対応した前記参照履歴記憶ビッ
トを不良エントリのウェイを指示しないように書き換え
た後、この書き換えた参照履歴記憶ビットに対応した前
記参照履歴記憶書き換え禁止フラグをセットし、又は動
作中に不良セルが検出された場合には、検出された不良
セルのエントリに対応した前記バリッドビットを無効状
態に書き換え、かつ検出された不良セルのエントリに対
応した前記参照履歴記憶ビットを不良エントリのウェイ
を指示しないように書き換えた後、この書き換えた参照
履歴記憶ビットに対応した前記参照履歴記憶書き換え禁
止フラグをセットし、不良エントリに対応した前記参照
履歴記憶ビットの更新時に該参照履歴記憶ビットが不良
エントリのウェイを指示するようには書き換えられない
ように制御するプロセッサを有することを特徴とする。
【0017】
【発明の実施の形態】以下、図面を用いてこの発明の実
施の形態を説明する。
施の形態を説明する。
【0018】図1は請求項1又は2記載の発明の一実施
形態に係わるキャッシュメモリの構成を示す図である。
形態に係わるキャッシュメモリの構成を示す図である。
【0019】図1において、この実施形態のキャッシュ
メモリは、4ウェイのセットアソシアティブ方式で、図
3に示すキャッシュメモリと同様にタグアドレスを格納
するタグメモリ1と、タグメモリ1に格納されたタグア
ドレスに対応してデータを格納するデータメモリ2と、
外部から与えられる下位アドレスをデコードしてタグア
レイ1をアクセスするアドレスデコーダ3と、各ウェイ
に共通して各エントリ毎に設けられて前述したLRUア
ルゴリズムにしたがって更新され過去の参照記録を示し
リプレース時に参照されてデータを置き換えるウェイを
指示するLRUビット4と、タグアレイ1に対してタグ
アレイ1の内容を読み出しあるいは書き込む読み出し/
書き込み回路5と、データアレイ2に対してデータを読
み出しあるいは書き込む読み出し/書き込み回路6と、
外部から与えられた上位アドレスとタグメモリ1から読
み出されたタグアドレスを比較してキャッシュヒット/
キャッシュミスを判別する比較器7と、比較器7の比較
結果に基づいてヒットしたウェイからデータを選択して
読み出すウェイセレクタ8を備え、過去の参照記録に基
づいてデータを更新するLRU(Least Recently Used)
アルゴリズムによりリプレースを行うキャッシュメモリ
において、タグアレイ1の一部に設けられデータアレイ
2に格納されたデータの有効/無効を示すバリッドビッ
ト9と、LRUビット4に対応して設けられLRUビッ
ト4の書き換えを禁止するLRU書き換え禁止フラグ1
0と、LRUビット4又はLRU書き換え禁止フラグ1
0を読み出しあるいは書き込む読み出し/書き込み回路
11を有し、キャッシュメモリのパワーオン時における
初期状態の全データ無効状態において不良エントリが発
見された場合に、外部からの指令に基づいて不良エント
リに対応したLRUビット4が不良エントリのウェイを
指示しないように書き換えられた後、この書き換えられ
たLRUビット4に対応したLRU書き換え禁止フラグ
10がセットされ、不良エントリに対応したLRUビッ
ト4の更新時にこのLRUビット4が不良エントリのウ
ェイを指示するようには書き換えられないように制御さ
れる。または、上記に加えて、キャッシュメモリの動作
中にパリティチェック等により不良エントリが発見され
た場合には、外部からの指令に基づいて不良エントリに
対応したバリッドビット9が無効状態に書き換えられ、
かつ不良エントリに対応したLRUビット4が不良エン
トリのウェイを指示しないように書き換えられた後、こ
の書き換えられたLRUビット4に対応したLRU書き
換え禁止フラグ10がセットされ、不良エントリに対応
したLRUビット4の更新時にこのLRUビットが不良
エントリのウェイを指示するようには書き換えられない
ように制御される。
メモリは、4ウェイのセットアソシアティブ方式で、図
3に示すキャッシュメモリと同様にタグアドレスを格納
するタグメモリ1と、タグメモリ1に格納されたタグア
ドレスに対応してデータを格納するデータメモリ2と、
外部から与えられる下位アドレスをデコードしてタグア
レイ1をアクセスするアドレスデコーダ3と、各ウェイ
に共通して各エントリ毎に設けられて前述したLRUア
ルゴリズムにしたがって更新され過去の参照記録を示し
リプレース時に参照されてデータを置き換えるウェイを
指示するLRUビット4と、タグアレイ1に対してタグ
アレイ1の内容を読み出しあるいは書き込む読み出し/
書き込み回路5と、データアレイ2に対してデータを読
み出しあるいは書き込む読み出し/書き込み回路6と、
外部から与えられた上位アドレスとタグメモリ1から読
み出されたタグアドレスを比較してキャッシュヒット/
キャッシュミスを判別する比較器7と、比較器7の比較
結果に基づいてヒットしたウェイからデータを選択して
読み出すウェイセレクタ8を備え、過去の参照記録に基
づいてデータを更新するLRU(Least Recently Used)
アルゴリズムによりリプレースを行うキャッシュメモリ
において、タグアレイ1の一部に設けられデータアレイ
2に格納されたデータの有効/無効を示すバリッドビッ
ト9と、LRUビット4に対応して設けられLRUビッ
ト4の書き換えを禁止するLRU書き換え禁止フラグ1
0と、LRUビット4又はLRU書き換え禁止フラグ1
0を読み出しあるいは書き込む読み出し/書き込み回路
11を有し、キャッシュメモリのパワーオン時における
初期状態の全データ無効状態において不良エントリが発
見された場合に、外部からの指令に基づいて不良エント
リに対応したLRUビット4が不良エントリのウェイを
指示しないように書き換えられた後、この書き換えられ
たLRUビット4に対応したLRU書き換え禁止フラグ
10がセットされ、不良エントリに対応したLRUビッ
ト4の更新時にこのLRUビット4が不良エントリのウ
ェイを指示するようには書き換えられないように制御さ
れる。または、上記に加えて、キャッシュメモリの動作
中にパリティチェック等により不良エントリが発見され
た場合には、外部からの指令に基づいて不良エントリに
対応したバリッドビット9が無効状態に書き換えられ、
かつ不良エントリに対応したLRUビット4が不良エン
トリのウェイを指示しないように書き換えられた後、こ
の書き換えられたLRUビット4に対応したLRU書き
換え禁止フラグ10がセットされ、不良エントリに対応
したLRUビット4の更新時にこのLRUビットが不良
エントリのウェイを指示するようには書き換えられない
ように制御される。
【0020】LRU書き換え禁止フラグ10は、前述し
たと同様にしてヒット時の更新ならびにリプレース時の
アップデートが行われる疑似LRUアルゴリズムの3ビ
ットのLRUビット4(LRU[0],[1],
[2])に対して、2ビットのフラグとして設けられて
いる。すなわち、LRU書き換え禁止フラグ[0]がセ
ットされている場合は、LRUビット4の内LRU
[0]の書き換えが禁止され、LRU書き換え禁止フラ
グ[1]がセットされている場合には、LRUビット4
の内LRU[1]の書き換えが禁止される。
たと同様にしてヒット時の更新ならびにリプレース時の
アップデートが行われる疑似LRUアルゴリズムの3ビ
ットのLRUビット4(LRU[0],[1],
[2])に対して、2ビットのフラグとして設けられて
いる。すなわち、LRU書き換え禁止フラグ[0]がセ
ットされている場合は、LRUビット4の内LRU
[0]の書き換えが禁止され、LRU書き換え禁止フラ
グ[1]がセットされている場合には、LRUビット4
の内LRU[1]の書き換えが禁止される。
【0021】したがって、ウェイ0に不良セルが発見さ
れた場合は、不良セルのエントリに対応したLRU
[0]に“1”が書き込まれた後LRU書き込み禁止フ
ラグ[0]がセットされ、ウェイ1に不良セルが発見さ
れた場合は、不良セルのエントリに対応したLRU
[0]に“0”が書き込まれた後LRU書き込み禁止フ
ラグ[0]がセットされ、ウェイ2に不良セルが発見さ
れた場合は、不良セルのエントリに対応したLRU
[1]に“1”が書き込まれた後LRU書き込み禁止フ
ラグ[1]がセットされ、ウェイ3に不良セルが発見さ
れた場合は、不良セルのエントリに対応したLRU
[1]に“0”が書き込まれた後LRU書き込み禁止フ
ラグ[1]がセットされる。
れた場合は、不良セルのエントリに対応したLRU
[0]に“1”が書き込まれた後LRU書き込み禁止フ
ラグ[0]がセットされ、ウェイ1に不良セルが発見さ
れた場合は、不良セルのエントリに対応したLRU
[0]に“0”が書き込まれた後LRU書き込み禁止フ
ラグ[0]がセットされ、ウェイ2に不良セルが発見さ
れた場合は、不良セルのエントリに対応したLRU
[1]に“1”が書き込まれた後LRU書き込み禁止フ
ラグ[1]がセットされ、ウェイ3に不良セルが発見さ
れた場合は、不良セルのエントリに対応したLRU
[1]に“0”が書き込まれた後LRU書き込み禁止フ
ラグ[1]がセットされる。
【0022】これにより、パワーオン時の初期状態にお
いて、不良セルが発見された場合は、不良セルが発見さ
れたウェイをアップデートするウェイとして指示するL
RUビトがアップデートしないように書き換えられ、そ
の後の書き換えが禁止される。すなわち、例えばウェイ
0に不良セルがある場合は、LRU[0]が“1”に書
き換えられることによりリプレース時のアップデートの
際にLRUビット4がウェイ0を指示せずウェイ1、ウ
ェイ2又はウェイ3を指示するようになり、かつLRU
書き換え禁止フラグ[0]がセットされることによりこ
の状態が固定される。なお、ウェイ1〜3においても同
様である。
いて、不良セルが発見された場合は、不良セルが発見さ
れたウェイをアップデートするウェイとして指示するL
RUビトがアップデートしないように書き換えられ、そ
の後の書き換えが禁止される。すなわち、例えばウェイ
0に不良セルがある場合は、LRU[0]が“1”に書
き換えられることによりリプレース時のアップデートの
際にLRUビット4がウェイ0を指示せずウェイ1、ウ
ェイ2又はウェイ3を指示するようになり、かつLRU
書き換え禁止フラグ[0]がセットされることによりこ
の状態が固定される。なお、ウェイ1〜3においても同
様である。
【0023】したがって、初期状態、すなわち有効なデ
ータが書き込まれておらず全てのエントリが無効状態に
おいてLRU書き換え禁止フラグがセットされるので、
キャッシュメモリに初期状態から順次データが蓄積され
ていく過程において不良セルに対応したウェイでは書き
込みが行われず無効状態のままとなる。一方、動作中に
パリティチェック等により不良セルが発見された場合に
は、バリッドビット9が無効状態に書き換えられた後上
述したと同様にしてLRU書き換え禁止フラグがセット
される。これにより、この不良セルからの読み出しは常
にキャッシュミスとなる。ゆえに、この不良セルに対応
したエントリのウェイは、実質的にキャッシュメモリの
メモリセルとして機能しないことになり、不良セルの部
分だけを回避することができる。
ータが書き込まれておらず全てのエントリが無効状態に
おいてLRU書き換え禁止フラグがセットされるので、
キャッシュメモリに初期状態から順次データが蓄積され
ていく過程において不良セルに対応したウェイでは書き
込みが行われず無効状態のままとなる。一方、動作中に
パリティチェック等により不良セルが発見された場合に
は、バリッドビット9が無効状態に書き換えられた後上
述したと同様にしてLRU書き換え禁止フラグがセット
される。これにより、この不良セルからの読み出しは常
にキャッシュミスとなる。ゆえに、この不良セルに対応
したエントリのウェイは、実質的にキャッシュメモリの
メモリセルとして機能しないことになり、不良セルの部
分だけを回避することができる。
【0024】パワーオン時の不良セルの発見は、このキ
ャッシュメモリが組み込まれたシステム、例えば情報処
理システムのプロセッサの制御の下にテストベクタを用
いて行われる。また、LRUビット4の更新ならびにL
RU書き換え禁止フラグ10のセット/リセットは、不
良セルの検査結果に基づいてシステム側のプロセッサか
らの指令にしたがって行われる。
ャッシュメモリが組み込まれたシステム、例えば情報処
理システムのプロセッサの制御の下にテストベクタを用
いて行われる。また、LRUビット4の更新ならびにL
RU書き換え禁止フラグ10のセット/リセットは、不
良セルの検査結果に基づいてシステム側のプロセッサか
らの指令にしたがって行われる。
【0025】このようなキャッシュメモリにおいては、
不良セルの個数にかかわらず不良セルを回避してキャッ
シュメモリ全体を良品として機能させることができる。
また、キャッシュメモリがシステムに組み込まれた後で
あっても、容易に実施することができる。さらに、記憶
されたデータを読み出す読み出し系の構成は従来と何等
かわらないので、読み出しスピードに影響を与えること
はなく、読み出し時に何等かの情報を参照して不良セル
を識別する手法に比べて読み出しスピードの低下を招く
ことはない。また、全てのウェイの各エントリに何等か
の情報を設けることにより不良セルを識別する手法に比
べて構成が小型化できる。例えば1ウェイが256エン
トリの4ウェイの場合は、各ウェイの各エントリに例え
ば1ビットの情報を設ける場合は256×4=1024
ビットが必要になるのに比べて、この実施例では、各ウ
ェイ共通で1エントリ当たり2ビットのLRU書き換え
禁止フラグが設けられているので256×2=512ビ
ットとなり、構成が半減できる。さらに、この実施形態
のキャッシュメモリでは、単に書き込みを禁止して不良
セルを使用しないようにしているので、回路構成が簡単
で制御が容易である。
不良セルの個数にかかわらず不良セルを回避してキャッ
シュメモリ全体を良品として機能させることができる。
また、キャッシュメモリがシステムに組み込まれた後で
あっても、容易に実施することができる。さらに、記憶
されたデータを読み出す読み出し系の構成は従来と何等
かわらないので、読み出しスピードに影響を与えること
はなく、読み出し時に何等かの情報を参照して不良セル
を識別する手法に比べて読み出しスピードの低下を招く
ことはない。また、全てのウェイの各エントリに何等か
の情報を設けることにより不良セルを識別する手法に比
べて構成が小型化できる。例えば1ウェイが256エン
トリの4ウェイの場合は、各ウェイの各エントリに例え
ば1ビットの情報を設ける場合は256×4=1024
ビットが必要になるのに比べて、この実施例では、各ウ
ェイ共通で1エントリ当たり2ビットのLRU書き換え
禁止フラグが設けられているので256×2=512ビ
ットとなり、構成が半減できる。さらに、この実施形態
のキャッシュメモリでは、単に書き込みを禁止して不良
セルを使用しないようにしているので、回路構成が簡単
で制御が容易である。
【0026】図2は請求項3記載の発明の一実施形態に
係わるキャッシュメモリの構成を示す図である。
係わるキャッシュメモリの構成を示す図である。
【0027】図2において、この実施形態の特徴とする
ところは、図1に示すキャッシュメモリの構成に比べて
ビルトインセルフテスト(BIST)回路12を備え、
このBIST回路12のアドレス発生器13からアドレ
スを発生するとともにデータ発生器15からデータを発
生し、また制御回路14によりLRUビット4ならびに
LRU書き換え禁止フラグ10を制御し、タグアレイ1
又はデータアレイ2から読み出された内容を比較器16
により期待値と比較することにより、パワーオン時に不
良セルを検出するようにしたことにあり、他の構成なら
びに作用は図1に示すキャッシュメモリと同様である。
ところは、図1に示すキャッシュメモリの構成に比べて
ビルトインセルフテスト(BIST)回路12を備え、
このBIST回路12のアドレス発生器13からアドレ
スを発生するとともにデータ発生器15からデータを発
生し、また制御回路14によりLRUビット4ならびに
LRU書き換え禁止フラグ10を制御し、タグアレイ1
又はデータアレイ2から読み出された内容を比較器16
により期待値と比較することにより、パワーオン時に不
良セルを検出するようにしたことにあり、他の構成なら
びに作用は図1に示すキャッシュメモリと同様である。
【0028】このような実施形態にあっては、図1に示
す実施形態で得られる効果に加えて、キャッシュメモリ
単独での不良セルの検出が可能となり、不良セルの検出
機能が備えられていないシステムにも組み込むことがで
きる。
す実施形態で得られる効果に加えて、キャッシュメモリ
単独での不良セルの検出が可能となり、不良セルの検出
機能が備えられていないシステムにも組み込むことがで
きる。
【0029】なお、上記実施形態では、疑似LRUアル
ゴリズムに代えて6ビットのLRUビットを使用する完
全なLRUアルゴリズムを使用しても実現することがで
き、また4ウェイに代えて2ウェイや8ウェイの他のウ
ェイでも適用可能である。また、データの更新を行うア
ルゴリズムは、LRUアルゴリズムに限らず例えばFI
FO等の従来から用いられている他のアリゴリズムを使
用してもよい。
ゴリズムに代えて6ビットのLRUビットを使用する完
全なLRUアルゴリズムを使用しても実現することがで
き、また4ウェイに代えて2ウェイや8ウェイの他のウ
ェイでも適用可能である。また、データの更新を行うア
ルゴリズムは、LRUアルゴリズムに限らず例えばFI
FO等の従来から用いられている他のアリゴリズムを使
用してもよい。
【0030】
【発明の効果】以上説明したように、この発明によれ
ば、不良セルに対応したエントリのデータが無効状態に
おいてそのエントリの書き込みを禁止するようにしたの
で、簡単ならびに小型な構成かつ容易な制御の下で不良
セルの個数にかかわらず不良セルを回避することができ
る。また、従来と同様な読み出し系の構成を採用してい
るので、データの読み出しスピードを低下させることは
回避できる。
ば、不良セルに対応したエントリのデータが無効状態に
おいてそのエントリの書き込みを禁止するようにしたの
で、簡単ならびに小型な構成かつ容易な制御の下で不良
セルの個数にかかわらず不良セルを回避することができ
る。また、従来と同様な読み出し系の構成を採用してい
るので、データの読み出しスピードを低下させることは
回避できる。
【図1】請求項1又は2記載の発明の一実施形態に係わ
るキャッシュメモリの構成を示す図である。
るキャッシュメモリの構成を示す図である。
【図2】請求項3記載の発明の一実施形態に係わるキャ
ッシュメモリの構成を示す図である。
ッシュメモリの構成を示す図である。
【図3】従来のキャッシュメモリの構成を示す図であ
る。
る。
1 タグアレイ 2 データアレイ 3 アドレスデコーダ 4 LRUビット 5,6,11 読み出し/書き込み回路 7,16 比較器 8 ウェイセレクタ 9 バリッドビット 10 LRU書き込み禁止フラグ 12 ビルトインセルフテスト回路 13 アドレス発生器 14 制御回路 15 データ発生器
Claims (5)
- 【請求項1】 複数ウェイのセットアソシアティブ方式
で、過去の参照記録に基づいてデータを更新するある特
定のアルゴリズムによりリプレースを行うキャッシュメ
モリにおいて、 各ウェイに共通して各エントリ毎に設けられ、ある特定
のアルゴリズムにしたがって更新され過去の参照記録を
示し、リプレース時に参照されてデータを置き換えるウ
ェイを指示する参照履歴記憶ビットと、 前記参照履歴記憶ビットに対応して設けられ、参照履歴
記憶ビットの書き換えを禁止する参照履歴記憶書き換え
禁止フラグを備え、 パワーオン時の初期状態において不良エントリが発見さ
れた場合に、外部からの指令に基づいて不良エントリに
対応した前記参照履歴記憶ビットが不良エントリのウェ
イを指示しないように書き換えられた後、この書き換え
られた参照履歴記憶ビットに対応した前記参照履歴記憶
書き換え禁止フラグがセットされ、不良エントリに対応
した前記参照履歴記憶ビットの更新時に該参照履歴記憶
ビットが不良エントリのウェイを指示するようには書き
換えられないように制御されてなることを特徴とするキ
ャッシュメモリ。 - 【請求項2】 それぞれのウェイの各エントリに対応し
て設けられ、記憶内容の有効/無効を示すバリッドビッ
トを有し、 動作中に不良エントリが発見された場合には、外部から
の指令に基づいて不良エントリに対応した前記バリッド
ビットが無効状態に書き換えられ、かつ不良エントリに
対応した前記参照履歴記憶ビットが不良エントリのウェ
イを指示しないように書き換えられた後、この書き換え
られた参照履歴記憶ビットに対応した前記参照履歴記憶
書き換え禁止フラグがセットされ、不良エントリに対応
した前記参照履歴記憶ビットの更新時に該参照履歴記憶
ビットが不良エントリのウェイを指示するようには書き
換えられないように制御されてなることを特徴とする請
求項1記載のキャッシュメモリ。 - 【請求項3】 パワーオン時にアドレスならびにテスト
データを供給してキャッシュメモリをテストし不良セル
を検出するビルトインセルフテスト回路を内蔵したこと
を特徴とする請求項1又は2記載のキャッシュメモリ。 - 【請求項4】 前記請求項3記載のキャッシュメモリ
と、 前記ビルトインセルフテスト回路のテスト結果を受け
て、テスト結果において不良セルが検出された場合は、
検出された不良セルのエントリに対応した前記参照履歴
記憶ビットを不良エントリのウェイを指示しないように
書き換えた後、この書き換えた参照履歴記憶ビットに対
応した前記参照履歴記憶書き換え禁止フラグをセット
し、又は動作中に不良セルが検出された場合には、検出
された不良セルのエントリに対応した前記バリッドビッ
トを無効状態に書き換え、かつ検出された不良セルのエ
ントリに対応した前記参照履歴記憶ビットを不良エント
リのウェイを指示しないように書き換えた後、この書き
換えた参照履歴記憶ビットに対応した前記参照履歴記憶
書き換え禁止フラグをセットし、不良エントリに対応し
た前記参照履歴記憶ビットの更新時に該参照履歴記憶ビ
ットが不良エントリのウェイを指示するようには書き換
えられないように制御するプロセッサを有することを特
徴とする情報処理システム。 - 【請求項5】 前記請求項1又は2記載のキャッシュメ
モリと、 パワーオン時にテストベクタを使用して前記キャッシュ
メモリをテストし、テスト結果において不良セルが検出
された場合は、検出された不良セルのエントリに対応し
た前記参照履歴記憶ビットを不良エントリのウェイを指
示しないように書き換えた後、この書き換えた参照履歴
記憶ビットに対応した前記参照履歴記憶書き換え禁止フ
ラグをセットし、又は動作中に不良セルが検出された場
合には、検出された不良セルのエントリに対応した前記
バリッドビットを無効状態に書き換え、かつ検出された
不良セルのエントリに対応した前記参照履歴記憶ビット
を不良エントリのウェイを指示しないように書き換えた
後、この書き換えた参照履歴記憶ビットに対応した前記
参照履歴記憶書き換え禁止フラグをセットし、不良エン
トリに対応した前記参照履歴記憶ビットの更新時に該参
照履歴記憶ビットが不良エントリのウェイを指示するよ
うには書き換えられないように制御するプロセッサを有
することを特徴とする情報処理システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9136954A JPH10334695A (ja) | 1997-05-27 | 1997-05-27 | キャッシュメモリ及び情報処理システム |
US09/084,380 US6145055A (en) | 1997-05-27 | 1998-05-27 | Cache memory having flags for inhibiting rewrite of replacement algorithm area corresponding to fault cell and information processing system having such a cache memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9136954A JPH10334695A (ja) | 1997-05-27 | 1997-05-27 | キャッシュメモリ及び情報処理システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10334695A true JPH10334695A (ja) | 1998-12-18 |
Family
ID=15187398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9136954A Pending JPH10334695A (ja) | 1997-05-27 | 1997-05-27 | キャッシュメモリ及び情報処理システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US6145055A (ja) |
JP (1) | JPH10334695A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006040176A (ja) * | 2004-07-29 | 2006-02-09 | Fujitsu Ltd | キャッシュメモリ装置およびメモリ制御方法 |
WO2007097026A1 (ja) | 2006-02-27 | 2007-08-30 | Fujitsu Limited | キャッシュ制御装置およびキャッシュ制御プログラム |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3279253B2 (ja) * | 1998-05-27 | 2002-04-30 | 日本電気株式会社 | キャッシュページの管理方法およびキャッシュページの管理プログラムを記憶した媒体 |
US6263408B1 (en) * | 1999-03-31 | 2001-07-17 | International Business Machines Corporation | Method and apparatus for implementing automatic cache variable update |
US6584584B1 (en) * | 2000-04-10 | 2003-06-24 | Opentv, Inc. | Method and apparatus for detecting errors in a First-In-First-Out buffer |
GB2367646B (en) * | 2000-10-03 | 2002-11-20 | Sun Microsystems Inc | Resource access control |
GB2367647B (en) * | 2000-10-03 | 2002-11-20 | Sun Microsystems Inc | Resource access control for a processor |
GB2367648B (en) * | 2000-10-03 | 2002-08-28 | Sun Microsystems Inc | Multiple trap avoidance mechanism |
GB2367645B (en) * | 2000-10-03 | 2002-11-20 | Sun Microsystems Inc | Memory access control |
US6452823B1 (en) * | 2001-01-31 | 2002-09-17 | Motorola, Inc. | Non-volatile magnetic cache memory and method of use |
US7055074B2 (en) * | 2001-04-25 | 2006-05-30 | Hewlett-Packard Development Company, L.P. | Device to inhibit duplicate cache repairs |
ATE313847T1 (de) * | 2001-06-20 | 2006-01-15 | Broadcom Corp | Selbsttest-schaltung für cache-speicher |
KR100481849B1 (ko) * | 2001-12-04 | 2005-04-11 | 삼성전자주식회사 | 용량 변경이 가능한 캐쉬 메모리 및 이를 구비한 프로세서칩 |
US7555633B1 (en) * | 2003-11-03 | 2009-06-30 | Advanced Micro Devices, Inc. | Instruction cache prefetch based on trace cache eviction |
US20050125615A1 (en) * | 2003-12-04 | 2005-06-09 | International Business Machines Corporation | Methods and apparatus for writing an LRU bit |
JP4160625B1 (ja) * | 2007-04-04 | 2008-10-01 | シャープ株式会社 | 誤り検出制御システム |
US7809980B2 (en) * | 2007-12-06 | 2010-10-05 | Jehoda Refaeli | Error detector in a cache memory using configurable way redundancy |
US8275945B2 (en) | 2008-02-05 | 2012-09-25 | Spansion Llc | Mitigation of flash memory latency and bandwidth limitations via a write activity log and buffer |
US8352671B2 (en) * | 2008-02-05 | 2013-01-08 | Spansion Llc | Partial allocate paging mechanism using a controller and a buffer |
US8332572B2 (en) | 2008-02-05 | 2012-12-11 | Spansion Llc | Wear leveling mechanism using a DRAM buffer |
US8209463B2 (en) * | 2008-02-05 | 2012-06-26 | Spansion Llc | Expansion slots for flash memory based random access memory subsystem |
US8010847B2 (en) | 2008-09-30 | 2011-08-30 | Infineon Technologies Ag | Memory repair |
US9205587B2 (en) | 2012-08-08 | 2015-12-08 | Synventive Molding Solutions, Inc. | Flow control apparatus and method |
US8645752B2 (en) * | 2011-11-08 | 2014-02-04 | Micron Technology, Inc. | Apparatuses and methods for operating a memory device |
CN109390027B (zh) * | 2017-08-08 | 2021-05-07 | 慧荣科技股份有限公司 | 解码方法及相关的闪存控制器与电子装置 |
CN117093511B (zh) * | 2023-09-04 | 2024-05-10 | 海光云芯集成电路设计(上海)有限公司 | 访存控制方法、访存控制装置、芯片及电子设备 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5019971A (en) * | 1987-04-13 | 1991-05-28 | Prime Computer, Inc. | High availability cache organization |
US5070502A (en) * | 1989-06-23 | 1991-12-03 | Digital Equipment Corporation | Defect tolerant set associative cache |
JPH09146836A (ja) * | 1995-11-21 | 1997-06-06 | Kofu Nippon Denki Kk | キャッシュ索引の障害訂正装置 |
US5805606A (en) * | 1997-03-13 | 1998-09-08 | International Business Machines Corporation | Cache module fault isolation techniques |
US5835504A (en) * | 1997-04-17 | 1998-11-10 | International Business Machines Corporation | Soft fuses using bist for cache self test |
-
1997
- 1997-05-27 JP JP9136954A patent/JPH10334695A/ja active Pending
-
1998
- 1998-05-27 US US09/084,380 patent/US6145055A/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006040176A (ja) * | 2004-07-29 | 2006-02-09 | Fujitsu Ltd | キャッシュメモリ装置およびメモリ制御方法 |
JP4669244B2 (ja) * | 2004-07-29 | 2011-04-13 | 富士通株式会社 | キャッシュメモリ装置およびメモリ制御方法 |
WO2007097026A1 (ja) | 2006-02-27 | 2007-08-30 | Fujitsu Limited | キャッシュ制御装置およびキャッシュ制御プログラム |
Also Published As
Publication number | Publication date |
---|---|
US6145055A (en) | 2000-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10334695A (ja) | キャッシュメモリ及び情報処理システム | |
US6011734A (en) | Fuseless memory repair system and method of operation | |
US8977820B2 (en) | Handling of hard errors in a cache of a data processing apparatus | |
US8291168B2 (en) | Disabling cache portions during low voltage operations | |
US5666482A (en) | Method and system for bypassing a faulty line of data or its associated tag of a set associative cache memory | |
US5070502A (en) | Defect tolerant set associative cache | |
US6052798A (en) | System and method for remapping defective memory locations | |
JP2837804B2 (ja) | 完全統合型キャッシュ・アーキテクチャ | |
US20040255209A1 (en) | Apparatus and method for compressing redundancy information for embedded memories, including cache memories, of integrated circuits | |
US20080270703A1 (en) | Method and system for managing memory transactions for memory repair | |
KR20190087499A (ko) | 태그 매칭 명령에 응답하는 저장회로 | |
US6678790B1 (en) | Microprocessor chip having a memory that is reconfigurable to function as on-chip main memory or an on-chip cache | |
US9984766B1 (en) | Memory protection circuitry testing and memory scrubbing using memory built-in self-test | |
US10528473B2 (en) | Disabling cache portions during low voltage operations | |
EP0626644B1 (en) | Structure to utilize a partially functional cache memory | |
US5708789A (en) | Structure to utilize a partially functional cache memory by invalidation of faulty cache memory locations | |
JPH10320280A (ja) | キャッシュに値を格納する方法及びコンピュータ・システム | |
US20050223273A1 (en) | Device and method for configuring a cache tag in accordance with burst length | |
JPH10320279A (ja) | 回復可能な高速ディレクトリ・アクセス方法 | |
US6918071B2 (en) | Yield improvement through probe-based cache size reduction | |
JP3659350B2 (ja) | 高性能eDRAM用の新しいマイクロ・セル冗長性方式 | |
KR100274565B1 (ko) | 반도체 메모리 디바이스 | |
JP2997370B2 (ja) | キャッシュメモリ | |
US9141451B2 (en) | Memory having improved reliability for certain data types | |
JP2701703B2 (ja) | キャッシュメモリ |