TW200849589A - Manufacturing method of CMOS transistor having enhanced electron mobility in NMOS component region - Google Patents
Manufacturing method of CMOS transistor having enhanced electron mobility in NMOS component region Download PDFInfo
- Publication number
- TW200849589A TW200849589A TW96119834A TW96119834A TW200849589A TW 200849589 A TW200849589 A TW 200849589A TW 96119834 A TW96119834 A TW 96119834A TW 96119834 A TW96119834 A TW 96119834A TW 200849589 A TW200849589 A TW 200849589A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- semiconductor substrate
- region
- complementary
- semiconductor
- Prior art date
Links
Description
200849589 九、發明說明: 【發明所屬之技術領域】 本發明係與互補式金氧半電晶體(CMOS )有關’更 詳而言之是指一種可提升NM0S元件區電子遷移率 (mobi 1 ity)之互補式金氧半電晶體製法。 【先前技術】 按,為改善習知金氧半場效應電晶體 (Metal-Oxide-Semiconductor Field-Effect Transistor,M0SFET)之性能,近年來有不少應用異 質結構(Heterostructure)之技術被揭露,相關專利亦 甚多,關於互補式金氧半場效應(Complementary Meta 1-Oxide-Semiconductor,CMOS )電晶體之專利即 有中華民國發明第91 121285號「在選擇性主動區域上 製作應變通道層的方法」、第92127405號「具應變通 道之互補式金氧半導體及其製作方法」、第94133084 號「互補式金氧半電晶體及其製造方法」、第941 16457 號「應變互補式金氧半場效電晶體及其製造方法」及 第941 15798號「具有選擇形成及回填半導體基底區域 以增加元件特性之互補式金氧半導體」等專利案所示。 異質結構之技術主要係利用異質材料之應變 (strained)造成能隙(Band Gap)差異,而改善電子 與電洞之遷移率(mobility),俾可藉由高電子或電洞 200849589 遷移率來改善電晶體之電流速度,進而提升電晶體之 性能,例如應變矽/矽鍺之異質結構,主要係利用發展 相當成熟之磊晶技術(如MBE,CVD)在矽鍺合金上生 成一層單晶石夕薄膜層,因石夕鍺之晶格長度與石夕不同, 所以將矽磊晶成長在矽鍺層上形成矽應變層所產生的 應變,可以使其在平面(in-plane ) X方向的晶格增 長以與石夕鍺層相同,在成長縱向(〇11卜〇f—plane) y 方向則縮小,此種結構的應變型式稱為雙軸(biaxial) 的擴張應變(tensile strain),可同時改善電子/ 電洞之載子遷移率,及提高元件之驅動電流與操作速 度,而甚適合互補式金氧半場效應電晶體。 不過,習知金氧半場效應電晶體以磊晶成長法生 成應變層時多係於半導體基底上全面性地為之,惟, 並非所有類型之金氧半場效應電晶體皆可藉由具雙軸 擴張或雙轴壓縮應變之材料來改善元件性能,例如, 習知之拉伸應變矽/矽鍺通道層雖可增加NM0S之電子 遷移率,但卻亦會同時降低PM〇S之電洞遷移率。其 次,全面性拉伸應變矽薄膜層/矽鍺晶圓之價格亦甚為 昂貴。是以,製作包含有NM0S與PM0S之互補式金氧 半場效應電晶體時,以全面式磊晶成長方式形成應變 層並非最佳之方式。 【發明内容】 200849589 本發明之主要目的即在提供一種可提升麵5元 件區電子遷移率之互補式金氧半電晶體製法,盆僅將 異質結構之技術運用於_s元件區,即可獲致同時提 升_s元件區電子遷移率(m〇bi!土ty)及保持p刪元 件區原有性能(電子遷移率不會降低)之效果。 本發明之另-目的在於提供一種可提升麵s元 件區電子遷移率之互補式金氧半電晶體製法,其製作 成本較為低廉者。 緣是,為達成前述之目的,本發明係提供一種可 提升_s元件區電子遷移率之互補式金氧半電晶體 製法,至少包含有以下步驟·· a)提供一半導體基底, 並於該半V體基底表面沉積再圖案化形成一罩幕層; b) 移除部分罩幕層及與其對叙狀厚度半導體基; c) 於半導體基底被移除之區域形成—梦鍺層;d)移除 剩餘之罩幕層;e)於财鍺層與半導體基底表面形成 =㈣層;以及W淺溝渠關技術於財鍺層與 半V體基底之間形成—溝渠隔離區,而於該溝渠隔離 區二侧分別定義一 PM0S元件區與一 NM〇s元件區使 得該麵S石夕鍺層之表面石夕薄膜層具有拉伸應變。 此外,本發明更係提供一種可提升腿0S元件區電 子遷移率之互補式金氧半電晶體,包含有一半導體基 底其上部具有一移除區;一矽鍺層,填補於該半導 體基底之移除區内;―梦薄膜層,形成於該半導體基 200849589 底與石夕鍺層表面;及一溝渠隔離區,形成於該半導體 基底與石夕鍺屬之間,用以於其二侧定義一 NM0S元件區 與一 PM0S元件區。 【實施方式】 以下,茲舉本發明一較佳實施例,並配合圖式做 進一步之詳細說明如後: 請參閱各圖所示,本發明一較佳實施例之可提升 NM0S元件區電子遷移率之互補式金氧半電晶體製法, 其第一步驟:係先提供一半導體基底12,該半導體基 底12係矽基底,並於該半導體基底12表面沉積再圖 案化形成一罩幕層14,該罩幕層14係二氧化矽材質。 本發明之第二步驟:係運用習知電漿蝕刻(piasma Etch)技術去除部分保護層14及其下方之適當厚度半 導體基底12,使該半導體基底12上部產生一移^區 本發明之第三步驟:係於該半導體基底12之移除 區15内以磊晶成長法(Epi_gr〇w)形成一矽鍺層μ。 習知磊晶成長法(或稱選擇性磊晶成長法)係指材料 =積(化學氣相沉積法)於特定形態之表面,蟲晶係 指在某-晶格上成長另—完整排列之晶格材料, =對其…日所生長之基底而言,具相同之晶格結構與 向。由於該半導體基底12乃具有規則晶格排列之石夕 200849589 基而該導體基底12未被移除之部分表面具有表面 形態為非晶形之非晶質| (罩幕層14),目此實施蠢 晶成長法時’僅會於結晶形之半導體基底12上成長2 晶(即石夕鍺層16 )。 本發明之第四步驟:係利用濕式姓刻移除剩餘之 罩幕層14 〇 本發明之第五步驟:係於該矽鍺層14與半導體基 底12表面形成一薄膜層18。該薄膜層18 (矽材質f 係以蟲晶成長法形成。 本發明之最後步驟係以習知電性絕緣之淺溝渠隔 離技術(Shallow Treneh ISQlatiQn,STI)於該石夕錯層 16與半導體基底12之間形成—溝渠隔離區μ,而於 該溝渠隔離區19二侧分別定義為一·〇s元件區。與 一 PM0S元件區24,並將該薄膜層18區分為一 NM〇s 薄膜部26與一 pm〇s薄膜部28,如圖六所示。基此, 可再運用習知閘極堆疊、離子植人及熱製程等相關步 驟製成互補式金氧半電晶體。 此外,本發明於該矽鍺層14與半導體基底12表 面形成薄膜層18前,可先將該矽鍺層14與半導體基 底12表面施以化學機械拋光硏磨(CMP),俾使該矽 鍺層14與半導體基底12表面平坦化、使薄膜層a易 於磊晶成長。 藉此,本發明該薄膜層18(矽材質)之晶格長度與 200849589 石夕錯層16不同,故,該薄膜層18之NM〇s薄膜部26 會產生拉伸應變(tensile strain)而成為應變層, 而該PM0S薄膜部28與半導體基底12之材質皆為石夕, 故不會形成應變層。如此一來,由於本發明該元 件區22具有異質結構而pm〇s元件區24並無,俾可獲 致同時提升歷0S元件區22電子遷移率(mobility)及 保持PM0S元件區24原有性能(電子遷移率不會降低) 之效果。 其次,習知全面性應變矽層/矽鍺晶圓之價格甚為 昂貴(_$1,刚)’本發明僅將異質結構技術運用於該 0S元件區22,整體材料多仍為矽材質(bulk_Si), 製作成本甚為低廉者(USD$35)。 雖然本發明已以較佳實施例揭露如上,然其並非 用以限定本發明,任何熟悉此項技藝者,在不脫離本 發明之精神和範圍内,當可作更動與潤飾,因此本發 明之保護範时視後社中料職圍所界定者為 10 200849589 【圖式簡單說明】 圖一至圖六係本發明一較佳實施例製造流程之剖 面示意圖。 【主要元件符號說明】 半導體基底12 罩幕層14 移除區15 石夕鍺層16 薄膜層18 溝渠隔離區19 NM0S元件區22 PM0S元件區24 NM0S薄膜部26 PM0S薄膜部28 11
Claims (1)
- 200849589 十、申請專利範圍: 1· 一種互補式金氧半電晶體製法,至少包含有以 下步驟: a) 提供一半導體基底,並於該半導體基底表面沉 積再圖案化形成一罩幕層; b) 移除部分罩幕層及與其對應之預定厚度半導體 基底, c) 於半導體基底被移除之區域形成一矽鍺層; d) 移除剩餘之罩幕層; e) 於該矽鍺層與半導體基底表面形成一薄膜層; 以及 〇以淺溝渠隔離技術於該矽鍺層與半導體基底之 間形成一溝渠隔離區,而於該溝渠隔離區二側定義一 N型金氧半電晶體元件區與一 p型金氧半電晶體元件 區〇 2. 如申請專利範圍第丨項所述互補式金氧半電晶 體之製法,其中b)步驟中’係利用電漿餘刻技術移除 部分罩幕層及對應之預定厚度半導體基底,使 體基底上部形成一移除區。 3. 如申請專利範圍第2項所述互補式 體之製法’其中〇步驟中,係以暴晶成長法於t:: 體基底之移除區内形成矽鍺層。 、〜+蜍 4·如申請專利範園第1項所述互補式金氧半電晶 12 200849589 體之製法,其中d)步驟中, 之罩幕層。 係利用濕式蝕刻 移除剩餘 一?述互補式金氧半電晶 —氣化秒材質。 項所述具形變石夕通道層之 ’其te)步料,該薄膜 •如申睛專利範圍第4 體之製法,其中該罩幕層係 6·如申請專利範園第1 互補式金氧半電晶體之製法 層係以磊晶成長法形成。 7·如申請專利範圍第 體之製法,其中e)步驟前 半導體基底表面之步驟。 1項所述互補式金氧半電晶 更包含有拋光該矽鍺層與 8.如申請專利範圍第7項所述互補式金氧曰 體之製法’其中拋光該㈣層與半導體基底表面之: 驟係以化學研磨拋光方式(CMP)為之。 乂 9·如申請專利範圍帛6項所述互補式金氧半電晶 體之製法,其中該薄膜層係矽材質。 θθ 1〇·如申請專利範圍第1項所述互補式金氧半電 晶體之製法,其中該半導體基底係矽基底。 11·一種互補式金氧半電晶體,包含有: 一半導體基底,其上部具有一移除區; 一石夕鍺層,填補於該半導體基底之移除區内; 一薄膜層,形成於該半導體基底與矽鍺層表面; 以及 一溝渠隔離區,形成於該半導體基底與矽鍺層之 13 200849589 間,用以於其二侧分別定義一 NM0S元件區與一 PMOS 元件區。 12. 如申請專利範圍第11項所述之互補式金氧半 電晶體,其中該半導體基底係矽基底。 13. 如申請專利範圍第11項所述之互補式金氧半 電晶體,其中該薄膜層係矽材質。 14
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW96119834A TW200849589A (en) | 2007-06-01 | 2007-06-01 | Manufacturing method of CMOS transistor having enhanced electron mobility in NMOS component region |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW96119834A TW200849589A (en) | 2007-06-01 | 2007-06-01 | Manufacturing method of CMOS transistor having enhanced electron mobility in NMOS component region |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200849589A true TW200849589A (en) | 2008-12-16 |
Family
ID=44824188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW96119834A TW200849589A (en) | 2007-06-01 | 2007-06-01 | Manufacturing method of CMOS transistor having enhanced electron mobility in NMOS component region |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW200849589A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI406362B (zh) * | 2009-11-19 | 2013-08-21 | Univ Nat United | A complementary gold - oxygen - semi - crystal system method for increasing the mobility of holes in PMOS element region |
TWI489631B (zh) * | 2011-12-28 | 2015-06-21 | Intel Corp | 用於降低奈米佈線電晶體中的寄生電阻之接觸技術及配置 |
-
2007
- 2007-06-01 TW TW96119834A patent/TW200849589A/zh unknown
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI406362B (zh) * | 2009-11-19 | 2013-08-21 | Univ Nat United | A complementary gold - oxygen - semi - crystal system method for increasing the mobility of holes in PMOS element region |
TWI489631B (zh) * | 2011-12-28 | 2015-06-21 | Intel Corp | 用於降低奈米佈線電晶體中的寄生電阻之接觸技術及配置 |
US9123790B2 (en) | 2011-12-28 | 2015-09-01 | Intel Corporation | Contact techniques and configurations for reducing parasitic resistance in nanowire transistors |
US9461141B2 (en) | 2011-12-28 | 2016-10-04 | Intel Corporation | Contact techniques and configurations for reducing parasitic resistance in nanowire transistors |
US10020371B2 (en) | 2011-12-28 | 2018-07-10 | Intel Corporation | Contact techniques and configurations for reducing parasitic resistance in nanowire transistors |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100714761B1 (ko) | 균일한 채널 두께와 분리된 게이트들을 갖는 스트레인드-채널 fin fet | |
JP4130652B2 (ja) | 半導体構造およびその製造方法 | |
US8653599B1 (en) | Strained SiGe nanowire having (111)-oriented sidewalls | |
TWI254355B (en) | Strained transistor with hybrid-strain inducing layer | |
US7560328B2 (en) | Strained Si on multiple materials for bulk or SOI substrates | |
US20080224216A1 (en) | STRAINED HOT (HYBRID OREINTATION TECHNOLOGY) MOSFETs | |
US20070023795A1 (en) | Semiconductor device and method of fabricating the same | |
JP5225108B2 (ja) | ソース/ドレインストレッサ、及び中間誘電体層ストレッサを統合する半導体の製造方法 | |
US8912056B2 (en) | Dual epitaxial integration for FinFETS | |
TW200525765A (en) | Strained dislocation-free channels for CMOS and method of manufacture | |
JP2003023160A (ja) | 電界効果トランジスタの製造方法、電界効果トランジスタ及び集積回路素子 | |
TW200832702A (en) | Strained transistor with optimized drive current and method of forming | |
WO2005050711A2 (en) | A method for fabricating semiconductor devices using strained silicon bearing material | |
JP2008172234A (ja) | 高性能cmos技術のための低コストの歪みsoi基板 | |
JP2020202391A (ja) | 異なる歪み状態を有するフィン構造を含む半導体構造を作製するための方法及び関連する半導体構造 | |
KR20110123733A (ko) | 에피택셜 성장된 스트레스-유도 소오스 및 드레인 영역들을 가지는 mos 디바이스들의 제조 방법 | |
US8106423B2 (en) | Method and structure using a pure silicon dioxide hardmask for gate patterning for strained silicon MOS transistors | |
US9401372B1 (en) | Dual isolation on SSOI wafer | |
TW200849589A (en) | Manufacturing method of CMOS transistor having enhanced electron mobility in NMOS component region | |
US7951662B2 (en) | Method of fabricating strained silicon transistor | |
US9634027B2 (en) | CMOS structure on SSOI wafer | |
WO2009009580A1 (en) | Method to improve performance of secondary active components in an esige cmos technology | |
JPH0240947A (ja) | 半導体装置の製造方法 | |
US20120080777A1 (en) | Triple oxidation on dsb substrate | |
TWI356495B (en) | Semiconductor device and method of fabricating the |