TW200847882A - A surface finish structure of multi-layer substrate and manufacturing method thereof. - Google Patents

A surface finish structure of multi-layer substrate and manufacturing method thereof. Download PDF

Info

Publication number
TW200847882A
TW200847882A TW096118768A TW96118768A TW200847882A TW 200847882 A TW200847882 A TW 200847882A TW 096118768 A TW096118768 A TW 096118768A TW 96118768 A TW96118768 A TW 96118768A TW 200847882 A TW200847882 A TW 200847882A
Authority
TW
Taiwan
Prior art keywords
layer
pad
solder
solder resist
cladding metal
Prior art date
Application number
TW096118768A
Other languages
English (en)
Inventor
Chih-Kuang Yang
Chieh-Lin Hsing
Original Assignee
Princo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princo Corp filed Critical Princo Corp
Priority to TW096118768A priority Critical patent/TW200847882A/zh
Priority to US11/950,816 priority patent/US8294039B2/en
Publication of TW200847882A publication Critical patent/TW200847882A/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0376Flush conductors, i.e. flush with the surface of the printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Description

200847882 玖、發明說明: 【發明所屬之技術領域】 本發明係關於一種多層基板表面處理層結構及其製造方 法,尤指一種軟性多層基板之表面處理層結構及其製造方法。 【先前技術】 依據習知技術,多層基板之表面處理(surface finish)可分為 兩大類,即焊墊層定義(Pad Definition)方式以及防焊層定義 (Solder Mask Definition)方式。 請參考第1圖,係繪示習知技術以焊墊層定義(Pad Definition)方式進行表面處理之表面處理層結構(Surface Finish Structure)。習知技術係於一介電層上形成焊墊層(Pad)l01後, 塗佈一防焊層104 (Solder Mask)。接著,在焊墊層101的位置 進行開孔後,為清除焊墊層上殘餘之膠渣,會有一去膠渣 (Descum)之步驟。最後,再於焊墊層101上形成鎳材金屬層102 以及金材金屬層103。 請參考第2圖,係繪示習知技術以防焊層定義(Solder Mask Definition)方式進行表面處理之表面處理層結構(Surface Finish Structure)。於一介電層上形成焊塾層(Pad)l01後,塗佈一層防 焊層104 (Solder Mask)。接著,在焊墊層101的位置進行開孔 後,為清除焊勢層上殘餘之膠潰,會有一去膠潰(Descum)之步 驟。最後,再於焊墊層101上形成鎳材金屬層102以及金材金 屬層103等之包覆金屬層。與焊墊層定義(Pad Define)方式不同 的是,焊墊層定義(Pad Definition)方式之開孔面積包含焊墊層 101所佔之全部面積。而防焊層定義(Solder Mask Definition) 方式則使防焊層104覆蓋焊墊層101之一部分。 5 200847882 無論是前述焊墊層定義或是 一4及進行開孔後,再進 ==件封裝於一般以銅為㈣之焊塾層二 於錫材=劑等’黏結封裝該元件與焊塾層⑻。而由 ===劑與銅之接觸會產生互炫之現象,因此包覆金 】Πρί於避免錫材或其他焊劑與銅之接觸。然而,前 定義Μ防焊敎義之方式,由料境 =故包覆金:層與介電層、防焊層為相異之材質,產生的: 之第1圖或是第2圖中箭頭所指之處均有 脫層的可能性,而使錫材或其他谭劑與焊塾層101接觸,產生 互熔產生介金屬化合物(IMC) ’導致接點結構脆弱、產品 度降低。 再者,無論是焊塾層或是防焊層定義之方式,亦由於焊塾 層101均形成於介電層表面上,均有焊墊層1〇1剝離 可能,使封裝可靠度降低。 曰扪 疋以如於進行封裝時,能避免錫材或其他焊劑與焊墊層 之接觸’並強化焊墊層對下方介電層之附著,即可提高封裝可 靠度以及封裝產品產出之良率。 【發明内容】 ^發明之主要目的在於提供一種多層基板表面處理層結構 及其製方法,係將焊墊層内嵌於介電層,能避免焊墊層的剝 離或脫層,提高封裝可靠度。 本發明之另一目的在於提供一種多層基板表面處理層結構 及其製造方法,於形成防焊層前,先製作包覆金屬層,當進行 封裝時,能避免錫材或其他焊劑與焊墊層之接觸,提高封裝可 200847882 靠度。 為達成本發明之前述目的,本發明之多層基板表面處理層 結構包含一焊墊層、至少一包覆金屬層以及一防焊層。本發明 之焊墊層係内嵌於多層基板之一介電層,包覆金屬層係用以包 覆焊墊層。防焊層則具有一裸露包覆金屬層之開孔。本發明係 先形成包覆金屬層於焊墊層表面後,再形成防焊層,之後再於 包覆金屬層之位置對防焊層進行開孔,裸露包覆金屬層。 於本發明之焊墊層亦可形成於一介電層之表面,但仍先於 焊墊層表面形成包覆金屬層後,再形成防焊層。之後,再於包 覆金屬層之位置對防焊層進行開孔,裸露包覆金屬層。 本發明亦提供一種製造一多層基板之表面處理層結構之方 法,本發明之製造方法包含下列步驟: 於焊墊層之表面形成包覆金屬層,包覆金屬層完全覆蓋於焊 塾層; 形成防焊層於多層基板具有焊墊層之表面;以及 於包覆金屬層之位置對防焊層進行開孔,裸露包覆金屬層。 本發明之焊墊層係㈣於多層基板之—介電層之表面,或者, 形成於多層基板之一介電層之表面。 本發明之多層基板表面處理層結構因將料層内嵌於介 電層’能增加焊墊層與介電層間之附著力,使焊塾層與介電層 不易脫層分離(Delamination)’加強可靠度。且於形成防焊; 前’先製作包覆金屬層作為㈣或其他焊劑與料相之阻二 層(Barde山㈣,即使由於環境所存在㈣氣,或者 】 層與介電層、防焊層間的應力,導致包覆金屬層與介電声 包覆金屬層與防焊層間發生脫層時,仍瞻阻隔錫材Μ: 7 200847882 烊劑與焊墊層間之接觸,而能提高封裝可靠度。 【實施方式】 請參考第3圖,係繪示本發明之多層基板表面處理層結構 第-實施例之示意圖。本發明之—焊墊層3Qi(pad)係内嵌於一 介電層。並且本發明之第一實施例係先行於焊塾層3〇ι上,形 成複數包覆金屬層,即鎳材包覆金屬層地以及金材包覆金屬 層303。再形成-防焊層3()4後,於金材包覆金屬^ 3们之位 置對防焊層304進行開孔,裸露金材包覆金屬| 3()3,並且防 焊層3G4係覆蓋鎳材包覆金屬層3{)2以及金材包覆金屬層3〇3 之一部分。 由於焊塾層301内肷於介電層,而能增加焊塾層撕與介 電層間之附著力’使焊墊層3〇1與介電層不易脫層分離 (D—tion),加強可靠度。並且,以防焊層定義(8〇1化驗化 DefinhUion)之方式,使防焊層3〇4覆蓋鎳材包覆金屬層5〇2、 金材包覆金屬@ 303之-部份,確保當鎳材包覆金屬層3Q2、 金材匕覆金屬層3 G3因溼氣或應力,而與防焊層綱間或介電 層間毛生脫層日卞’仍能阻隔錫材或其他焊劑與焊些層训之間 的接觸’而能提高封裝可靠度。 請參考第4圖,係綠示本發明之多層基板表面處理層結構 第二實施例之示意圖。與第—實施例相同,本發明之—焊塾層 θ’01係内嵌於-介電層。此第二實施例係屬防焊層定: (S〇lder Mask Definition)之方式,因此,於形成一防焊層4〇4 後’於焊墊層 <位置對防焊層4()4進行開孔,裸露焊塾層 4〇1 ’且防焊層綱係覆蓋桿塾層他之—部分。再於焊塾層 401上’形成複數包覆金屬層,㈣材包覆金屬層術以及金 8 200847882 材包覆金屬層403。 與習知技術第2圖之技術不同的是,由於焊墊層401内嵌 於介電層,而能增加焊墊層401與介電層間之附著力,使焊墊 層401與介電層不易脫層分離(Delamination),加強可靠度。 請參考第5圖,係繪示本發明之多層基板表®處理層結構 第三實施例之示意圖。與第一實施例相同,本發明之一焊墊層 (Pad)501係内嵌於一介電層。此第一實施例係屬焊墊層定義 (Pad Definition)之方式,因此,本實施例可先於焊墊層5〇1上, 形成複數包覆金屬層,即鎳材包覆金屬層502以及金材包覆金 屬層503。接著,形成一防焊層504後,於焊墊層501之位置 對防焊層504進行開孔,裸露金材包覆金屬層503,並且開孔 之面積包含且大於焊墊層501所佔之面積。或者,本實施例亦 可先形成防焊層5〇4,於焊墊層501之位置對防焊層5〇4進行 開孔後,再形成鎳材包覆金屬層302以及金材包覆金屬層303。 與習知技術第1圖之技術不同的是,由於焊墊層3〇1内嵌 於介電層’而能增加焊墊層與介電層間之附著力,使焊墊層與 介電層不易脫層分離(Delamination),加強可靠度。 請參考第6圖,係繪示本發明之多層基板表面處理層結構 第四貫施例之不意圖。一焊墊層6〇1,形成於一介電層之表面。 於第四實施例中,本發明係先於焊墊層6〇1上,形成複數包覆 金屬層,即鎳材包覆金屬層602以及金材包覆金屬層6〇3。再 形成一防焊層604後,於金材包覆金屬層6〇3之位置對防焊層 604進行開孔,裸露金材包覆金屬層6〇3,且防焊層6〇4係覆 蓋鎳材包覆金屬層602以及金材包覆金屬層6〇3之一部分。 由於本發明使防焊層604覆蓋鎳材包覆金屬層 602、金材 9 200847882 包覆金屬層603之-部份,確保當鎳材包覆金屬層6〇2、金材 包覆金屬層603與防焊層604或介電層間發生脫層時,仍能阻 隔錫材或其他焊劑與焊墊層601間之接觸,而能提高封裝可靠 度。 請參考第7A圖至第7E圖,係繪示依據本發明製造第3 圖所示的第一實施例多層基板表面處理層結構之方法流程 圖。第7A圖表示於-暫時性載板7〇〇之表面先形成焊塾層 3〇1,以進行一附著強化處理如,例如:一氧氣或氬氣電^ 程處理。第7B圖表示形成-介電層7〇2,完全覆蓋暫時性載板 700。第7C圖表示將介電層7〇2與焊塾層3〇ι自暫時性載板表 面700分離並上下翻轉後,於焊墊層3〇1《表面形成錦材 金屬層302以及金材包覆金屬層3〇3,用以包覆焊塾層地 第7D圖表示形成一防焊層綱,完全覆蓋金材包覆金屬層如 、電層7〇2。第7E圖表不於錄材包覆金屬層3〇2以及金 包^金屬層303之位置對防焊層3〇4進行開孔,裸露金材包覆 金屬層303’使防焊層3〇4覆蓋金材包覆金屬層3〇3 即能實現焊墊層3〇1内敌於介電層⑽之表面處理層結構,々 防焊層3G4覆蓋金材包覆金屬層⑽—部份之 明第5圖所示之筮二窨#7,山 叩於本發 501於楚 第二實靶例中’亦可以相同之方法形成焊墊声 展 圖中進行開孔時,使開孔之面積包含且大於坪^ 曰3〇1所佔之面積即可。如欲形成本發明第4圖所示之第 施例中焊塾層4G1,則可將第7 弟—實 gp杏梆士& _ P 口 /、罘圖之步驟順序調換, 」 曰3〇4並開孔,使防焊層304係覆蓋焊墊層 之一4分後,再形成鎳材包覆 θ 303即可。 I復金屬層302以及金材包覆金屬層 200847882 月多考第8 A圖至第8E圖,係緣示依據本發明製造第$ 圖所不的第一實鉍例多層基板表面處理層結構之方法流程 圖。第8A圖表示於一暫時性載板綱之表面先形成防焊層 5〇4。第8B圖表示於防焊層5〇4之表面,先形成焊塾層 再=成-介電層802’焊墊層5〇1與介電層8〇2之間可進行— 附著強化處理505 ’例如:_氧氣或氬氣錢製程處理。第π 圖表示將防焊| 504自暫時性載板_之表面分離並上下翻 轉’使防焊層5G4朝上,以對防焊層5()4進行開孔。第8d圖 表示於内喪焊塾層5()1之位置對防焊層5〇4進行開孔,裸露焊 墊層501,使第8D圖中開孔之面積包含且大於蟬塾層训所佔 之面積。第8E圖表示於焊塾層5G1之表面形成錄材包覆金屬 層502以及金材包覆金屬層5〇3,用以包覆焊墊層5〇ι。即能 實現焊墊層5(H内嵌於介電層802之表面處理層結構。而於^ 發明第4圖所示之第二實施例中,亦可以相同之方法形成焊塾 層4(H,於第8D圖中進行開孔時,使防焊層5〇4係覆蓋焊墊層 501之一部分即可。 θ 並且,於前述本發明第一實施例至第四實施例中,均可於 焊墊層301、401、501以及601與介電層之間施以一介面附著 強化處理305、405、505以及605,以增加焊墊層3〇1、4〇1、 501以及601 #介電層間之附著強度。能更進一步避免焊塾層 301、401、501以及601之剝離或脫層0 臼 總而言之,由於本發明利用暫時性載板製造内嵌於介電層 之焊墊層,能增加焊墊層與介電層間之附著力,避免焊墊層= 剝離或脫層,加強可靠度。同時由於形成防焊層前,先製作包 覆金屬層之製程’使防焊層覆蓋包覆金屬層之一部份,確保當 200847882 包覆金屬層因、屋氣或應力,而與防焊層或介電層間發生脫層 時,仍能阻隔錫㈣其他焊劑與焊墊層間之接觸,而能提高封 裝可靠度。是以’能提高多層基板封裝之可靠度以及封裝產品 產出之良率。 雖然本發明已用較佳實施例揭示如上,然其並非用以限定 本發明,本發明所屬技術領域巾具有料知識者,在不脫離本 發明之精神和範_,t可作各種之變更和㈣。因此,本發 明之保護範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 為讓本發明之上述和其他目的、特徵、和優點能更明顯易 懂’配合所附圖式,作詳細說明如下: 第1圖係繪不習知技術以焊墊層定義(Pad Definiti〇n)方式 之表面處理層(Surface Finish)結構; 第2圖係繪示習知技術以防焊層(s〇lder Mask Definition) 疋義方式之表面處理層(!§urface Finish)結構; 第3圖係繪示本發明之多層基板表面處理層結構,第一實 施例之示意圖; 第4圖係繚示本發明之多層基板表面處理層結構,第二實 施例之示意圖; 第5圖係繪示本發明之多層基板表面處理層結構,第三實 施例之示意圖; 第6圖係繪示本發明之多層基板表面處理層結構,第四實 施例之示意圖; 第7A圖至第7E圖係繪示依據本發明製造第三實施例多層 基板表面處理層結構之方法流程圖;以及 12 200847882 第8A圖至第8E圖係繪示依據本發明製造第一實施例多層 基板表面處理層結構之方法流程圖。 【主要元件符號說明】 101、 201、30卜 40卜 501、601 焊墊層 102、 202、302、402、502、602 鎳材包覆金屬層 103、 203、303、403、503、603 金材包覆金屬層 104 - 204 > 304 - 404 > 504 > 604 P方焊層 305、405、505、605附著強化處理之區域 700、800暫時性載板 702、802介電層 13

Claims (1)

  1. 200847882 拾、申請專利範圍: l 一種多層基板表面處理層結構,包含: 一焊墊層,内嵌於一介電層; ^少—包覆金屬層,用以包覆該焊塾層;以及 -防焊層,具有一裸露該包覆金屬層之開孔。 二申:;=r結搆’其中_-積 /4.如中請專利範圍第i項所述之結構, 係於該防焊声之門$ # 士 α /、〜匕覆金屬層 今廣之開孔形成後,再包覆該焊塾層。 5.如申請專利範圍第4項所述 蓋該燁塾層之一部分。 、-構,其中該防焊層係覆 其中該介電層之材 其中該焊墊層之材 其中該包覆金屬層 其中該包覆金屬層 6·如申請專利範圍第丨項所述之結構 貝係為聚酿亞胺。 7.如申請專利範圍第1項所述之結構 質係為鋼。 8·如申請專利範圍第丨項所述之結構 係為錄。 9_如申請專利範圍第!項所述之結構, 係為金。 10·如申請專利範圍第丨項所述之結構,复 介面__理,加‘層= 11. 一種多層基板表面處理層結構,包含: 14 200847882 一焊墊層,形成於一介電層表面; 至少一包覆金屬層,用以包覆該焊墊層;以及 一防焊層,覆蓋該包覆金屬層之一部分。 其中於該焊墊層 以增加該焊墊層 其中該介電層之 其中該焊墊層之 其中該包覆金屬 其中該包覆金屬 I2·如申請專利範圍第U項所述之結構 與該;丨電層表面間施以一介面附著強化處理 與該介電層之附著強度。 13. 如申請專利範圍第u項所述之結構 材夤係為聚酿亞胺。 14. 如申請專利範圍第11項所述之結構 材質係為鋼。 如申請專利範圍第u項所述之結構 層係為鎳。 I6·如申請專利範圍第U項所述之結構 層係為金。 17·種製造-多層基板之表面處理層結構之方法,該製造 方法包含下列步驟: 入涛於Γ焊塾層之表面形成至少—包覆金屬層,該包覆金屬層完 王覆盍於該焊墊層; 形成—防焊層於該多層基板具有該焊塾層之一表面;以及 思^"覆金屬層之位置對該防焊層進行開孔,裸露該包覆金 屬層。 =如巾請專利範圍第17項所述之製造方法,其中該防焊 層係覆蓋該包覆金屬層之一部分。 广如中請專利範圍帛17項所述之製造方法,其中於該防 所開孔之面積係包含該包覆金屬層所佔之全部面積。 15 200847882 2〇·如申請專利範圍第17 覆金屬層之步驟前,更包含一 介電層内之步驟。 項所述之製造方法,於形成該包 將該焊墊層内嵌於該多層基板一 :1·=巾請專利範圍帛2G項所述之製造方法,其中將該 該焊塾層,再开上::驟係於-暫時性載板表面先形成 時性…再將該介電層與該焊墊層自該暫 、载板表面分離,使該焊墊層内嵌於該介電層。 覆Γ屬利範圍第17項所述之製造方法’於形成該包 介電層包含一將該焊_成於該多層基板- 23.—種製造一多層基板之表面處理層結構之方法,該 方法包含下列步驟: Λ 形成一防焊層; 於,多層基板的—介電層之表面所内後—焊墊層之位置對 h防焊層進行開孔,裸露該焊墊層;以及 於5亥焊墊層之表面形成至少一包覆金屬層,用以包覆該焊塾 層。 24.如申請專利範圍第23項所述之製造方法,其中該防 層係覆蓋該焊墊層之一部分。 / 日25.如申請專利範圍第23項所述之製造方法,其中於該防 焊層所開孔之面積係 包含該焊墊層所佔之面積。 η 26·如申請專利範圍第23項所述之製造方法,於形成該防 焊層之步驟前,更包含一步驟,其中係於一暫時性載板表面先 形成該焊墊層,再形成該介電層,再將該介電層與該焊墊層自 該暫時性載板表面分離,使該焊墊層内嵌於該介電層。 200847882 27·如申請專·圍第23項所述之製造方法,其$該防谭 層係先形成於一暫時性载板表面。 28.如申请專利範圍第27項所述之製造方法,於該暫時性 載板表面形成該防焊層之步驟後,更包含一步驟,其中於該防 焊層之表面先形成該焊墊層,再形成該介電層,使該焊墊層内 嵌於該介電層。 29·如申請專利範圍第27項所述之製造方法,對該防焊層 進行開孔之步驟前,更包含一將該防焊層自該暫時性載板表面 分離之步驟。 17
TW096118768A 2007-05-25 2007-05-25 A surface finish structure of multi-layer substrate and manufacturing method thereof. TW200847882A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW096118768A TW200847882A (en) 2007-05-25 2007-05-25 A surface finish structure of multi-layer substrate and manufacturing method thereof.
US11/950,816 US8294039B2 (en) 2007-05-25 2007-12-05 Surface finish structure of multi-layer substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096118768A TW200847882A (en) 2007-05-25 2007-05-25 A surface finish structure of multi-layer substrate and manufacturing method thereof.

Publications (1)

Publication Number Publication Date
TW200847882A true TW200847882A (en) 2008-12-01

Family

ID=40071356

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096118768A TW200847882A (en) 2007-05-25 2007-05-25 A surface finish structure of multi-layer substrate and manufacturing method thereof.

Country Status (2)

Country Link
US (1) US8294039B2 (zh)
TW (1) TW200847882A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120077054A1 (en) * 2010-09-25 2012-03-29 Tao Wu Electrolytic gold or gold palladium surface finish application in coreless substrate processing
US9548280B2 (en) 2014-04-02 2017-01-17 Nxp Usa, Inc. Solder pad for semiconductor device package
KR102462505B1 (ko) 2016-04-22 2022-11-02 삼성전자주식회사 인쇄회로기판 및 반도체 패키지

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2984595A (en) 1956-06-21 1961-05-16 Sel Rex Precious Metals Inc Printed circuit manufacture
US5311404A (en) 1992-06-30 1994-05-10 Hughes Aircraft Company Electrical interconnection substrate with both wire bond and solder contacts
US5446247A (en) 1993-11-19 1995-08-29 Motorola, Inc. Electrical contact and method for making an electrical contact
US6558979B2 (en) 1996-05-21 2003-05-06 Micron Technology, Inc. Use of palladium in IC manufacturing with conductive polymer bump
EP0851724B1 (en) 1996-12-26 2003-10-22 Matsushita Electric Industrial Co., Ltd. Printed circuit board and electric components
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
JP2003031576A (ja) * 2001-07-17 2003-01-31 Nec Corp 半導体素子及びその製造方法
JP2004063929A (ja) 2002-07-31 2004-02-26 Kyocera Corp 配線基板およびこれを用いた電子装置
CN1476289A (zh) 2002-08-15 2004-02-18 联测科技股份有限公司 印刷电路板的焊垫结构
US6762503B2 (en) 2002-08-29 2004-07-13 Micron Technology, Inc. Innovative solder ball pad structure to ease design rule, methods of fabricating same and substrates, electronic device assemblies and systems employing same
TW569360B (en) 2002-12-06 2004-01-01 Phoenix Prec Technology Corp Method for plating metal layer over pads on substrate for semiconductor package
US20040099961A1 (en) 2002-11-25 2004-05-27 Chih-Liang Chu Semiconductor package substrate having bonding pads with plated layer thereon and process of manufacturing the same
US7538440B2 (en) * 2003-04-30 2009-05-26 Intel Corporation Method for improved high current component interconnections
KR100541394B1 (ko) 2003-08-23 2006-01-10 삼성전자주식회사 비한정형 볼 그리드 어레이 패키지용 배선기판 및 그의제조 방법
TWI251920B (en) 2003-10-17 2006-03-21 Phoenix Prec Technology Corp Circuit barrier structure of semiconductor package substrate and method for fabricating the same
US7064446B2 (en) 2004-03-29 2006-06-20 Intel Corporation Under bump metallization layer to enable use of high tin content solder bumps
JP4185892B2 (ja) 2004-06-08 2008-11-26 株式会社ルネサステクノロジ 半導体装置の製造方法
US7342804B2 (en) * 2004-08-09 2008-03-11 Cts Corporation Ball grid array resistor capacitor network
CN100372104C (zh) 2004-09-07 2008-02-27 日月光半导体制造股份有限公司 具有焊垫强化结构的基板
TWI243440B (en) 2004-09-07 2005-11-11 Siliconware Precision Industries Co Ltd Nickel/gold pad structure of semiconductor package and fabrication method thereof
US20070114674A1 (en) 2005-11-22 2007-05-24 Brown Matthew R Hybrid solder pad

Also Published As

Publication number Publication date
US8294039B2 (en) 2012-10-23
US20080289863A1 (en) 2008-11-27

Similar Documents

Publication Publication Date Title
JP3259894B2 (ja) リードフレーム、その製造方法及びそのリードフレームを用いた半導体装置
JP2004349497A (ja) パッケージ部品及び半導体パッケージ
US7329944B2 (en) Leadframe for semiconductor device
TWI338344B (en) Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of frabricating the same
TW201110842A (en) Solder pad structure for printed circuit boards and fabrication method thereof
CN206639796U (zh) 半导体器件
TW200847882A (en) A surface finish structure of multi-layer substrate and manufacturing method thereof.
WO2006127107A3 (en) Semiconductor package and method for forming the same
JPS6257234A (ja) 配線構造体
JP4604641B2 (ja) 半導体装置
WO2006126525A1 (ja) Cu-Mo基板およびその製造方法
JP5694241B2 (ja) 多層基板の表面処理層の構造及びその製造方法
TW200536092A (en) Lead frame and the method for manufacturing the same
JPH11145174A (ja) 半導体装置およびその製造方法
TW544877B (en) Method for electroplating IC encapsulated substrate
TW201023278A (en) Method for forming metallic bump on semiconductor component and sealing semiconductor component
WO2008151472A1 (fr) Configuration avec traitement de surface d'une carte multicouche et son procédé de fabrication
JP2004221098A (ja) 半導体装置およびその製造方法
WO2019008860A1 (ja) 半導体装置、及び半導体装置の製造方法
JPH11233542A (ja) 半導体装置及びその製造方法
TWI343637B (en) Process of nanometer level metal layer
TWI290761B (en) Semiconductor device and a method of manufacturing the same
TW471145B (en) Package for resin packaging and substrate for terminal formation
TWI264788B (en) Chip structure and chip manufacturing process
JP3520213B2 (ja) 柱状電極付き半導体ウエハ及びその製造方法