TW200837883A - Semiconductor device and method of forming a semiconductor device - Google Patents
Semiconductor device and method of forming a semiconductor device Download PDFInfo
- Publication number
- TW200837883A TW200837883A TW097100225A TW97100225A TW200837883A TW 200837883 A TW200837883 A TW 200837883A TW 097100225 A TW097100225 A TW 097100225A TW 97100225 A TW97100225 A TW 97100225A TW 200837883 A TW200837883 A TW 200837883A
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- conductivity type
- semiconductor layer
- semiconductor
- doping concentration
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims abstract description 18
- 210000000746 body region Anatomy 0.000 claims abstract description 74
- 239000000463 material Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000003247 decreasing effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 120
- 230000015556 catabolic process Effects 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000002829 reductive effect Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 241000282326 Felis catus Species 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 101100328519 Caenorhabditis elegans cnt-2 gene Proteins 0.000 description 1
- 241000238631 Hexapoda Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003796 beauty Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000839 emulsion Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000010445 mica Substances 0.000 description 1
- 229910052618 mica group Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Thyristors (AREA)
Description
200837883 九、發明說明： 【發明所屬之技術領域】 此揭示内容關於半導體裝置及其形成之方法。 【先前技術】 諸如金氧半導體場效電晶體（MOSFET)之半導體裝置一 般在應用（例如汽車電子元件、電源供應器、電信）中用作 電源裝置，該等應用需要裝置在以十至百計之安培的 範圍之電流處操作。 習知係藉由將適當電壓施加至一 MOSFET裝置之閘極電 極，該裝置被連通（即在開啟狀態中）且形成一通道，其連 接源極及沒極區以允許電流流動。一旦連通該m〇SFet裝 置’電流及電壓間之關係幾乎係線性，此意指該裝置表現 如同電阻。該電阻係稱作開啟狀態電阻Rds〇n。 5^地’具有低開啟狀態電阻Rds〇n之Mosfet裝置係 較佳，因為其具有較高電流能力。為人熟知的係，開啟狀 態電阻Rds〇n可藉由增加MOSFET裝置之封裝密度（即每平 方a刀之基極單元數目）而減少。例如，六角形 (HEXFET)裝置包含複數個單元，各單元具有一六角形多 晶石夕閘極與源極及本體區（其形成六角形多晶石夕閘極之頂 點），且具有一高封裝密度，例如每平方公分1〇5個六角形 單元通^ ’單元大小愈小，封裝密度愈高，且因此開啟 狀悲電阻愈小。因此，對於M〇SFET裝置之許多改進目標 係減少單元大小。 當截斷該裝置時(即在關閉狀態時），電壓阻隔能力係受 127935.doc 200837883 崩潰電壓限制。對於高功率應用，需要具有高崩潰電壓， 例如至少200伏特。 歐洲專利第^? 13 87408號揭示一種絕緣閘極|7打(1〇?£丁) 裝置，其中在源極5及汲極3區間之磊晶層u中的摻雜濃度 κ貝上不變化。結果係在IGFET裝置之開啟期間於源極及 及極區間一如圖1中顯示之，τ，型電流7。電流路徑7一般係 自通道13中之源極區5平行於磊晶層u的表面9延伸，且僅 自通道13之中央部分垂直於汲極區3延伸。因此電流路徑 之寬度係受到通道13及漂移區（其係透過磊晶層η之導電 路捏的垂直部分）兩者的寬度限制，其限制裝置的Rds〇n。 若蟲晶層11之摻雜濃度增加，裝置的Rds〇n將增加，但將 減少裝置之崩潰電壓。 為了增加MOSFET裝置之電壓能力，已知係在m〇sfet 裝置的汲極區及通道間之磊晶層中形成一輕度摻雜漂移 區。當裝置係在關閉狀態時，該輕度摻雜漂移區降低圍繞 介於本體區15及磊晶層間形成之pn接面部署的最大電場， 且因此確保較高崩潰電壓。然而，減少在源極及汲極間之 漂移區的摻雜，會增加裝置之開啟狀態電阻。 存在有其中使用技術以增加MOSFET裝置之崩潰電壓的 其他範例，但其導致開啟狀態電阻Rds〇n的增加。因此， 在減少Rdson及具有足夠高崩潰電壓b Vdss間係有折衷。 存在一種用於藉由增加裝置之崩潰電壓來改進m〇sfet 裝置的阻隔電壓能力而不負面影響開啟狀態電阻Rds⑽之 需要。 127935.doc 200837883 美國專利第6,747,312號揭示一種垂直MOSFET裝置，其 中一額外N型區係在源極區間形成，以增加通道中的摻雜 濃度。此外，額外P型區係形成在MOSFET裝置之本體區 下。額外P型區補償該額外N型區之增加摻雜，以限制在崩 >貝電壓方面的影響。然而，需要在Rdson及崩潰電壓間之 折衷的進一步改進。此MOSFET裝置之額外區係透過熱氧 化物層及專用遮罩開口形成，其明顯增加製造該裝置的成 本0 因此存在一種用於已改進半導體裝置的需要。 【發明内容】 本發明提供一種半導體裝置及其形成之方法，如申請專 利範圍中所述。 【實施方式】 以下描述中及圖2至9之某些區中係視為一特定材料、導 電率及/或類型。然而，此僅係便於解釋且無意於成為限 制。熟習此項技術人士將會基於在此提供之描述瞭解可使 用各種半導體材料，且可改變裝置之各種區的摻雜以獲得 不同裝置功能。 本揭示内容將會參考一種半導體裝置描述，其包含一例 如N型通道垂直MOSFET裝置之垂直半導體裝置。=直半 導體裝置包含一置於汲極電極上之源極電極，其當該裝置 在開啟狀態時，導致-主要在垂直方向中之電流流動。應 瞭解本揭示内容不限於垂直裝置或N型通道m〇sfet裝 置，且同等地應用於其他半導體裝置，例如橫向裝置、; 127935.doc 200837883 型通道垂直MOSFET裝置或絕緣閘極雙極電晶體（IGBT)裝 置，或JFET或二極體或類似裝置。 現參考圖2，根據本揭示内容之具體實施例的半導體裝 置包含一 N型通道垂直MOSFET裝置。MOSFET裝置典型包 含複數個具有不同形狀的電晶體基極單元，諸如六角形單 元、指狀、條狀、波狀或PCT申請案第WO 03/107432號中 所述的形狀。圖2及後續圖式為了簡化僅顯示一基極單元 之一部分的簡化斷面圖。 半導體裝置包含一N型半導體基板4,其具有一第一表面 及一第二表面。一磊晶層6係形成於半導體基板4之第 一表面上。磊晶層6之摻雜濃度係低於半導體基板4的摻雜 濃度。在本揭示内容之一具體實施例中，N型磊晶層6之摻 雜濃度係大於已知裝置中的磊晶層之摻雜濃度，如w〇 03/107432中所揭示。 一 N型預控制區8(其係稱作預閘極植入（pGI)區）係形成 在猫日日層6中，及從蠢晶層6之一第一表面1〇延伸至一 3至4 微米的深度。一漸變本體區12在1>(}1區12下延伸進入磊晶 層6。漸變本體區12典型係自第一表面1〇延伸4至5微米的 深度進入磊晶層6到達基板4。一P型本體區14從磊晶層6的 第一表面10穿過磊晶層6典型延伸至15微米的深度。本體 區14之摻雜濃度係大於漸變本體區12的摻雜濃度。一 n型 區18從磊晶層6的第一表面1〇延伸進入p型本體區14。該n 罜區18係半導體裝置之電流電極區。在圖1中顯示的具體 實施例中，N型區18係]^〇8叩丁裝置的源極區18，且半導 127935.doc -10- 200837883 體基板4形成該裝置的汲極區。一額外p型區2〇從磊晶層$ 的第表面16延伸進入P型本體區14，且以致鄰接n型區 1卜P5L區20之摻雜濃度係大於p型本體區14的摻雜濃 度。P型區20改進與源極電極之接觸，減少在本體區^中 之寄生NPN雙極作用，且防止穿過源極區型羞晶層$ 間之垂直穿孔。 一場氧化物層22延伸在磊晶層6之第一表面1〇上，且一 閘極氧化物層24延伸在本體區14上之磊晶層6的第一表面 ίο及I伸源極區18之一部分上。場氧化物層η及閘極氧化 物層24典型各包含_層氧化石夕層。取決於操作電麼，閉極 氧化物層24具有典型〇.〇4至〇〇6微米之厚度，且場氧化物 層22具有典型G·6微米的厚度。-絕緣閘極區26係形成在 閘極氧化物層24及場氧化物層22上，且典型包含一例如多 曰曰石夕之摻雜多晶半導體材料。—介電層28係形成在絕緣閉 極區26上。介電層28可包含一層氧化石夕層或層或可 包含數層，例如氧化物層/氮化物層/氧化物層。 #在本揭示内容之一具體實施例中，一N型中間區“在場 乳化物層22下之一基極單元的PGI區8間延伸（圖2僅顯示一 PGI/8)。該N型中間區16之摻雜濃度係低於蟲晶層$㈣ 雜濃度。輕度摻雜中間區16係配置在場氧化物層22下，以 避免在此區域中之電場的增加，其協助增加裝置的崩潰電 壓。 絕緣閘極區26延伸在PGIg8之部分、本體區14的部分及 源極區1 8的部分上。 127935.doc -11- 200837883 一金屬或歐姆層30形成在介電層28上且接觸源極區18以 形成源極電極。一間隔件32隔離金屬層3〇與絕緣閘極區 26。金屬層20亦接觸本體區2〇以致源極區及本體區2〇被短 路。 .一金屬或歐姆層34係形成在半導體基板4之第二表面上 以形成沒極電極。 漸變本體區12中之摻雜濃度橫跨漸變本體區12遠離pGi _ 區8逐漸減少。PGI區8中之摻雜濃度橫跨1>〇1區8遠離本體 區14逐漸減少。磊晶層6中之摻雜濃度橫跨磊晶層遠離第 一表面10逐漸增加。 根據本揭示内容之MOSFET裝置的摻雜濃度剖面及淨摻 雜濃度剖面係顯示在圖3a至3b中。用於p型區之摻雜濃度 剖面係由曲線23顯示，用於N型區之摻雜濃度剖面係由曲 線25顯不，且橫跨該等區之淨摻雜濃度剖面係由曲線顯 示。圖3a顯示橫跨圖2之線A-A的橫向摻雜剖面。圖扑顯示 • 橫跨圖2之線B-B的垂直摻雜剖面。圖3c顯示橫跨圖2之線 c-c的垂直摻雜剖面。圖3a中之點21代表本體區“及卩^區 8間的PN接面’且圖3c中之點21代表在漸變本體區12及蠢 ’ 晶層6間的PN接面。如可由此等圖式中之淨摻雜濃度剖面 • 見到，對於PN接面處之淨摻雜濃度，具有漸變本體區12者 將會小於不具有漸變本體區12者。此意即對於崩潰發生處 之臨界電場’具有漸變本體區12者將會大於不具有漸變本 體區12者。 與磊晶層6之其餘部分比較，？(}1區8增加本體區μ周圍 127935.doc -12· 200837883 之磊晶層6中的N型摻雜濃度.藉由在本體區14周圍具有較 高摻雜濃度，從源極區18之電流路徑的寬度增加，其導致 減少Rdson。此可在圖4中見到，其顯示在根據本揭示内容 之MOSFET裝置的開啟狀態期間之電流路徑。由於本體區 14及漸變本體區12周圍之高度摻雜pGIg8，源極區^及汲 極區4間之電流路徑19係v形狀：與]?(}1區8相較，漸變本 體區12具有杈兩電阻，因此較佳電流路徑係透過pci區8至 單元中心。
猎由減少本體區14及PGI區8間形成之PN接面下的磊晶 層6中之淨摻雜濃度，漸變本體區12補償由區8及較高 摻雜蟲晶層（若使用）提供之較高N型摻雜濃度。漸變本體 =12提，-較不突然之刚接面，其導致電場之降低而後崩 潰在較高的反向偏壓中發生。 結果係由於漸變本體區12補償PGI區8,可降低趾⑽而 不減少崩潰電壓或可減少崩潰電遷而不增加汕議。 、…酋字多考圖5至9&述根據本揭示内容之具體實施例形成 半‘體衣置的方法。為求簡化僅顯示半導體裝置的一部 分。 如圖5中顯示，—_磊晶層6係成長在一N型基板4上。 該N:基板4之摻雜濃度係大於磊晶層6的掺雜濃度。在一 具體只知例中’蟲晶層6之摻雜濃度係大約1.5el6 cm·1。 此係相較於用於— # -13- 1 、，、孓衣置之猫日日層的摻雜濃度1.0el6 cm·1 〇 在一根據本揭示内容之刪FET裝置的具體實施例中， 127935.doc 200837883 其包括一在P GI區8間之石曰成r山 碗日日層6中的N型中間輕度摻雜區 16，該中間區16係藉由名A 4c; j L 1 稽田在基板4上成長磊晶層之最後階段 期間’減少蟲晶層6中之换齡：、曲* + T之摻雜濃度來形成，以致在磊晶層心 之表面ίο處提供減少摻雜濃度的一層，其在源極18、本體
UjPGI 8^&^_61^後保持成為中間區16。為 求間化，在磊晶層6表面處之輕度摻雜層16未顯示於圖 中。 接著，一如氧化矽層之介電層22係形成在該裝置上。一 第一開口（未顯示）係藉由圖案化及蝕刻透過介電層22(場氧 化物層22)製成，且一介電層24(閘極氧化物層24)係在第一 開口（未顯示）中於磊晶層6上成長。PGI^8係接著藉由如 砷或磷之N型材料的毯覆式植入磊晶層6中而形成於磊晶層 6内。該N型材料之摻雜劑量係在1至3€12 em.2的範圍中。 在圖6中，接著，一多晶矽層26(或其他類型之導電層） 係（例如）藉由沈積形成在閘極氧化物層24及場氧化物層U 上，並且與一高劑量N型植入摻雜。一介電層28係接著在 多晶珍層26上沈積。介電層28可包含一層氧化矽層或 TEOS層或可包含數層，例如氧化物/氮化物/氧化物層。已 钱刻多晶矽層26形成MOSFET裝置之絕緣閘極區26。 接著蝕刻介電層28及多晶矽層26以提供一本體開口 58， 透過其，具有一在1至2el3 cm·2的範圍中之摻雜劑量的p型 材料（例如硼）被植入，以形成漸變本體區12。在植入漸變 本體區12後，該裝置被置於一高溫熱驅動操作（例如， USOt：達到1〇〇分鐘），其中PGI區8及漸變本體區12擴散穿 127935.doc -14- 200837883 過磊晶層6。PGI區8之N型材料以一比漸變本體區12之P型 材料更慢之速率擴散，結果與在高溫熱驅動操作後之PGI 區8相較，漸變本體區12垂直地延伸一更大深度進入磊晶 層6内。由於|>(}1區8係透過更大開口植入之事實，漸變本 體區12不會橫向延伸超過PGI區。因此，漸變本體區12之 橫向展開係藉由PGI區予以補償。 接著藉由一P型材料（例如硼（B11+))透過本體開口 58植入
或擴散於蟲晶層6中而形成p型本體區14。較佳係，使用一 在5el3 cnT2之範圍中的摻雜劑量。接著晶圓係置於一高溫 (例如、力1080C)以驅動p型本體區14進入蠢晶層6，如圖7 中顯不。本體區14之摻雜濃度係大於漸變本體區12的摻雜 濃度。 遮罩60係形成在介電層28之一部分上以遮蔽本體開口 58，且留下一如圖8中顯示之開口 62。源極區18係接著藉 由一 N型材料（例如砷或磷）之植入進入磊晶層6内而形成。 因為漸變本體區12、本體區14及源極區18係皆透過藉由絕 緣閘極!126定義之開口58及62予以植人，所以源極區18、 漸變本體區12及本體區14係自對準。 乡囷9 如層之介電層（未顯示）係形成在介 電層28及閘極氧化物層24上。接著蝕刻此介電層(未顯示) 及閘極氧化物層24以提供—間隔件％及開口 Μ，透過其， 植入P型材料以形成額外p型區2〇。較佳係，植入步驟包括 植入一 P型材料，例如侧（BU+)，其具有-約5el5 cm-2之 摻雜劑量。 127935.doc -15- 200837883 經部分處理之半導體裝置接著置於一低熱操作及短驅 動’以驅動源極區18、本體區14及額外P型區20進入蠢晶 層6。例如，半導體裝置經退火至高達9〇〇至95(rc的溫度 達到30分鐘。其他包括金屬化之程序步驟接著發生，其中 . 金屬層30係形成在介電層28上接觸源極區18及額外p型 • 區20以&供源極電極，且一金屬層34係形成於半導體基板 4之第二表面上，以形成如圖2中顯示之汲極電極。間隔件 • 32隔離源極電極3〇與絕緣閘極區％。 應瞭解，因為PGI區係藉由毯覆式植入形成，且漸變本 體區係透過如本體區之相同遮罩開口形成，故根據本發明 之方法無須額外熱氧化物層及額外遮罩層，來形成pGI區 及漸變本體區。因此，本發明不會明顯地增加製造成本。 此外，因為漸變本體區的形成係對準絕緣閘極區，故漸 變本體區係自對準本體區及源極區，其確保m〇sfet裝置 對稱地操作。此提供一具有控制良好之臨限電壓的裝置。 • 總之，本發明提供一種具有在PGI區下之漸變本體區的 已改進半導體裝置，其提供一種允許減少尺心⑽而亦確保 • 不減〆崩/貝電壓之新裝置組態。因此，本發明改進在減少 RdS〇n及具有足夠高崩潰電壓BVdss間之折衷。 ，該新裝置組態具有一在開啟狀態中於源極及汲極區間之 V型电流路徑’其意指相較於典型，τ，型裝置，透過漂移區 ^电肌路彳k的見度係增加，結果尺心⑽會減少。漸變本體 ㈣償PGI區中之增加摻雜濃度，因此未減少崩潰電壓。 右猫日日層之摻雜濃度由於減少Rds〇n而增加，漸變本體區 127935.doc -16- 200837883 將亦補償本體區下之磊晶層中的較高摻雜濃度，因此未減 少崩潰電壓。 u此禾减 【圖式簡單說明】 根據本揭示内容之半導體 千v骽裝置及其形成之方法現將參 附圖’僅藉由舉例方式說明，其中： 圖1係於歐洲專利申請案EP 1387408中所述2IGFET的— 部分之示意性斷面圖； 圖2係根據本揭示内容之具體實施例的|導體裝置配置 之一部分的示意性斷面圖； 法； 圖3 a係榼跨圖2中所示線A_A之摻雜濃度剖面的圖形表示 圖扑係橫跨圖2中所示線B_B之摻雜濃度剖面的圖形表示 法； 圖3c係橫跨圖2中所示線c-C之摻雜濃度剖面的圖形表示 法； 圖4係根據本揭示内容之半導體裝置配置的一部分的示 意性斷面圖，其顯示當裝置在開啟狀態時之電流；及 圖5至9係圖2之半導體裝置之部分在不同製造階段期間 的示意性斷面圖。 【主要元件符號說明】 3 汲極區 4 半導體基板/電流電極區 5 源極區 6 磊晶層/半導體層 127935.doc -17- 200837883
7 8 9 10 11 12 13 14 15 16 18 19 20 22 24 26 28 30 32 34 58 62 64 電流路徑 預控制區/PGI區 表面 第一表面 蠢晶層 漸變本體區/PGI區/第二區 通道 P型本體區 本體區 第一表面/N型中間輕度摻雜區 N型區/源極區/電流電極區 電流路徑 額外P型區/本體區/金屬層 場氧化物層/介電層 閘極氧化物層/介電層 絕緣閘極區/多晶矽層/控制區 介電層 金屬或歐姆層/源極電擊 間隔件 金屬或歐姆層 開口 /第一部分 開口 開口 127935.doc -18-
Claims (1)
- 200837883 十、申請專利範圚： 1 · 一種形成半導體裝置的方法，其包含·· 提供一半導體基板（4); 在該半導體基板（4)上提供一第一導雷 ^ 辛电率類型之一半導 體層（6); 在該半導體層⑹中形成該第_導電率類型之一第一區 (8); 在該半導體層（6)上及該第—Γ5* / 〇 \ ^ .、； ^弟^(8)之部分上形成一控 制區（26); —在該半導體層上形成一遮罩層’該遮罩層加外框於該 第-區（8)之部分上的該半導體層⑻之—表面（⑼的一第 一部分（58); 將-第二導電率類型之半導體材料提供予該已加外框 第一部分（58)，以在該半導體層（6)中提供一第二區 (12)； 驅動該第一區（8)及第二區（12)進入該半導體層中，以 形成該第一導電率類型之一預控制區（8)，其自該表面 (10)及在該控制區（26)之一部分下延伸進入該半導體 層’且具有一第一摻雜濃度之該第二導電率類型之一漸 變本體區（12)在該預控制區（8)下延伸進入該半導體的； 將該第二導電率類型之半導體材料提供予該已加外框 第一部分（58)，以提供延伸進入該預控制區（8)的具有一 第二摻雜濃度之一本體區（14);及 在該本體區（14)中形成該第一導電率類型之一電流電 127935.doc 200837883 極區（18)。 2·如請求項1之方法，其中該漸變本體區（12)之該第一推雜 濃度遠離該預控制區（8)而降低。 3·如請求項1或2之方法，其中該漸變本體區（12)在該預控 。制區（8)下延伸至該基板（4)。 - 4·如請求項1或2之方法，其中該第二導電率類型之該第二 摻雜濃度係大於該第二導電率類型的該第一摻雜濃度。 _ 5·如請求項1或2之方法，其中該半導體層（6)具有該第一導 電率類型之一第一摻雜濃度，且該預控制區（8)具有該第 -導電率類型之一第二摻雜濃度，其中該第二摻雜濃度 係大於該第一摻雜濃度。 6.如請求項1或2之方法，其中該基板（4)係該第一導電率類 型且形成另一電流電極區（4)，且其中在操作中當該半導 體裝置係在一開啟狀態時，在該等電流電極區（4、18)間 机動之電流實質上依一 ¥形通過該本體區（1句、該預控制 _ 區（8)及該半導體層（6)。 7·如請求項!或2之方法，其中形成一第一區⑻之該步驟包 • H該何體層（6)上毯|式植人該第__|電率類型之半 導體材料。 • 8·如請求項1或2之方法，其中該驅動步驟包含以一第一溫 度之一第一熱驅動操作，且其中提供一本體區（14)之步 驟包s以一第二溫度執行一第二熱驅動操作，以驅動該 第二導電率類型之該半導體材料進入該預控制區（8)内， 其中該第一溫度係大於該第二溫度。 127935.doc 200837883 9·如請求項1或2之方法，其中形成一電流電極區（14)之步 驟包含：將該第一導電率類型的半導體材料提供至該已 加外框第一部分（58)之一部分及進入該本體區（14)内。 10.如請求項1或2之方法，其中形成一遮罩層之步驟包含： : 在該控制區（26)上形成一介電層（28)，及移除該介電層 _ (28)及該控制區（26)之一部分，以提供一穿過該介電層 (28)及該控制區（26)之開口（58)，且其中該已加外框第一 部分包含該開口（58)。 11·如請求項1或2之方法，其中形成一第一區（8)之該步驟包 含在該半導體層（6)中提供該第一導電率類型之半導體材 料，其具有一在1至3el2 cm·2之範圍中的摻雜劑量，其 中提供一第二導電率類型之半導體材料以提供該第二區 (12)的步驟，包含提供半導體材料至具有在1至以13。㈤-2 之範圍中的一摻雜劑量之該已加外框第一部分（58)，且 其中該半導體層（6)具有一約I5el6 cnT3之摻雜濃度。 φ 12· 一種半導體裝置，其包含： 半^體層（4)’其係一第一導電率類型； , 該第一導電率類型的一半導體層（6)，其係形成在該半 導體基板（4)上； • 一控制區（26)，其係形成在該半導體層（6)之一表面 (10)上； 該第一導電率類型之一預控制區（8)，其係自該半導體 層（6)之”亥表面（1〇)及在該控制區（2 6)之一部分下延伸進 入該半導體層（6)中； 127935.doc 200837883 該第二導電率類型且具有一第一摻雜濃度之一漸變本 體區（12)，其形成在該半導體層⑹中，且在該預控制區 (8)下延伸進入該半導體層； 具有一第二摻雜濃度之一本體區（14)，其形成在該預 控制區（8)中，且自該表面（1〇)延伸進入該預控制區 (8);及 該第一導電率類型之電流電極區（18)，其係形成在該 本體區（14)中，且自該表面（1〇)延伸進入該本體區 (14);及 其中該基板（4)形成另一電流電極區，且其中在操 作中，當該半導體裝置係在一開啟狀態時，在該等電流 電極區（4、18)間流動之電流實質上依一 v形通過該本體 區（14)、該預控制區（8)及該半導體層（6)。 13·如請求項12之半導體裝置，其中該漸變本體區（12)之該 第一摻雜濃度遠離該預控制區（8)而降低。 14. 如請求項12或13之半導體裝置，其中該漸變本體區（12) 在該預控制區（8)下延伸至該基板（4)。 15. 如請求項12或13之半導體裝置，其中該第二導電率類型 之該第二摻雜濃度係大於該第二導電率類型的該第一摻 雜濃度。 16·如請求項12或13之半導體裝置，其中該半導體層具有 該第-導電率類型之一第一摻雜濃度’且該預控制區⑻ 具有該第一導電率類型之一第二摻雜濃度，其中該第二 摻雜濃度係大於該第一摻雜濃度。 127935.doc
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/IB2007/000522 WO2008081225A1 (en) | 2007-01-04 | 2007-01-04 | Semiconductor device and method of forming a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200837883A true TW200837883A (en) | 2008-09-16 |
| TWI456695B TWI456695B (zh) | 2014-10-11 |
Family
ID=38283167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097100225A TWI456695B (zh) | 2007-01-04 | 2008-01-03 | 半導體裝置及其形成之方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8217448B2 (zh) |
| CN (1) | CN101589471B (zh) |
| TW (1) | TWI456695B (zh) |
| WO (1) | WO2008081225A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010010408A (ja) * | 2008-06-27 | 2010-01-14 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JPWO2010044226A1 (ja) * | 2008-10-17 | 2012-03-15 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| US20100314695A1 (en) * | 2009-06-10 | 2010-12-16 | International Rectifier Corporation | Self-aligned vertical group III-V transistor and method for fabricated same |
| CN103003946A (zh) * | 2009-10-22 | 2013-03-27 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| US11075295B2 (en) * | 2018-07-13 | 2021-07-27 | Cree, Inc. | Wide bandgap semiconductor device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5130767C1 (en) | 1979-05-14 | 2001-08-14 | Int Rectifier Corp | Plural polygon source pattern for mosfet |
| JP3170610B2 (ja) | 1995-04-11 | 2001-05-28 | シャープ株式会社 | 縦型電界効果トランジスタの製造方法 |
| EP0772244B1 (en) | 1995-11-06 | 2000-03-22 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno | MOS technology power device with low output resistance and low capacity and related manufacturing process |
| DE69926002T2 (de) | 1999-11-17 | 2006-05-11 | Freescale Semiconductor, Inc., Austin | Herstellungsverfahren für eine Diode zur Integration mit einem Halbleiterbauelement und Herstellungsverfahren für ein Transistor-Bauelement mit einer integrierten Diode |
| KR100854078B1 (ko) * | 2001-09-12 | 2008-08-25 | 페어차일드코리아반도체 주식회사 | 모스 게이트형 전력용 반도체소자 및 그 제조방법 |
| US6747312B2 (en) | 2002-05-01 | 2004-06-08 | International Rectifier Corporation | Rad hard MOSFET with graded body diode junction and reduced on resistance |
| EP1387408A1 (en) | 2002-06-12 | 2004-02-04 | Motorola, Inc. | Power semiconductor device and method of manufacturing the same |
| KR100873419B1 (ko) | 2002-06-18 | 2008-12-11 | 페어차일드코리아반도체 주식회사 | 높은 항복 전압, 낮은 온 저항 및 작은 스위칭 손실을갖는 전력용 반도체 소자 |
-
2007
- 2007-01-04 CN CN2007800492841A patent/CN101589471B/zh active Active
- 2007-01-04 WO PCT/IB2007/000522 patent/WO2008081225A1/en active Application Filing
- 2007-01-04 US US12/522,033 patent/US8217448B2/en active Active
-
2008
- 2008-01-03 TW TW097100225A patent/TWI456695B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| US8217448B2 (en) | 2012-07-10 |
| CN101589471A (zh) | 2009-11-25 |
| US20100109078A1 (en) | 2010-05-06 |
| WO2008081225A1 (en) | 2008-07-10 |
| CN101589471B (zh) | 2012-05-23 |
| TWI456695B (zh) | 2014-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11233147B2 (en) | Semiconductor device | |
| US7436024B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5586887B2 (ja) | 半導体装置及びその製造方法 | |
| TWI390637B (zh) | 具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法 | |
| US7504690B2 (en) | Power semiconductor devices | |
| US7692239B2 (en) | MIS-type semiconductor device | |
| KR101215876B1 (ko) | 강화된 성능을 갖는 반도체 디바이스 및 그의 제조 방법 | |
| EP1331672B1 (en) | Double diffusion MOSFET | |
| US7067877B2 (en) | MIS-type semiconductor device | |
| JP2002076339A (ja) | 超接合半導体素子 | |
| JPH08264772A (ja) | 電界効果型半導体素子 | |
| US9698217B1 (en) | Semiconductor device | |
| US10069006B2 (en) | Semiconductor device with vertical field floating rings and methods of fabrication thereof | |
| JP2019503591A (ja) | パワー半導体デバイス | |
| JP4488660B2 (ja) | Ｍｏｓ電界効果トランジスタ | |
| TW202145367A (zh) | Ldmos架構及形成方法 | |
| TW200837883A (en) | Semiconductor device and method of forming a semiconductor device | |
| JP7307201B2 (ja) | 電力半導体デバイスにおける絶縁破壊電圧を高めるための結合された多結晶シリコンガードリング | |
| KR20000051294A (ko) | 전기적 특성이 향상된 디모스 전계 효과 트랜지스터 및 그 제조 방법 | |
| US8188539B2 (en) | Field-effect semiconductor device and method of forming the same |