TW200837770A - Memory device and related testing method - Google Patents

Description

200837770 1 九、發明說明： 【發明所屬之技術領域】 本發明係指-制試-記紐裝置之機制，尤指—種且有壓 縮測試(_ρ職tes·作魏的罐猶置及其相_法。' 【先前技術】 —一般而言，目前記憶體裝置通常具有多個電性連接塾(网）， 籲每-電性連接塾皆可進行資料寫入與資料讀取的功能，而對於測 試該記憶體裝置的測試機纠stressequipment)來說，為了確保該記 憶體裝置之内部元件運作正常，必需測試每一電性連接塾所對應 之-育料讀取/寫入路徑上的所有元件與儲存區塊，而測試機台通 常會經由該資料寫入路徑將一測試資料寫入至該儲存區塊中，再 經由該資料讀取路徑讀取出所寫入的測試資料，而若檢測到所讀 取出之測試資料與原始的測試資料不同時’則表示該記憶體裝置 0 之内部元件發生錯誤。 請參閱第1圖，第1圖是習知記憶體裝置100内部對應於一 電性連接藝105之-讀寫電路11〇與一儲存區塊m的簡化示意 圖。如第1圖所示，讀寫電路110包含有一感測放大器(sense amplifier)120、一讀寫多工器(R/W麵丨如丨饮的⑵、一輸出緩衝器 13〇、一離線驅動電路(off chip driver)i35、一接收電路(receiver)14〇 . 及一資料輸入暫存器(datainputregister)145，其中於儲存區塊115 • 與感測放大器U0之間一般可能具有另一感測放大器(未顯示於第 5 200837770 ϊ .1圖），感測放大器120、讀寫多工器125、輸出緩衝器請與離線 驅動電路135係為讀寫電路110内之資料讀取路徑，而接收電路 140、資料輸入暫存器145、讀寫多工器125、感測放大器120則 係為讀寫電路110内之資料寫入路徑。以資料讀取而言，上述之 另-感測，大器與感測放大器12G皆用來感測位於儲存區塊出 中之儲存單元(Storage cell)之電壓差異或電流差異並放大該電壓差 異或該電流差異以輸出代表位元‘Γ的高電壓準位(例如ιν)或代表 •位元‘〇,的低電壓準位(例如，而讀寫多工器⑵此時會將感測 放大器120所輸出之訊號傳送至輸出緩娜130，接著，輸出緩衝 器130則會緩衝讀寫多工$ 125所輸出之訊號，並以—特定排序 方式(例如先進先出(first in flrst〇ut，FIF〇)之排序方式)將所緩衝之 訊號輸出至離線驅動電路135，而離線驅動電路135則係用來調整 輸出緩衝H 13G所輸出之訊號的電壓準位以提昇最後輸出至電^ 連接塾105之5喊的訊號品質，因此，最後外部電路可藉由電性 • 連接塾1〇5上之訊號的電壓準位來判斷所讀取出之資料是位元‘Γ 或位兀0。另-方面，以資料寫人而言，接收電路⑽會接收電 性連接塾1〇5上之訊號並將該訊號輸出至資料輸入暫存器⑷，而 資料輸入暫存益145會再將所暫存之訊號傳送至讀寫多工器 125 ’此h頃寫多工器125會經由感測放大器與上述之另一威 測放大器輸出由資料輸人暫存^⑷所傳送出之訊號至儲存區塊 115中的儲存單元’故該儲存單元即可儲存該訊號所代表的資料。 % • #上所述’測試機台測試讀寫電路U0之資料讀取/寫入路徑 6 200837770 與儲存區塊115時，亦藉由上述之資料寫人路徑來㈣試資料寫 入至儲存區塊115，並藉由上述之資料讀取路徑讀取出儲存區塊 115中所寫入之測試育料’接著，比較所讀取出之測試資料與原始 測試資料來得知是記裝肋部元件發生錯誤。然而，考 慮到測試機台的成本(亦即若所需要之測試通道(channd)愈多則 表:測式成本愈高μχ及峨效率，—般測試機纟可能希望藉由單 :電性連碰即可得知多個電性連接墊所對應之讀寫電路與儲存 ^塊^測試結果’耻，硬齡計者通f會錄It猶置中增加 ▲測试電路，_mt騎於—獅職(⑺吨腦㈣模式下比 ^由對應料個紐連雜之讀g電路與儲魏塊所傳遞之不 同的測試資料與原始測試資料，並輸出一^ ^ 敗_至單一電性連接輸出耻、、。果(成功㈣或失 墊即可得㈣個讀寫電雜儲;^賴台僅雜由單—電性連接 tn, …電路”儲存區塊的測試結果。理想上，藉由 路路’即可檢測對應多個電性連接塾之讀寫電 過測試），以致件⑽卩某些元件可能沒有經 體裳置内之竿一元化/ °然传到成功的測試結果，但該記憶 大為影響此項記憶體產品的整體良率。此種W右a生，則將 【發明内容】 因此本發明的目的之一 一讀寫測試模式之記㈣及仏—種具有一壓縮測試模式與 〜置及其相關的測試方法，以解決上述 7 200837770 \ι % 所提到的問題。 依據本發明之實施例，其係揭露一種測試一記憶體裝置之方 法。該方法包含有：將至少i試資料分別寫人至該記憶體裝置 中之複數個儲存區塊以使該複數個儲存區塊分別儲存複數個第— 次寫入測試資料；於-讀寫測試模式下，由該記憶體裝置中之該 複數個儲存區塊分別讀取出該複數個第一次寫入測試資料，並^ 鲁遠複數個第-次寫入測試貧料再次寫入至該複數個儲存區塊中以 產生複數個第二次寫入測試資料；以及於一壓縮測試模式下，藉 由-壓縮測試運作來讀取出該複數個儲存區塊中纖數個第: 次寫入測試資料，並依據該複數個第二次寫入測試資料與該至少 一測試資料來決定該記憶體裝置是否發生錯誤。 、人） 依據本發明之實施例，其另揭露—種記憶體裝置。該記憶體 裝置包含有-第-儲存區塊、一第一連接塾(PAD)、一第一 路、-第二儲存區塊、-第二連接墊、—第二讀寫電路、^、 電路及-控制電路，該第-讀寫侧_於娜—儲存_ 該第-連難，其具有料讀取路徑與—第料路 並用來綱第— =塊，碰第二讀寫電路係_於該第二僻 :塾’其具有一第二資料讀取路徑與-第二資料寫入路經= ^貝取該弟—儲存區塊之資料或是寫人資料至該第二儲存區塊， 測試電關綱糊-物_账物路，並用 8 200837770 =决疋該記憶體裝置是否發生錯誤，以及該控㈣路餘接於該 第頃寫電路與該第二讀寫電路，並用來分別控制該第一/第二資 料嗔取路&將自該第一 /第二儲存區塊讀取出之資料選擇性地傳送 ^該測4電路或該第_/第二連接墊，以及分別控綱第—第二資 料寫入路控選擇性地將該測試電路或該第一/第二連接墊之資料寫

=至該第-/第二儲存區塊；另外，該第一/第二連接塾或是該測試 私路會分別經由該第一/第二資料寫入路徑翁至少一測試資料寫入 至該第/第—儲存區塊以使該第一/第二儲存區塊分別儲存複數 個第-次寫人測試資料，該些第—次寫人測試資料包含有分別對 應於α亥弟、弟一儲存區塊之一第一寫入測試資料與一第二寫入 測試資料；於該記憶體裝置切換至―讀寫測試模式時，該控制電 路會分別控制該m料讀取路徑自該第―、第二儲存區 鬼’取出$亥第一、第二寫入測試資料，並分別控制該第一、第二 貝料寫入路徑將該第一、第二寫入測試資料經由該第一、第二資 ，寫入路徑再次寫人至該第―、第二儲存區塊以產生複數個第: 次寫入測試資料’該些第二次寫人測試資料係包含有分別對應於 忒第一、第二儲存區塊之一第三寫入測試資料與一第四寫入測試 貝料；以及當該記憶體裝置切換至一壓縮測試模式時，該押制電 路係控制該第-、第二資料讀取路徑自該第_、第二儲^塊讀 取出該第三、第四寫人測試資料並將該第三、第四寫人測試資料 傳送至該測試電路，而該測試電路係依據該第三、第四寫入=試 貢料與該至少一測試資料來執行一壓縮測試運作以決定該記憶體 裝置是否發生錯誤。 - 9 200837770 【實施方式】 η 與習知技術相較而言，本發明之實施例所揭露的記憶體装 置’其係於-壓縮測試模式下經由複數個資料寫入路捏將至少一 測試資料(該職可由-__路產生或是由外部測試機台輸 入至該記憶體裝置中）寫入至複數個儲存區塊中，接著，自該壓縮 測試模式切換至-讀寫測試模式，並於該讀寫測試模式下，讀取 出所寫入之測試資料並將所讀出之資料再次寫人至該些儲存=塊 ^ 巾(此步驟可執行至少一次），最後，由該測試電路比較Μ所讀取 出之測試資料與原先所產生之職資料是否相同來蚊該記憶體 裝置是否發生錯誤；藉由上述讀寫測賴式的運作，將能夠確保 測试到存取该記憶體裝置時所使用的元件與線路，而其詳細的運 作過程將於稍後描述。 明參閱第2圖，第2圖是本發明一實施例之記憶體裝置2〇〇 φ 的簡化示意圖。如第2圖所示，記憶體裝置200包含有電性連接 塾202與204、讀寫電路2〇6與208、儲存區塊210與212、一測 、黾路214及一控制電路216，圖中雖僅顯示兩電性連接墊202 與204、兩讀寫電路2〇6與2〇8及兩儲存區塊21〇與，然而本 f明並不以為限，記憶體裝置實則可包括多個電性連接塾、 〇貝寫私路及儲存區塊。如圖所示，讀寫電路206中的感測放大器 。貝寫夕工态220、輸出緩衝器222、多工器224與225以及 1 /、友驅動電路226係構成讀寫電路206的資料讀取路徑，而接收 , 迅路228、多工器230、資料輸入暫存器232、讀寫多工器220與 200837770

I • 感測放大器218則構成讀寫電路206的資料寫入路徑，同樣地， 讀寫電路208中的感測放大器234、讀寫多工器236、輸出緩衝哭 238、多工器240與242及離線驅動電路244係構成讀寫電路綱 的資料讀取路徑，而接收電路246、多工器248、資料輸入暫存器 250、讀寫多工器236與感測放大器234則構成讀寫電路2〇8的資 料寫入路徑；另外，需注意的是，感測放大器218與234、讀寫多 工态220與236、輸出緩衝器222與238、離線驅動電路226與244、 _ 接收電路228與246及資料輸入暫存器232與250的功能係分別 相同於第1圖所示之感測放大器120、讀寫多工器125、輸出緩衝 态130、離線驅動電路135、接收電路14〇及資料輸入暫存器⑷ 的功能，而為了簡化說明，在此不另贅述。因此，如上所述，當 於正常貧料讀取模式下讀取儲存區塊21〇與212所儲存之資料 時，會經由上述讀寫電路206與識之資料讀取_來讀取出資 料’此時控制 216會控制多工器224、將所接收到之資料 ^ ^別傳达至多工器225、242並再控制多工器奶、淡選擇接收 多工器224、240所輸出之資料而不接收比較單元况所輸出之資 料，=分別將上述之資料傳送至離線驅動電路⑽、244，因此，、 將可藉由包性連接塾2〇2與2〇4分別經由離線驅動電路细與244 讀取出相對應的資料；反之，當於正常資料寫入模式下寫入資料 至儲存區塊210與212時’則會經由讀寫電路2〇6與2〇8之資料 寫入路徑來寫入該筆資料，此時控制電路216會控制多工％、 232、250。測試電路214包含有比較 200837770 •單70 252、254與256以及資料產生器258與260，其係用來產生 至少-測試資料以輸出至記憶體裝置細内的其他元件以及比較 最後所讀取到之倾與縣所產生之戦f料是否_來決定記 憶體裝置2〇〇是否發生錯誤，控制電路216則用於當記憶體裝置 200切換至-壓縮測試模式時控制多工器23〇、或2犯、225 接收測試電路214所產生之資料或是控制多工器224、24〇輸出資 料至測試電路214’以及當記憶體裝置2_換至—讀寫㈣ • 评伽融)測試模式時控制多工器240、224分別輸出資料至多工 器242、225與離線驅動電路244、226，並且控制多工器挪、248 接收刚-級之接收電路228、246所輸出之資料與控制多工器 242、225接收多工器240、224所輸出之資料。 於本貫施例中’記憶體裝置2⑻的測試運作過程如下所述。 »月參閱第3〜5圖，第3圖是第2圖所示之記憶體裝置2⑻於該壓 泰縮測試模式下寫入-測試資料至儲存區塊21〇與212的操作示意 圖，第4圖是第2圖所示之記憶體裝置__ _ wrke back)測試模式下經由資料讀取路徑讀取出儲存區塊別斑2i2之 資料並經由資料寫人路徑再將該f料寫人至儲存區塊，與212 的作不思圖’第5圖是第2圖所示之記憶體裝置勘於該壓縮 測試模式下讀取出儲存區塊21〇與212所儲存之資料的操作示意 圖。當=記憶體裝置200進行測試時，首先會進入該壓縮測試模 •式如第3圖中所纟會製之粗體線所示’外部的測試機台會執行該 壓縮測試運作以經由電性連接塾204與接收電路246輸入一命令 12 200837770 • 以控制資料產生器258與260分別依據測試資料控制設定Q、 C：2(可係為相同的控制設定或是不同的控制設定)產生測試資料^ 與D2，並將測試資料〇1與〇2分別經由兩不同資料寫入路徑之多 工為230與248、資料輸入暫存器232與250、讀寫多工器220與 236及感測放大器218與234寫入至儲存區塊21〇與212中，以使 儲存區塊210與212中分別儲存第一次寫入測試資料Di，、； 亦即，此時控制電路216會控制多工器230與248分別接收資料 • 產生器258與260所產生之測試資料〇!與〇2,以及控制讀寫多工 為220與236分別接收資料輸入暫存器232與250所暫存之資料 並將所收狀資料輪出至感測放大器218與234。接著，記憶體裝 置200暫停執行該壓縮測試運作並切換至一讀寫(代以界池write back)礼式模式’射匕測試模式下，如第4圖中所繪製之粗體線所 示會刀別經由如述不同之資料讀取路徑中的感測放大器218與 234、頃寫多工器22〇與236、輸出緩衝器222與、多工器μ# # ” 24〇、夕工裔225與242及離線驅動電路226與244讀取出位於 儲2區塊210與212之第-次寫入測試資料〇1，、〇2，，並且再將 所項取出之第-次寫人測試資料仏，、％分別經由前述之資料寫 入路乜中之接收電路228與246、多工器2邓與2招、資料輸入暫 存:232與250、讀寫多工器220與236、感測放大器218與辦 2人寫入至儲存區塊21〇與212巾，以使儲存區塊別與犯中 :別產生第二次寫人測試資料以，，”，此時控制電路216於資 、^讀取時會控制讀寫多工器挪與236分別將自感測放大器218 〃所接收到之資料輸出至輸出緩衝器222與238,同時控制多 200837770 工器224與240將自輸出緩衝器⑵與238所接收之資料分別輸 出至多工器225與242並再控制多工器225、242選擇接收多工器 224、240所輪出之資料，以分別將資料傳送至離線驅動電路226、 244’而於資料寫入時控制電路216將會控制多工器2如與2邪分 別接收接收魏228與2奶所輸出之資料，以及控制讀寫多工器 220與236將自資料輸入暫存器说與25〇所分別接收之資料輸出 至感測放大器218與234。

最後，如第5圖中所緣製之粗體線所示1儲存區塊21〇與 212中產生第二次寫入測試資料&，，與D2，，時，記憶_置2⑽會 由該讀寫測試模式切換至該壓縮測試模式以藉由測試電路叫來3 得知最後的測試結果，此時控制電路216首先會控制讀寫多工哭 與236將感測放大器加與234所輸出之資料傳送至輸出緩衝 器222與238，並控制多工器224與24〇分別將輸出緩衝器從 與238所輸出之資料傳送至測試電路214中之比較單元與 况，而比較單元252與254會分別比較第二次寫入測試資料以，、 〇2與原先資料產生器258與260所產生之測試資料、a是否 相同來決定得到成功(pass)或是失敗(fail)的測試結果，例如，— 測試資料D!、D2皆設定成位元‘1，，則比較單元252與2m可:: 利用互斥反或閘(ExclusiveNORgate)來加以實現，亦卽，口刀 >、一 』 ，只要測 試貧料A、DZ之其中之一因為記憶體裝置2〇〇内部之元件錯μ、' 作而由位元‘1，變成位元‘0,，比較單元252與254即可偵 3决_ 試資料已經改變並輸出代表失敗的測試結果之位元‘〇，至比輕二測 200837770 沈比較單元256則可利用及閘來實現，於上述例子中，比較單 兀256若得知至少—失敗_試結果後即會輪出代表失敗的測試 。果之位元〇至夕工益242 ;而控制電路216會控制多工器如 接收比較單元256之資料以經由離線驅動電路244輸出至^生連 接塾204 ’因此，外部的測試機台可藉由存取電料接塾施上之 資料來得知測試電路2H所得到之測試結果是成功(_)或失敗 _以得知記憶體裝置勘内部之元件或線路是否發生錯誤。

承上所述’上述實施例所提出之讀寫測試模 料讀取路徑讀取出第-次寫入測試資料Di，、D2,，再經 ^路徑將第-次寫人測試資料Di，、D2，寫人至儲存區塊21〇與21 ’故於讀S測賴式下可檢酬於原先_測賴式下無法檢 =的轉與線路，舉例來說，讀寫戦模式可檢_離線驅動 電路226、接收電路^多工器^多工器似與多工器奶 =間的線路、.多工器225與離線驅動電路226之間的線路、接收 路=Μ Μ ^ μ 的線 盘242與離線驅動電路244之間的線路以及接收電路246 到二工I，8之間的線4 ’哺些於壓縮測試模式下所無法檢測 H、線路因為係為正常存取記憶體裝置細時必然會使 件與線路’故藉由本翻所提出之讀寫測賴式，料測 =存取練'财置％叫賴纽_之元倾、祕，並 此項記憶體產品的整體良率。 200837770 Η ， 此外，為了能夠使_者清楚明瞭上述實施例中記憶體裝f 的測試運作過程，請參閲第6圖，第6圖是第2 _示之記憶 體裝置200之測試運作的簡化流程圖，其測試運作流程如下所述： 步驟600 :開始。 步驟605 :進入該壓縮測試模式，藉由一壓縮測試運作將測試資料 Di與h分別寫入至記憶體裝置2〇〇中之儲存區塊21〇 _ ” 212’以使儲存區塊21〇與212分別儲存第一次寫入 測試資料〇!，與D2,。 步驟610·自。亥壓^測試模式切換至該讀寫測試模式，經由記憶體 衣置200之貢料讀取路徑分別自儲存區塊21〇與212 中靖取出第一次寫入測試資料仏，與，並經由資料 “路㈣第-次寫人測試射极，與仏’再次寫入至 儲存區塊210與212中以產生第二次寫入測試資料Di，， ▲ 與 D2，，。 乂驟仍·自该讀取測試模式切換至該壓縮測試模式，藉由該壓縮 測试運作來讀取出儲存區塊210與212中之第二次寫 入測試資料D!，，與D2，，。 步驟620:測試電路214比較第二次寫入測試資料Dl”與d2”與測 式貪料D!與D2來決定記憶體裝置200是否發生錯誤。 步驟625 :結束。 再者於另一實施例中，外部的測試機台亦可經由第2圖所 16 200837770 示之電性連接墊204直接輸入一測試資料至記憶體裝置200中， 於此情形下，將不需使用到資料產生器258與260以及多工器 248，故可將其自記憶體裝置2〇〇中移除而仍可進行記憶體裝置 2〇0的礼鍵#，當然，本發明之實施例巾所揭露之讀寫測試模式 的運作亦可重複執行至少一次以對記憶體裝置勘進行連讀數十 小時的燒機測試(b跡inprocess);凡此設計變化皆屬於本發明的 範缚。 以上所述僅為本發明之較佳實施例’凡依本發明申請專利範 圍所做之均等變倾修飾，冑關本發明之涵蓋範圍。 【圖式簡單說明】 第1圖為習知記憶體裝置内部對應於一電性連接I之一讀寫電路 與一儲存區塊的簡化示意圖。

=2圖為本伽—實施例之記，隨裝置的簡化示意圖。 第3圖為第2 _私記髓裝置於壓_離式下寫入測試資 料至儲存區塊的操作示意圖。 、 弟4圖為第2 _狄記憶體裝錄讀寫職模式下經由資料讀 取路控讀取出儲存區塊之資料並經由資料寫入路徑再將該 — 資料寫人至儲存區塊的操作示意圖。 第5圖為帛2騎示之記憶體裝置雜_m模式下讀取出儲存 〃區塊所儲存之資料的操作示意圖。 子 弟6圖為¥ 2 w所示之記憶體裝置之職運作的簡化流程圖。 17 200837770 【主要元件符號說明】 100、200 記憶體裝置 105、202、204 電 ~ 110、206、208 讀寫電路 115、210、212 儲存區塊 120、218、234 感測放大器 125、220、236 讀 130、222、238 輸出緩衝器 135、226、244 離 140、228、246 接收電路 145、232、250 資料輸入暫存 器 214 測試電路 216 叫 控制電路 ^ 224、225、 230、240、 242 > 248 多工器 252、254、256 比較單元 258、260 資料產生器

18

Claims (1)

1. 200837770 十、申請專利範圍·· 1. 一種測試一 έ己憶體裝置之方法，其包含有： (a) 將至少一測試資料分別寫入至該記憶體裝置中之複數個 儲存區塊以使該複數個儲存區塊分別儲存複數個第一次 寫入測試資料； (b) 於-讀寫測試模式下，由該記憶體裝置中之該複數個儲存 區塊分別讀取出It複數個第一次寫入測試資料，並將該 複數個第-次寫入測試資料再次寫入至該複數個館存區 塊中以產生複數個第二次寫入測試資料；以及 ⑹於-_測試(comp職㈣模式下，藉由一壓縮測試運作 來讀取出該複數個儲存區塊中之該複數個第二次寫入測 試資料’並依據該複數個第二次寫入測試資料與該至= 一測試資料來決定該記憶體裝置是否發生錯誤。 2. 如=專概_丨機微’ &細嶋有 式下，藉由該壓縮_運作將該至少 入至該記聽裝£巾之減油_ m _ 该壓縮測試運作係暫停執行。 中’ 丨讀取出該 3,如申請專利範圍第！項所述之方法’其中步驟⑼包含有 經由該記憶體裝置中之複數個資料讀取路徑來分別. 複數個第一次寫入測試資料；以及 經由該記憶體裝置中之複數個資料寫入路絲分別將該複數 19 200837770 個第-次以測試資料再次寫人至該記騎I置中 生該複數個第二次寫入測試資料。 4. 如申請專利範圍第i項所述之方法，其中於步驟(c)執行之1 步驟(b)係會重複執行至少一次。 引 5. —種記憶體裝置，其包含有： 一第一儲存區塊； 一第一連接墊(PAD); -第-讀寫電路’祕於該第—儲存區塊與該第—連接塾， 該第—讀寫電路具有一第一資料讀取路徑與一第一資料 寫入路徑，用來讀取該第一儲存區塊之資料或是寫入資 料至该第一儲存區塊； ' 、 一弟一儲存區塊； 一第二連接塾； 一第一㈣電路，触於該第二儲存區塊與該第二連接墊， °亥第一喝寫電路具有一第二資料讀取路徑與一第二資料 寫入路役’用來讀取該第二儲存區塊之資料或是寫入資 料至該第二儲存區塊； 、％路麵接於該第一讀寫電路與該第二讀寫電路，用 來決定該記憶體裝置是否發生錯誤，其巾該第二連接墊 或4測4電路會分別經由該第―、第二資料寫入路徑將 至少一測試資料寫入至該第一、第二儲存區塊以使該第 20 200837770 -、第二赫n塊分觸存複數個第—次寫入測試資 料，該些第-次寫入測試資料包含有分別對應於該第 -、第二儲存區塊之H人測試:#料與—第二寫入 測試資料；以及

   控制電路’祕於該第-讀寫電路與該第二讀寫電路，用 來分別控綱第-、第二·讀取路徑將自該第一、第 二儲存區塊讀取出之資料聰性地傳送至制試電路或 該第-、第二連麵’以及分別控繼第―、第二資料 寫入路徑選擇性地將該測試電路或該第一、第二連接塾 之資料寫入至該第一、第二儲存區塊；

   其中於該記憶體裝置切換至—讀寫測試模式時，該控制電路 會分別控制該第-、第二資料讀取路徑自該第―、第二儲存 =塊讀取出該第-、第二寫人戦資料，並分別控制該第一子、 第-貪料寫入路徑將該第一、第二寫入測試資料經由該第 -、第二資料寫入路徑再次寫入至該第一、第二儲存區塊以 產生複數個第二次寫人測試㈣，該些第二次寫人測試資料 係包含有分職應於該第―、第二儲存區塊之—第三寫入測 試資料與-第四寫人測試資料；以及#該記憶撕置切換至 -壓縮測試模式時，該控觀路係控繼第_、第二資料讀 取路徑自該第―、第二儲存區塊讀取出該第三、第四二入: 試資料並將該第三、第四寫人測試資料傳送至該測試電路:、 而該測試電路係依據該第三、第四寫人測試資料與該至少一 測試資料來執行-壓縮測試運作以決定該記憶體袭置是否發 21 -—— 200837770 生錯誤。

   6·如申請專利範圍第5 含有： 項所述之記碰裝置，財刻試電路包 -弟:貝料產生器，_於該第—資料寫人路徑與該第 私路徑’用來依據經由該第二連娜與該第二_寫入 遞之—命令產生該至少—測試資料，並經由該第 一貝料寫人路徑_至少—職龍寫人至料—儲存 區塊；以及 第:!:气生器，接於該第二資料寫入路徑，用來依據該 ^生4至少-測試資料，並經由該第二資料寫入路徑 將該至少一測試資料寫入至該第二儲存區塊。 '•如申請翻範圍第5項所述之記憶體裝置，其巾該讀寫測試模 式下’該控制電路係控繼第―、第二資料讀取路徑與該第、 、第二資料以路独使該些第二次寫人戦f料被更新至 少一次 22