TW200826494A - Output signal driving circuit and method of driving output signal - Google Patents
Output signal driving circuit and method of driving output signal Download PDFInfo
- Publication number
- TW200826494A TW200826494A TW095147102A TW95147102A TW200826494A TW 200826494 A TW200826494 A TW 200826494A TW 095147102 A TW095147102 A TW 095147102A TW 95147102 A TW95147102 A TW 95147102A TW 200826494 A TW200826494 A TW 200826494A
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- switch
- power supply
- signal
- reference voltage
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 24
- 230000005669 field effect Effects 0.000 claims description 31
- 238000012360 testing method Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 2
- 230000009977 dual effect Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 241000287828 Gallus gallus Species 0.000 claims 1
- 230000003139 buffering effect Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 240000005809 Prunus persica Species 0.000 description 1
- 235000006040 Prunus persica var persica Nutrition 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 210000004243 sweat Anatomy 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
200826494 九、發明說明: 【發明所屬之技術領域】 本發明係提供一種輸出訊號的電路及其相關方法,尤指一種 應用於記憶體(例如DDR記憶體)存取的輸出訊號驅動電路及其方 法。 【先前技術】 隨著處理器性能不斷的攀升,記憶體頻寬已經成為目前影響 電腦系統之效㈣-大瓶頸,所以各大半導體廠與晶片廠均不斷 地開發新的記憶體規格與匯流排技術來作為記憶體頻寬的解決方 案,現在的雙重資料傳輸率(Doubledatarate,DDR)的記憶體發展 技術亦不餐,從DDRI,DDRII到最_ DD趣記憶體 傳輸規格n在大幅提昇記料存取量_時,一般的 特疋應用積體電路(applicati〇n speciflc integrated也喊asic)製造 廠郃無法即時提供最先進的技術製程供客戶使用。根據世界半導 體枯準協會(JDEC)所訂的DDR規格,DDRI記憶體必需遵循 SSTL-25規格’即其記憶體之輸入/輸出(1〇)埠的電壓必需為 2.5V ; DDRII記憶體必需遵循SSTL_18規格,即其記憶體之輸入/ 輸出埠的電壓必需為UV;而DD麵記憶體則必需遵循 SSTL-15 規格,即其纪憶體之輸入/輸出埠的電壓必需為L但是一般 ASIC晶片製造廠只提供兩種製程元件(亦即低壓元件和高壓元 件)以供客戶使用,因此,在設計記憶體控制器(_㈣⑽加㈣ 的輸入/輸出連接墊(I〇pad)時,一般是將原本運作於3·3ν的高壓 5 200826494 電晶體元件操作在2.5V電壓下(DDRI),或是將原本運作於3.3V 的高壓電晶體元件操作在l8vt(ddrii)。請參考第1圖,第1 圖為係3.3V電晶體的電流-電壓特性曲線圖。根據第1圖可以得 知’當3.3V的電晶體操作在DDRII所規範的18V時,其操作電 流I2均會比原本操作在正常3·3ν時的操作電流1小,然而輸入/ 輸出連接墊為了要在DDRII所規定的時間内充電至合理的電壓準 位,則於1.8V下的驅動電流可能會不夠大,因此在這情況下,為 了提高驅動電流制必需要增加電晶體的寬度大小㈣她)以及輸 入/輸出連接墊的面積,如此就會增加電路面積而造成成本增加。 同4以也’ § 3.3V的電晶體操作在DDRIn所規範的15V時,其操 作電流is會比原本操作在正常αν時的操作電流l3小,且會比上 述應用於DDRII的情況下以、,因此所㈣電路面航會更大了。 【發明内容】 其可節省輸 如月的主要目的之一在於提供一種應用於記憶體(例 DR圮憶體)存取的輸出訊號驅動電路及其方法, 入/輪出連接墊面積轉決習知技術的問題。 奸Γ據ί發明之—貫施例,其係揭露—種輸出訊號驅動電路。 =出德_電路包含有:—第__,—第二 壓 開關=及^四開關,第_開關之—端輪於—第—電二 ,、另 ^輕接於一第一端點,盆士、 據/ /、㈣弟―_導通與否係依 號以携性地將該第-電源電顯該第-端點導 200826494 通。該第二開關之—蠕轉接於 -第二端點’其中該第二_導通與否係依據—接於 選擇性地將該第二電源電、 二工制訊號以 端雛於該第m另广叫通。柄三開關之- 關導通與否係依據输於—輸_,射該第三開 輸出端導通。該第四開;; 擇性地將該第1點與該 4關之—端耦接於該輸出端,其另一端耦接 1:;:^ =:»亥輸出端與該第二端點導通;其中該第三參考電壓 辦電壓之電鲜齡_第-電源賴之電壓準位 一"亥弟一迅源電壓之電壓準位之間。 依據本發明之-實施例,其係揭露一種輸出訊號之驅動方 法。該轉方法包含有:域-第-控制訊號 以選擇性地將一第 一電,電壓與—第—端點導通;依據-第二控制訊號以選擇性地 將第一私源私壓與—第二端點導通;依據一第三參考電壓以選 擇性地將该第—端點與—輸出端導通;以及依據—第四參考電壓 以選擇性地將該輸出端與該第二端點導通;其中該第三、第四參 考電£之Α壓準位係介於該第—電源電壓之電壓準位與該第二電 源電壓之電壓準位之間。 【實施方式】 租餐考第2圖,第2圖係為依據本發明輸出訊號驅動電路2〇〇 之具鈀例的不意圖。輸出訊號驅動電路2〇〇包含有一第一開關 200826494 f2、第—開關204、-第三開關2〇6、四 、一从 前置驅動電路210以及一第二义 汗 、一弟一 f ? * 於-第-端點Nl,該第—開關2〇” 4 %’其另-端係耦接 號vcl以選擇性地將第_電源 1 與否係依據-第一控制訊 開_其—端係耦接於=第一端點叫導通;第二 於一第二端點N2,該第二開,其另一端係顧 號Vc2以選擇性地將第二電源電壓V ^否係依據-弟-控制訊 . 鲕”,、占Nl,其另一端係耦接於輸出訊 2〇6 、雨·々/电壓^以選擇性地將第一端點N1與輸出端1導 四開關208其-端係減於第二端點n2,其另一端係減 於輸出訊號驅動電路200之一輸出端I,該第四開關施導通與 山系依據第四爹考電壓以選擇性地將第二端點Μ:與輸出 端Nout _ ;第一前置驅動電路21〇係搞接於第一開關搬,接收 亚依據第-輸人訊號Vl以自第—電源電壓%與—第五參考電壓 :祕中擇一作為第一控制訊號V。,亦即,第-前置驅動電路210 仔以是-賴轉換電路(level shiftei〇,依_ —輸人峨%將第 :控制訊號vcl的電壓準位設定為第一電源電壓Vdd<者第五參考 電壓vref5;以及第二前置驅動電路212耦接於第二開關2〇4,接收 並依據第二輸人訊號v2以自第二電源電鮮咖與一第六參考電壓 vref6中擇一作為第二控制訊號να,同樣地,第二前置驅動電路212 得以是一電壓轉換電路,依據第二輸入訊號%將第二控制訊號 200826494 vc2的電壓準位設定為第二電源雷厭 。一, 電壓V_或者第六參考_ V f6。 〇m更_接至一輸入/ 具有一等效電容Cr 另一方面,輸出訊號驅動電路200之輸出端N re
輸出連接塾(10 pad)220而使得輸出端N /out 々清注意,根據本發明之—實施例,第一開關202係由一且有 ===的P型場效電晶體Mpi來加以實現、第二開關綱 純/、有見長比為(w/l)2_型場效電晶體Mni來 Z請係由-磁㈣(狐)3物場效電晶體 現、第四開關208係、由一具有寬長比為(狐)4賴型場 效电B日體〜來加以實現、第—前置驅動電路加係由—反向器 (包含P料效電晶體Mp3與N型場效電晶體Mn3)來加以實現 以及第二前置驅動電路212係由—反向器(包含 晶 MP4與N型場蝴料4>來加_。細,於此技^域體且 有通常知識者可了解到,本實施例所述之第一開關搬、第二開關 綱、—弟三開關施、第四開關綱、第一前置驅動電路训以及 弟一所置驅動電路212等元件,均可由等功效之其他電子元件所 代換’其可置換元狀路結構變更於此便不再多加贊述。 。再者’於本實施例中,p型場效電晶體Mpi、Mp2與N型場效 電晶體>、Mn2是低壓元件,而由於p型場效電晶體Mpi、Mp2 與N型場效電晶體Mnl、Mn2是細低壓元件,所以為了使p型場 效電^體MP1、Mp2與N型場效電晶體Mni、Mn2可正常地運作, 上述第三、第四、第五、第六參考電壓Vref3〜Vref6之電壓準位係設 9 200826494 定介於第-電源領vdd之電壓準倾第二電源電壓v咖之電壓 準位之間。隨著製程的進步,當第一電源電壓%之電壓準位也逐 漸降低時,所低鲜位也概之降低,於麵例所指之 低壓元件如操作於L3V之元件時,健以uv為例,而並_ 以限制本發明。 此外為了更,月楚描述輸出訊號驅動電路·的運作,在本 :¼例中可从第二、第四、第五、第六參考電壓均對應同一電 壓準位Vref,其中Vref為Vdd/2,而%可以是2 5v(如當輸出端^ 輕接至DDRI記憶體時)或UV(如當輸出端I耦接至DDRn記 憶體時)或UV(如當輸出端细雛至如咖記憶體時),v㈣ 為〇v。本發明並不限於上述電壓設定,而僅是以2 5V、撕及 1.5V為例’於此技術倾具有通常知識者射理解,凡可達到同 樣功效之電壓值仍應屬本發明之權利保護範圍。 假設輸出訊號驅動電路2〇〇係應用於DDRin記憶體之存 ^因此在預設的狀態下,VddK5V(即H〇 75V),而輸出 而Nout之輸出包壓v〇ut為〇v,此時第一輸入訊號%為卿,第二 輸入afl號V2為GV。當第—輸人訊號Vi和第二輸人訊號%同時 切換為高電壓準位如Uv時,第一前置驅動電路2iG中的反向器 及第二前置驅動電路212中的反向ϋ所分別輸出0.75V之第-控° 制而虎Vcl及0V之第二控制訊號V。2。由於ρ型場效電晶體Μρΐ 之閘極4原極跨壓為0·75ν(超過臨界電壓Vth),因此p型場效電晶 200826494 體Mpl會導通而造成P型場效電晶體Mp2隨之導通,所以第—電 源電壓Vdd會對輸出端N〇ut@等效電容Q進行充電;另一方面, 第二控制訊號Ve2會關閉N型場效電晶體Mni而使其斷開,所以 於此狀態下,輸出電壓vQUt會-直被充電至高電壓準位lw為止。 請參考第3 ®,第3圖為第2圖所示之?型場效電晶體〜、 MP2的電流-電壓特性曲線圖。當輸出電壓κ足〇v上升至w 的過程中,根據第3圖中之曲線3〇2可以得知,低壓ρ型場效電 晶體Μρ1、Μρ2的電流會比利用習知將高壓ρ型電晶體操作於 下的電流(曲線304)來得大,這意味著,本實施例之ρ型場效電晶 體Μρ1、ΜΡ2的電流充電效率是是比較好的。 接下來’若輸出端Nout之輸出電壓v〇ut必需切換為〇ν時, 意味著Ρ型場效電晶體Μρ1、叫2必需斷開’ _型場效電晶體 Mnl、必須導通以對輸出電容‘進行放電以降低輸出^壓 vout。因此,第一輸入訊號乂和第二輸入訊號%同時切換為低電 鮮位0V’而第-前置驅動電路210中的反向器及第二前置驅: 電路212中的反向器2122所分別輪出之第一控制訊號久11及第二 控制訊號vC2均變成是高電墨準位’即第一控制訊號Vc〗是l 5v, 第二控制!總Vc2是〇.75V。由於N型場效電晶體Μ"之閑極-源 極跨壓為0.75V(超過臨界電壓Vth),因此N型場效電晶體Μ。!會 導通的而使得N型場效電晶體隨之導通,所以輸出端二 等效電容Cout會對第二電源電壓進行放電,另一方面,:一 200826494 控制訊號Vel會_ p型場效電晶體Mpl而使其斷開,所以根據 本I明之實%例’輪出電壓v〇ut會一直被放電至低電壓準位0V為 請參考第4目,第4圖為第2圖所示型場效電晶體⑷ Mn2的電流-電壓特性曲線圖。#輸出電壓^從…下降至卿 的過程中,根據第4圖中之曲線402可以得知,低壓㈣場效電 晶體Mnl、Mn2的電流會比利用習知將高壓N型電晶體操作於匕^ 下的電流(曲線4〇4)來得大,這意味著,本實施例之N型場效電晶 體Mnl、Mm的電流充電效率是比較好的。 睛注意’在本實施例中,輸出訊號驅動電路200中所利用的 所有電晶體均得以是ASIC晶片製造廠所提供之低電壓製程的場 效電晶體,因此本發明可以使用單一種製程(亦即低電壓製程) 就達到符合非低電壓規格的要求,如DDRI、DDRn和DDRm記 憶體傳輸規格的要求。 上述實施例係以輸出訊號驅動電路200應用於DDRIII記憶 體之存取來說明,然而,本發明並不以此為限,對於其他之應用, 僅需將vdd改變,以及對第三、第四、第五、第六參考電壓Vref3〜Vref6 作相對應的設定即可,由於熟習此項技藝者可輕易地經由第2圖 所揭露的電路結構而瞭解如何設定適當的電壓準位,因此將不再 多加描述。 12 200826494 另―方面’當輸出訊號驅動電路之輪 路接㈣輸日^錄崎⑹:^自電-日日_ n2亦不會產生崩潰(breakd〇wn)的現象。例如,以% 為例’此時Vref為0.75V,而當輸出端N⑽之外部電壓為π. 場_叫^ Ν賴編^閘__ 心在^過UV ’因此’依據以上所述的操作方式可以得知, 的充電、放電或接收外部訊號的過程(比如輕接
、原榀一、DDRI1或DD趟記憶體),任何一顆場效電晶體之閘極 :跨壓均不會超過uv,因此本實施例之可操作於UV下的P ,、N型場效電晶體均不會因跨壓過大而崩潰。 驅動方法的流 請參考第5圖,第5圖係為本發明輸出訊號之」 程圖’其包含有下步驟: 步驟502:開始; 步驟504 :接收一第一輸入訊號%與一第二輸入訊號% ; 步驟506 :緩衝第—輸人訊號%以產生__第—控制訊號^, 緩衝第二輸入訊號V2以產生一第二控制訊號% ; 步驟508:觸第一控制訊號Vcl和第二控制訊號%,若第一 控制訊號Vcl為高電壓準位,而第二控制訊號Vc2 為低電壓準位,則跳至步驟510 ;若第一控制訊號 Vcl為高電壓準位,而第二控制訊號Ve2為高電壓準 13 200826494 位,則跳至步驟512 ;若第一控制訊號Vcl為低電壓 準位’而第^一控制訊號V。2為低電壓準位’則桃至 步驟514; 步驟510 :輪出端>^^需要自一下級電路接收一外部電壓; 步驟512 :將第二電源電壓Vgnd與輸出端導通以對輪出 進行放電; 步驟514 :將第一電源電壓Vdd與輸出端”·⑽導通以對輸出端 N〇ut充電。 本發明之實施例輸出訊號之驅動方法首先會在步驟504同時 接收第一輸入汛號以及第二輸入訊號V2。步驟5〇6會緩衝第一 輸入訊號V!以產生一第一控制訊號%,緩衝第二輸入訊號%以 產生一第二控制訊號Vo ;步驟508會依據第一控制訊號Κι和第 二控制訊號Vc2為高電壓準位或低電壓準位來決定輸出訊號。其 中,若以本發明輸出訊號驅動電路200為例,高電壓準位為Vdd, 而低電壓準位為Vdd/2。 以上所述僅為本發明之較佳實施例,凡依本發明申請專利範 圍所做之均專變化與修飾,皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖為習知3.3V電晶體的電流電壓特性曲線圖。 第2圖為依據本發明輸出訊號驅動電路之—實施例的示意圖。 14 200826494 第3圖為第二圖所示之P型場效電晶體的電流-電壓特性曲線圖。 第4圖為第二圖所不之N型場效電晶體的電流-電壓特性曲線圖。 第5圖為本發明輸出訊號之驅動方法的流程圖。 【主要元件符號說明】 200 輸出訊號驅動電路 202、204、206、208 開關 210 、 212 緩衝電路 220 輸入/輸出連接墊 302、304、402、404 曲線 15
Claims (1)
- 200826494 申請專利範圍· 一種輸出訊號驅動電路,其包含有: 一第一開關,其—端減於1 —電源電壓,其另-端耗接於 -第-端點,其中該第1關導通與否係依據—第一控制 訊號以選擇性地將該第-電源電壓與該第一端點導通; -第二Μ ”耦接於1二電源電壓,其另一端輕接於 一第二端點’其找第二_導通與否係依據-第二控制 訊號以選擇性地將鄉二麵錢_第二端點導通; 一弟三開關,其-端耦接於該第—端點,其另—端祕於一輸 出端,其中該第三開關導通與否係依據一第三參考電壓以 —選擇性地將該第-端點與該輪出端導通;以及 -第四開關,其-_接於該輸出端,其另—端输於該第二 端點’其中該第四開關導通與否係依據一第四參考電壓以 且選撕生地將該輸出端與該第二端點導通; 二*考電如及該第四參考電壓之電壓準位介於該第 —電源電壓之·準位與該第二電源電壓之電壓準位之間。 .^申請1利範圍第1顿述之輸出訊號鶴電路,更包含有: 第。月|j置驅動電路,耗接於該第一開關並接收一第一輸入訊 唬,且依據該第—輸入訊號以自該第-電源電壓與-第五 ★參考電壓中擇一作為該第一控制訊號;以及 —第,前置鷄電路,雛於該第二開關並接收—第二輸入訊 遽且依據該第二輸入訊號以自該第二電源電壓與一第六 16 200826494 >考%壓中擇-作為該第二控制訊號; 2中^五參考輕以及料六參考輕之軸係介 弟1源電壓之電壓準位與該第二電源電壓之電壓準位之間。 利卿2項所述之輪出訊號驅動電路,其中該第: 參考電壓以及該第四參考均對應同—賴準位。弟― H明專利域第2項所述之輪出訊號驅動電路,其中該第五 參考電壓以及該第六參考電壓均對應同-電壓準位 申π專利賴第2項所述之輪出訊號驅 珂置驅動電路係為_反向器。 ^申明專觀U第2項所述之輪出訊號驅動電路,其中該第二 月1J置驅動電路係為—反向器。 一 門乾圍第1項所述之輪出訊號驅動電路,其中該第一 Γ =—開關、該第三開關以及該第四開關均為場效電晶 :=_之_係分別接收該第一控制 制城、该弟三參考電壓以及該第四參考電壓。 第四開關均為Ν型場效電晶^磁电曰曰體,該弟二開關以及該 200826494 9 ·如申請專利範圍第丨項所述之細訊號驅動電路,其係設置於 一記憶體中。 10.如申請專利範圍第9項所述之輪出訊號驅動電路,其中該記憶 體係為一雙重資料傳輸率記憶體。 11· 一種輸出訊號驅動方法,其包含有: 依據一第一控制訊號以選擇性地將一第一電源電壓與一第一 端點導通; 依據一第二控制訊號以選擇性地將一第二電源電壓與一第二 端點導通; 依據一第三參考電壓以選擇性地將該第一端點與一輸出端導 通;以及 依據一第四參考電壓以選擇性地將該輸出端與該第二端點導 通; 其中該第三參考電壓以及該第四參考電壓之電壓準位係介於該 第一電源電壓之電壓準位與該第二電源電壓之電壓準位之間。 12·如申請專利範圍第11項所述之方法,更包含有: 依據一第一輸入訊號以自該第一電源電壓與一第五參考電壓中 擇一作為該第一控制訊號;以及 依據一第二輪入訊號以自該第二電源電壓與一第六參考電壓中 18 200826494 擇一作為該第二控制訊號, · ’、中4第轉考賴以及該第六參考麵之電壓雜係介於該 第-電源電麼之電壓準位與該第二電源電壓之電壓準位之間。 η.如申請專利範圍第12項所述之方法,其中該第三 及該第四參考電壓均對應同一電壓準位。 电i以 14·如申請專利範圍第12項所述之方法,其中該# 及該第六參考電壓均對應同一電壓準位^ μ弟五♦考電壓以 15 16 其係應用於—記憶體。 其中该記憶體係為一雙 •如申請專利範圍第11項所述之方法 •如申請專利範圍第15項所述之方法, 重資料傳輸率記憶體。 十一、圖式: 19
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW095147102A TW200826494A (en) | 2006-12-15 | 2006-12-15 | Output signal driving circuit and method of driving output signal |
US11/956,310 US20080143430A1 (en) | 2006-12-15 | 2007-12-13 | Output signal driving circuit and method of driving output signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW095147102A TW200826494A (en) | 2006-12-15 | 2006-12-15 | Output signal driving circuit and method of driving output signal |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200826494A true TW200826494A (en) | 2008-06-16 |
Family
ID=39526407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095147102A TW200826494A (en) | 2006-12-15 | 2006-12-15 | Output signal driving circuit and method of driving output signal |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080143430A1 (zh) |
TW (1) | TW200826494A (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9344088B1 (en) * | 2015-04-30 | 2016-05-17 | Freescale Semiconductor, Inc. | Driver circuit receiving a regulated pre-driver supply voltage |
US11606023B2 (en) * | 2020-10-08 | 2023-03-14 | Winbond Electronics Corp. | Discharge device for discharging internal power of electronic device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6744294B1 (en) * | 1999-05-12 | 2004-06-01 | Telefonaktiebolaget Lm Ericsson (Publ) | Cascode signal driver with low harmonic content |
US6388499B1 (en) * | 2001-01-19 | 2002-05-14 | Integrated Device Technology, Inc. | Level-shifting signal buffers that support higher voltage power supplies using lower voltage MOS technology |
CN1233093C (zh) * | 2002-02-20 | 2005-12-21 | 松下电器产业株式会社 | 驱动电路 |
US7053677B2 (en) * | 2002-05-30 | 2006-05-30 | Sun Microsystems, Inc. | Input/output device having linearized output response |
US6870407B2 (en) * | 2002-06-18 | 2005-03-22 | Ip.First, Llc | Thin gate oxide output drive |
US7183813B2 (en) * | 2003-11-11 | 2007-02-27 | Stmicroelectronics Pvt. Ltd. | Differential signaling driver |
JP4245466B2 (ja) * | 2003-12-04 | 2009-03-25 | Necエレクトロニクス株式会社 | ノイズ除去回路 |
US7152008B2 (en) * | 2004-12-15 | 2006-12-19 | Intel Corporation | Calibrated differential voltage crossing |
-
2006
- 2006-12-15 TW TW095147102A patent/TW200826494A/zh unknown
-
2007
- 2007-12-13 US US11/956,310 patent/US20080143430A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20080143430A1 (en) | 2008-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7659767B2 (en) | Boost circuit and level shifter | |
US6940317B2 (en) | Level-shifter circuit properly operable with low voltage input | |
KR100535346B1 (ko) | 반도체 집적회로장치 | |
US6600361B2 (en) | Semiconductor device | |
JP2009201096A (ja) | スイッチ回路 | |
US20130076400A1 (en) | Comparator circuit | |
US7109758B2 (en) | System and method for reducing short circuit current in a buffer | |
US7432754B2 (en) | Voltage control circuit having a power switch | |
JP2010010920A (ja) | 半導体集積回路 | |
US7759986B2 (en) | Gate oxide protected I/O circuit | |
KR100308208B1 (ko) | 반도체집적회로장치의입력회로 | |
CN101153880A (zh) | 负电压检测器 | |
CN101552598B (zh) | 切换式功率晶体管的栅极驱动电路 | |
JP4880436B2 (ja) | 半導体集積回路および電源装置 | |
US20050174159A1 (en) | Apparatus for voltage level shifting | |
US6518804B2 (en) | Semiconductor integrated circuit device | |
TW200826494A (en) | Output signal driving circuit and method of driving output signal | |
KR20050099845A (ko) | 출력 드라이버 회로 | |
US9831878B2 (en) | Semiconductor device and selector circuit | |
JP4467150B2 (ja) | 駆動回路 | |
US9287874B2 (en) | Level-shifting device | |
CN219436662U (zh) | 电源监测电路、电源管理系统和存储主控芯片 | |
CN110427066B (zh) | 一种用于数字操作的ddi ir压降补偿电路 | |
JP2008283277A (ja) | 半導体スイッチ回路 | |
WO2022198951A1 (zh) | 字线驱动电路以及动态随机存储器 |