TW200820213A - Display processing line buffers incorporating pipeline overlap - Google Patents
Display processing line buffers incorporating pipeline overlap Download PDFInfo
- Publication number
- TW200820213A TW200820213A TW096130710A TW96130710A TW200820213A TW 200820213 A TW200820213 A TW 200820213A TW 096130710 A TW096130710 A TW 096130710A TW 96130710 A TW96130710 A TW 96130710A TW 200820213 A TW200820213 A TW 200820213A
- Authority
- TW
- Taiwan
- Prior art keywords
- image
- pixel
- processing
- pipeline
- line buffers
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T5/00—Image enhancement or restoration
- G06T5/20—Image enhancement or restoration by the use of local operators
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Image Processing (AREA)
- Image Generation (AREA)
Description
200820213 九、發明說明: 【發^ Η月所·屬之^域^】 發明領域 [0000] 本發明係關於合併管線交疊之顯示器處理線緩 5衝器。
I:先前技術:J 發明背景 [0001] 用於顯示ϋ之影像處理—般以光域掃描形式 被處置,其中像素自-圖框中最上方列之最左方像素開始 Η)並且-列接-列地向下經過該圖框而連續地被處理,二 於所有在任何特定列中的像素將一起被處理。當處理圖框 一列中之一所給予的像素時,像素處理演算法或,,濾 ”可能需要存取環繞之垂直像素。但是,因為像素通、常以光 域掃描形式經由-般的處理管線而連續地被掃描,該等環 15繞之垂直像素可能不是可即時供利用的。 衣 [0002] —種存取環繞垂直像素之通常解決辦法是使 線緩衝為以儲存環繞著被處理之像素列之像素,因 垂直像素是即刻地可供用於正被執行之遽波。因此,例2 當使用一個5乘5(5x5)之二維(2D)濾波核心時,通常之 20辦法是採用四線緩衝器以儲存四個環繞之列的像素。决 一個9x9之2D濾波則需要採用八個線緩衝器。但是\、針對 緩衝器是昂貴的。在全高清晰度(HD)影像處理中,這 是確實的,其中各線緩衝器一般是足夠地寬以儲其 1920個像素值。對於採用多數個濾波核心之_般影=王少 5 200820213 5 管線,使用全寬度線緩衝器的相關費用可能是非常昂貴的。 【發明内容J 發明概要 [0002a]依據本發明之一較佳實施例,係特地提出一種 方法,其包含有下列步驟:決定與將對一影像施用之一影 像處理管線相關聯的一管線交疊係數,該影像被分割成為 數個水平相鄰影像區域,各該等影像區域具有一區域寬 度;提供多數個線緩衝器,其具有足夠容納該區域寬度及 該管線交疊係數二倍之一寬度;以及使用該等線緩衝器經 10 由該影像處理管線而處理像素資料。 圖式簡單說明 [0003]被包含以及構成本說明之一部份的附圖,將展 示與本發明原理一致的一個或多個製作例,並且,將與本 發明之說明一起描述此等製作例。該等圖形是不必定是依 15 尺度繪製,其重點是在展示本發明之原理。於圖形中: [0004] 第1圖展示依據本發明一些實作之一影像處理 系統的部份; [0005] 第2圖展示一影像處理機構範例; [0006] 第3圖是展示依據本發明一些實作之處理程序 20 的流程圖, [0007] 第4圖展示一影像處理管線機構範例; [0008] 第5圖展示一影像處理像素標幟機構之範例; [0009] 第6圖展示依據本發明一些實作之影像處理機 構合併管線交疊的範例;以及 6 200820213 [〇_]第7圖展示依據本發明一些實作之系統。 【資施冷式】 較佳貫施例之詳細說明 _1]下面將參相”職日月。在各_形之間, 5相同參考號碼可被使用以辨識相同或相似元件。雖然下面 的說明將藉由狀細節(例如,狀結構、構造、介面、技 術等等)以提供本發明申請專利 論 而:些細節應只咖目__叫輪^ 本毛明之限制。此外’根據本發明揭示,熟習本技術者應 10 了解’本發㈣料狀各種論點亦可以在職這些特定 詳細說明之其他的範例中或實作中被實施。下面揭示的說 ㈣’習知裝置、電路、以及方法的某些結合之非必要細 節已被省略,以避免混淆本發明之說明。 _2]第1圖是依據本發明之—些實作的影像處理系 15統之部份的簡化方塊圖。系統⑽可包含—顯示處理引 擎(DPE)102、-顯示控制器刚、—記憶體控制器觸、以 及記憶體108。DPE 102同時也包含一組線緩衝器112。 [0013] DPE 1()2可以是能夠支援其像素資料處理之硬 體、軟體及/或韌體形式的任何邏輯組合,依據本發明一些 20實作’DPE 102可包含處理邏輯而至少能夠評估聯結於一 組滤波核^之全部的全面管線水平交疊,其中該組濾波核 心可被考慮包含將利用DPE 102被製作的一濾波管線,如 將在下面之進一步地详細說明。結果,依據本發明一些實 作,DPE 102可|^供足夠寬度的線緩衝器1 η以支援像素資 200820213 料之處理,其中可以在 千相郴區域之間提供的交疊變化 ::進—步地詳細說明。此外D 個或多個處理核心(如 一# ϋΐ— ΛΛβ/、 ),其各可依據本發明製作以 及力4同時的形式進行處理。D P E 1 〇 2之使用以 及功此將在下面更詳細地加以說明。 [嶋]顯示控制器10何包含任何處理及/或控制邏輯 (亦即L軟體、及/或韋_式),其能夠轉換藉由 DPE 102供應之被處理的像素f料成為適用於驅動一顯示 10 器之格式(亦即,顯示11特定資料)。例如,雖财發明是 不又k方面之限制’ DPE 1〇2亦可以—種特定之彩色資料 U(例如種被壓縮之紅色-綠色-藍色(RGB)格式)而提 供被處理的像素資料至控制器刚,並且控制器刚亦可修 改此貝料’例如’藉由產生對應的液晶顯示器([CD)驅動 資料位準等等。雖然第1圖展示DPE 1〇2以及控制器104為 15個別的構件,但本發明是不受這方面之限制,並且熟習本 技術者將了解,例如,顯示控制器1〇4的一些功能(如果不 是全部)將可藉由DPE 102被執行,或進一步地,顯示處理 為及/或一主處理器(例如,微處理機)可提供DpE 及/或 控制器104之功能。 [0015]記憶體控制器106可包含任何記憶體存取邏輯 (亦即,以硬體、軟體、及/或韌體之形式),其反應於一組 濾波核心而能夠提供將利用D P E 10 2被處理或被過濾的像 素資料(亦即,像素值)給予DPE 102。控制器1〇6同時也可 提供對於至記憶體1〇8之存取給予DPE 102,以儲存對應至 8 200820213 利用DPE 102被處理之像素值的像素資料。記憶體控制器 1〇6同時也可提供對於被儲存或被保持在記憶體⑽中的 像素資料(被處理或衫同情況者)之存取給予顯示控制器 104但疋’本發明是不受限制於記憶體控顧咖之特定 5實作例並且因此這項目將不在此處詳細地被說明。 [0016] 記憶體108可包含適用於儲存及/或保持像素資 料(例如,7C度及色彩區分信號(亦即,,,YUV”資料)之形式 或紅'綠-藍(RGB)彩色像素資料或數值、或其他可能的格式) 之任何圮憶體裝置或機構。而記憶體1〇8亦可包含任何依 ⑺電性或非依電性記憶體技術,例如,隨機存取記憶體(ram) 記憶體或依電性記憶體技術(例如,快閃記憶體),本發明 是決不受限制於被採用以作為記憶體1〇8使用之記憶體型 式。 [0017] 第2圖展示用於影像處理之機構2〇〇的簡化範 !5例。第2圖僅依據本發明一些實作被提供以協助處理程序 之討論,並且因此應該可理解,在第2圖中沒有展示數量 或項目,以避免在任何方面限制本發明。第2圖展示一影 像圖框202,例如,對應至一高清晰度(HD)192〇xl〇8〇顯示 為格式(亦即,其中圖框202包含1920垂直行以及ι〇80水平 20列之像素值),其中圖框202已經被分割成為4個水平相鄰區 域204-207,其各包含1〇80列和48〇行之像素值並且其相對 於邊界208之相鄰區域而各被定義。雖然第2圖展示四個區 域204-207,然而本發明本身是不受限制於被採用之區域數 目或被採用的那些區域之寬度(例如,以每區域之像素行被 9 200820213 量測)。 [0018] 依據本發日倾應隸—所料的圖框搬像素 列之-影像處理機構的—些實作例,任何所給予的區域 204-207之像素可自任何其他區域綱_2()7的像素分別地被 5處理。換言之,例如,區域2〇5中之像素可自區域屬中之 像素分別地被處理。進—步地,依據本發明—些實作例, 任何區域204-206之像素可以連續方式及/或串列方式(亦 即,藉由-個處理核心)或平行形式(亦即,藉由多數個處 理核心)分別地被處理。此外,依據本發明—些實作例一 1〇影像處理機構可自-光域掃描影像處理機構被區分,於其 中,針對-所給予的圖框搬列’―光域掃描影像處理機 構可以連續及/或串列方式處理該列的所有像素。 [0019] 第3圖是展示依據本發明一些實作例之處理程 序300的流程圖。同時,為容易說明起見,處理程序獅可 15以相關之第1圖的系統1〇〇以及第2圖之機構細而被說 明,本發明是不受這方面之限制並且藉由依據本發明之適 當裝置也可支援其他的處理程序或機構。 [0020] 處ί里程序300可開始於決定相關於一影像處理 管線之一管線交疊值[動作3〇2]。依據本發明一些實作例, 2〇 DPE 102可在預處理階段中進行動作3〇2。亦即,當DpE ι〇2 被組態以實作一影像處理管線時,動作3〇2可被進行,其 中该官線採用一個或多個濾波核心以處理像素資料。熟習 本技術者應明白,利用裝置(例如,DPE1〇2)被執行之影像 處理可採用一個或多個渡波核心,其中那些的核心包含, 10 200820213 實際上’例如,利用環繞像素之加權數值對-所給予的像 素值進行旋積運算之數值矩陣。進一步地,熟習本技術者 同時也應明白,裝置(例如,DPE 1〇2)也可以,反應於一滤 波演算法,而採用内部處理邏輯以處理像素值而實作所對 5 應的數值核心。 [0021] 第4H展不採用_系列濾波核^之影像處理管 、、泉400的範例。第4圖被提供以協助處理程序3⑽之討論, 尤其是動作302,並且應可理解,其中沒有展示數量或項 目以避免在任何方面限制本發明。管線彻包含一系列之 1〇三個演算法或遽波核心:第一個演算法4〇2(對應至5χ5二維 (2D)濾波核心)、第二個演算法4〇4(對應至9分支水平,或 、准(1D)之濾波器),以及第三個演算法4〇6(對應至gw 遽波器)。熟習本技術者應明白,專有名詞NxN 2D遽波核 心(例如,5x5 2D、9x9 2D,等等)以及Ν_分支水平濾波器 15之心3雖然這些專有名詞將進一步地被置於下面的本文 中第4圖提供之演算法範例的演算法402-406僅作為說明 並且可理解地不應是限制本發明於特定的影像處理演算 法及/或特定的影像處理管線機構。 [0022] 熟習本技術者應進一步地明白,採用演算法 20 402之影像處理機構可能需要使用具有至少四(4)線之線缓 衝為408以儲存四(4)列的像素值之像素值,該等四(4)列之 像素值是垂直地相鄰於及/或鄰近於(上面的兩個列以及下 面的二個列)將利用演算法402被處理之像素列之像素值中 的四(4)個列之像素值。相似地,採用演算法4〇6也可能需 11 200820213 要使用具有至少8線之線緩衝器410以儲存8個列之像素的 Γ素值步地,熟習本技術者應明白,演算法姻、9 刀支欠平Θ异法,不需要使用線缓衝器以儲存相鄰列之像 f值’因為這演算法利用來自相同财的鄰近及/或相鄰像 5 /、之數值以對將被處理的像素進行旋積運算。此外,依據 本务明-些貫作例’如果f線彻被採用以進行像素資料 圖框之影像處理,其中該圖框被分割成為水平地相鄰影像 區域,則線緩衝器408/410之寬度(亦即,被儲存在各個線 或列中之像素值數量)可對應至較小於將利用管線_被處 10理的影像圖框之全部水平解析度的寬度。 [〇〇23]第5圖展示標明像素之範例機構5〇0。第5圖被 提供以協助處理程序300之討論,尤其是動作302,並且應 。亥可理解’圖中沒有展示數量或項目以避免在任何方面限 制本發明。第5圖包含利用區域界線506被分離之二個相鄰 5影像區域504和505的代表部份。考慮到一種情況,其中在 區域504内並且相鄰於區域界線之一像素5〇8(例如,其中像 素駕是在有24〇個像素寬區域之一列中的第鳩個像幻將 採用管線400利用DPEl〇2被處理(第侧。如所展示地,針 對像素508’應用演算法術藉由環繞著像素5〇8的像素5χ5 0矩陣51G之加權數值而對像素柳之數值進行旋積運算,應 用廣·^法404藉由置於像素5〇8任一側上之相同列内的4個 4近像素512之加權數值而對像素5⑽數值進行旋積運 异,並且應用演算法儀藉由環繞著像素爾像素的9χ9矩 陣514之加雜值而對像素駕數值進行旋積運算。 12 200820213 [0024] 考慮管線400本文(第4圖)中之第5圖,應可明 白’如果像素508之數值將利用管線400數學地被處理的 話’則針對區域504之像素508的管線400之應用將導致利 用像素508之數值而對在區域505中的一些像素進行旋積 5運异。尤其是,當僅考慮包含像素508之列時,其中為說 明起見’像素508是區域504中之第240個並且是最後的像 素(如240個像素之區域寬度範例),則演算法402(5x5 2D濾 波器)將對相鄰於像素5〇8右方的二個像素516(例如,該第 241和第242個像素)之數值進行旋積運算。同樣地,演算法 (9刀支水平;慮波為)將對相鄰於像素508右方之四個像 素517(例如,第241個至第244個像素)的數值進行旋積運 异。但是,當時如此進行時,除非演算法4〇2已對那4個像 素517右方之進一步的兩個相鄰像素518(例如,第245個和 第246個像素)進行旋積運算,否則當演算法4〇4利用第施 I5個像素之數值(亦即,像素5〇8之數值)對第244個像素進行 方疋積運异時,可能,例如,不使用一個正確值。 [0025] 此外,演算法撕(9χ9 _波器)將對像素5〇8 右方的四個相鄰像素517(例如,第241至第244個像幻之數 值進行旋積運算。但是,當如此崎時,除非演算法4〇4 已對那4個像素517右方之進一步的4個相鄰像素㈣例 如,第245至第248個像素)進行旋積運算並且除非演算法 402同時也已對伟像素519右方之進_步地的兩個相鄰像 素520(例如,第249和第25_像素)進行旋積運算,否則演 异法傷當利用第_個像素之數值對第施個像素進行旋 13 200820213 積運算時,可能,例如,不使用一個正確值。因此,為了 確保應用管線4 〇 〇對在被分割成為水平地相鄰區域的影像 圖框之-區域中的像素結果是數學相似於將以—光域掃 描像素處理機構處理所得到的結果,一水平交疊可依據本 5發明被疋義,其中該水平交疊包含自相鄰於被處理之區域 的區域所取得之足夠的像素。 [0026] 例如,如第5圖之展示,為得到管線4〇〇對區域 504中最右方像素508之數學正確應用,一交疊522可依據 本發明-些實作例被定義,其中該交疊包含相鄰於最右方 10像素之區域505中的10個像素。因此,依據本發明一些實 作例,如果交疊522被合併於區域5〇4之處理,則區域5〇4 之影像處理可產生數學上相似於利用一標準光域掃描處 理被產生的那些結果。 [0027] —般,一管線交疊係數可依據本發明一些實作 15例被定義,其中該係數可以被表示如: n-l pipeline — overlap = h _ overlup^j^ (1) i=0 其中在像素處理管線中之各個演算法”丨”具有一相關 的水平交疊係數h—交疊[i](h—overlap)。因此,例如,管線 4〇〇中之演算法402將具有一水平交疊係數二(2),並且管線 20 400中之演算法4〇4和406兩者皆將具有水平交疊係數四 (4)。因此’對於管線4〇〇之管線—交疊(pipeiine—〇veriap)(方 程式1)的數值將是十(10)。依據本發明一些實作例,動作 302可包含使得DPE 102依據方程式1而決定一管線交疊係 14 200820213 數’其中DPE 102被提供具有將在處理程序3〇〇中被使用的 像素處理官線演算法之分別的水平交疊係數1交疊⑴。另 外地,該官線交疊係數可藉由另一裝置(例如,一主處理器) 被提供至DPE 102。 5 [〇〇28]處理程序300接著可繼續供應具有足夠容納一 區域覓度加上二倍管線交疊係數之寬度的一個或多個線 緩衝器[動作304]。第6圖展示影像6〇〇之範例,其依據本發 明一些實作例展示與影像區域相關的水平交疊,其中那些 的交疊具有對應至在動作302中被決定之管線交疊係數的 10寬度。第6圖被提供以協助處理程序300之討論,尤其是動 作304 ’並且應可理解,於其中沒有展示數量或項目,以 避免在任何方面限制本發明。 [0029] 如第6圖之展示,影像600範例已被分割成為包 含一個最左方區域602的三個水平地相鄰區域,依據本發 15明一些實作,其可具有合併相鄰區域606的一些行之一交 疊604 ’其中交疊604寬度對應至如在動作302中被決定以 針對一特定影像處理管線的管線交疊係數。因為多數的影 像處理演算法(例如,濾波核心)是對稱的,依據本發明一 些實作例,接著之區域606可具有兩個交疊,第一個交疊 20 608合併區域604的一些行至區域606左方並且第二個交疊 610合併區域612的一些行至區域606右方。交疊608和610 兩者之寬度同時也可對應至如在動作302中被決定的管線 交疊係數。 [0030] 最後,第三個以及最右方區域612可具有一個 15 200820213 合併區域606的一些行至區域612左方之交疊614。再次 地,父豐614之覓度同時也可對應至如在動作3〇2中被決定 之管線父豐係數。因此,如果,例如,管線4〇〇分別地被 應用至區域602、606、以及612中之像素,接著,依據本 5發明一些實作例,各交疊604、608、610以及614可具有等 於一管線父豐係數10之寬度。換言之,使用這範例,各交 疊604、608、610以及614可具有一個足以包含分別的相鄰 區域606、602、612、以及606之1〇個行的寬度。 [0031]如果,如第6圖之展示,將被處理的影像分別 10地具有水平和垂直尺度影像—w以及影像—h,則各區域,,j” 可分別地具有水平和垂直尺度區域—w⑴以及影像—h。此 外,如上面所討論地,各區域可以是與寬度等於管線一交 豐之一個或一個父璺相關。因此,依據本發明一些實作 例,各區域602以及612之將被處理的像素資料之總寬度可 15 被表示如下: 區域一w(j)+管線—交疊 (2) 而區域606將被處理的像素資料之總寬度可被表示如 下: 區域一w(j) + 2*管線—交疊 (3) 20 因此,假設所有的三個區域具有相同區域寬度,例 如,240個像素,以及1〇個像素的管線一交疊數值,則區域 602和612將被處理的像素資料寬度將是25〇個像素,而區 域606將被處理的像素資料寬度將是26〇個像素。因此,為 使應用至影像600之各區域的影像處理管線結果,與如果 16 200820213 整個影像600以光域掃描方式被處理所獲得之結果,具有 數學相似性,依據本發明—些實作例,線緩衝器可被採 用,其具有與方程式(2)_致的寬度。換言之使用上面之 範例,當比較於240個像素之區域寬度時,那些線緩衝器 5可具有260個像素之寬度。 [0032] 但是,應注意到,本發明是不受限於被採用以 處理-影像圖框之特定的區域數目,且本發明也不受限於 所有具有相同區域寬度之區域。此外,專有名詞如影像區 域、影像部份、影像條紋、影像步距、影像紋痕、及/或影 10像部伤可替換地被使用而不脫離本發明之範疇和精神。 [0033] 返回至第3圖,當進行動作3〇4時,DpE 1〇2, 在動作302中存取或決定一管線交疊係數(例如,管線—交疊) 後’可使用該交疊係數以及預定之區域寬度(例如,區域 以提供一個或多個線緩衝器,其中那些線緩衝器具有對應 15至上面方程式(2)的寬度。例如,參看至管線400(第4圖)以 及影像600(第6圖),動作3〇4將包含提供1〇個線緩衝器,其 各具有對應至260個像素之寬度。 [0034] 處理程序3〇〇可以繼續接收供處理之像素資料 [動作306]。在本發明一些實作例中,動作3〇6可藉由使得 20 DPE 102使用§己憶體控制器1〇6以存取被儲存在記憶體⑽ 中之像素資料而被進行。因此,例如,動作3〇6可包含使 用一内部直接記憶體存取(DMA)引擎(未被展示)以經由控 制器106而存取記憶體108中之像素資料之DPE 102,其 中,依據本發明一些實作例,自記憶體1〇8得到之像素資 17 200820213 料寬度可匹配在動作304中被提供之線緩衝器的寬度。繼 續上述之範例,如果DPE是將要處理像素5〇8(第5圖)並且 在動作304中被提供之線緩衝器將具有26〇個像素之寬 度,則動作306可包含DPE 102,後者得到對應至關於包含 5像素508之列為中央的區域606之9個列(寬度=240個像素) 的像素資料以及用於分別地從對應至針對那些9個列之區 域602和612的像素資料所取得之交疊區域6〇8和61〇的像 素資料。 [0035] 處理程序300接著可經由影像處理管線繼續像 10素資料之處理[動作308]。依據本發明一些實作例,DpE 1〇2 可放置在動作306中所接收的像素資料在動作3〇4中所提 供的線緩衝器中,並且接著可藉由應用一過濾管線至該像 素資料以進行動作308。繼續上述之範例,dpe 1〇2可處理 在動作306中所接收之像素資料,其連續地使用演算法 15 402、404以及406(亦即,管線400)以過濾該像素資料。 [0036] 第3圖展示之動作不需要以展示之順序被執 行,也不必定需要所有的動作被進行。同時,不是依賴其 他動作的那些動作也可與其他動作平行地被進行。進一步 地,動作302和304兩者皆可被進行一次,例如,在預處理 20階段期間,並且接著多數個同時發生的動作306和308可藉 由兩個或多個處理核心及/或二個或多個DpE 1〇2而被進 行,其中,例如,動作306/308之一發生的動作可以是與一 個區域中(例如,區域602)之處理像素相關,而動作3〇6/3〇8 之另一者發生的動作可以是與另一區域中(例如,區域6〇6) 200820213 之處理像素相關,等等。進一步地,這圖形中之至少一些 動作可以在一機器可讀取媒體中被製作為可執行之指 令、或指令群。 [0037] 第7圖展示依據本發明一些實作例之系統7〇〇 5的範例。系統700可包含一主處理器702、圖形處理器704、 記憶體706以及708(例如,動態隨機存取記憶體(DRAM)、 靜怨隨機存取記憶體(SRAM)、非依電性記憶體等等)、匯 流排或通訊通路710、輸入/輸出(1/〇)介面712(例如,通用 同步匯流排(USB)介面、平行埠、串接埠、電話接埠、及/ 10或其他1/0介面)、網路介面714(例如,有線及/或無線本地 性區域網路(LAN)及/或寬域網路(WAN)及/或個人區域網 路(PAN)、及/或其他有線及/或無線網路介面)、顯示處理 器及/或控制器716、以及顯示器718。系統7〇〇同時也可包 含被耦合至網路介面714之天線715(例如,雙極天線、窄頻 15迴線天線(MLA)、寬頻MLA、倒”F”天線、平面倒”F”天線、 古鮑[Goubau]天線、塊狀微條天線等等)。一般,系統7〇〇 可以是適用於處理顯示器像素資料之任何系統。 [0038] 系統700可假設多種實際的實作例。例如,系 統700可被實作在下列構件上,如個人電腦(pc)、網路pc、 20媒體pc、伺服器計算系統、手持計算平臺(例如,個人數 位助理(PDA))、遊戲系統(輕便或不同的)、機上盒(stb)、 手提電話機等等。此外,雖然系統7〇〇的一些構件可以被 製作在單一裝置(例如,系統單晶片(s〇c)積體電路(Ic^之 内,同時系統700之構件也可以被分佈在多數個1(^或裝置 19 200820213 上。例如,主處理器702可與構件7〇4、7〇6、712、以及714 一起被製作為被包含在例如,單一PC之内的多數個ic,同 時顯示處理器716也可經由通訊通路71〇被製作在一分離 裝置中,例如,被耦合至主處理器7〇2之顯示器718以及構 5件7〇4、706、712、以及714。另外,系統700中的所有項 目,除了顯示器718之外,亦可被製作在單一平臺或裝置 中,例如,在一些範例中,如被耦合至顯示器718之媒體 PC 或 STB。 [0039]主處理為702可包含一特殊用途或一般用途之 10處理器,其包含能夠提供像素資料及/或指令給予顯示處理 器716之任何控制及/或處理邏輯(亦即,以硬體、軟體及/ 或韌體形式)。例如,主處理器702可置放像素資料的一影 像圖框(或其之z部份,例如,一影像區域的許多列)在顯示 處理器716可自其存取該像素資料之記憶體7〇8中。在一實 15作例中,主處理器702可執行任何可支援合併管線交疊之 顯示器處理線緩衝1§的一些工作。這些工作可包含,雖然 本發明是不受這方面之限制,例如,提供像素處理演算法 (例如,包含一濾、波器管線(例如,管線4〇〇)之演算法)至顯 示處理器716、下載微碼(經由天線715和介面714)至處理器 20 716、啟始化及/或組態在處理器716之内的暫存器、中斷服 務、提供用以上載及/或下載像素及/或影像資料之_匯节 排介面等等。在另外的實作例中’一些或所有的這些功能 可藉由顯示處理器716被執行。進一步地,雖然第7圖展示 主處理器702以及顯示處理器716作為個別的構件,作本發 20 200820213 明是不因任何方式而受這方面之限制並且熟習本技術者 應可明白,處理器702和716可能除了在系統700的其他構 件被實作之外亦可被實作在單一 1C之内。 [0040] 匯流排或通訊通路71〇可包含任何用於在系統 5 7㈨任何元件之間或在其之中傳送資訊(例如,像素資料、 指令等等)的機構。例如,雖然本發明是不受這方面之限 制,通訊通路710可包含能夠在記憶體7〇6或記憶體1〇8以 及顯示處理器716之間傳送,例如,像素資料之多用途匯 流排。另外地,通路71〇可包含一無線通訊通路。此外, 10圖形處理器7〇4可包含記憶體控制器(未被展示),其提供引 動顯不處理器716以提供像素資料至記憶體7〇6/7〇8或以自 5己十思體706/708得到像素資料之功能。 [0041] 顯不處理器716可包含任何能夠依據本發明一 些實作例執行合併管線交疊之顯示器處理線緩衝器 以及 15能夠供應被處理的像素資料至顯示器718之控制及/或處理 邏輯(亦即,以硬體、軟體、及/或韌體形式)。進一步地, 處理器716可包含一個或多個DPE 102之實施例或可提供 如上述之DPE 102的功能。此外,處理器716可進一步地處 理被處理的像素資料(例如,利用DpE 1〇2執行處理程序3〇〇 2〇所被產生),以執行,例如,轉換彩色像素值為對應的顯示 為驅動育料位準等等。雖然第7圖展示顯示處理器716作為 一個別的構件’但本發明是不受這方面之限制,並且熟習 本技術者應可明白,例如,顯示處理器716的一些(如果不 疋全部)功能可藉由圖示處理器7〇4及/或主處理器7〇2被執 21 200820213 行0 [0042] 最後,顯示器718可以是任何能夠顯示藉由顯 示處理器716被提供且能夠利用DPE 102被處理之像素資 料的裝置。因此,於一些更重要的範例中,顯示器718可 5以是液晶顯示器(LCD)或電漿顯示器面板(PDP)。但是,本 發明是不受限制於在顯示器718中被採用之任何特定塑式 的顯示器面板。 [0043] 因此,依據本發明一些實作例,利用被尺度調 整以包含管線交疊之線緩衝器的一顯示處理器及/或一顯 不處理引擎可允許複雜、高品質像素處理演算法(例如,移 動補償解交錯、蚊式雜訊減少等等)被採用於將在被分割成 為水平地相鄰區域的一影像上操作之處理機構中,其中該 機構保留那些演算法的數學精確度,而同時使被提供至顯 不器處理管線的矽區域之成本最小化。 ▲ [0044]雖然之前與本發明一致的一個或多個例證之 ’提供本發明之展示與說明,其不欲排除或限制本發明 之範蜂於被揭*之特定實作财。熟f本技術者應可明 白,上面之技術可以有各種修改和變化或可自本發明實施 之各種實作例取得。例如,雖然W圖以及附屬之文字可 展示並且說明一種被耦合至記憶體控制器1〇6之單一顯示 ^理引擎1G2 ’熟習本技術者應明白,依據本發明之顯示 =理系統也可採用被輕合至—個或多個記憶體控制器之 f,個顯示處理引擎,其各依據本發明而操作。明白:, 々多其他實作例可被採用以提供合併管線交疊之顯示器 22 200820213 處理線緩衝器。 10 15 [〇〇45]應可理解地,在本申請案之說明中之裝置、元 件、動作、資料形式、指令等等,除非明確地被說明否則 對於本發明無一是緊要或必要的。同時,如在此處被使用 地’冠詞"一”是將包含一個或多個項目。此外,當名詞或 片居,例如,,耗合於,,或,,反應於”或”通訊於"在此處或在之後 的申請專利範圍中被使用時,這些名詞意謂著將廣義地被 n例如語”M合於”可以是指示使用該片語的本文 中通Λ地、電氣地及/或可操作地被適當齡。進一步地, 4習本技術者將明自,術語像素、像素值、像素資料、顯 不器資料及/或影像資料可替換地被㈣。上述所說明之本 發明的實作例可以有許^化㈣改,而㈣離本發明之 精神及原理。此處所有的㈣修改和變化將被包含在揭示 之㈣内以及被下面的中請專利範圍所保護。 【睏式簡單說曰月】 部份第1圖展示依據本發明1實作之—影像處理系統的 第2圖展示—影像處理機構範例; 20 圖 第圖疋展不依據本發明—些實作之處理程序的流程 =圖展示-影像處理管線機構範例; 弟5圖展不一影像處 第嶋示依據本發明!^構之範例; 管線交疊的_;从 4狀影像處理機構合併 23 200820213 第7圖展示依據本發明一些實作之系統。 【主要元件符號說明】 100···影像處理系統 102…顯示處理引擎 104…顯示控制器 106···記憶體控制器 108···記憶體 112…線緩衝器 200…影像處理機構 202…影像圖框 204-207…水平區域 208…邊界 300···處理程序 302〜308…處理動作 400···影像處理管線 402、404、406···演算法 408、410···線緩衝器 500···標示像素機構 504、505".影像區域 506…區域界線 508、512、516、517、519、520" 像素 510、514…像素矩陣 522…交疊 600···影像 602、606、612…區域 604、608、610、614···交疊 700···系統 702···主處理器 704…圖形處理器 706、708···記憶體 Ή0···匯流排或通訊通路712— 輸入/輸出介面 714···網路介面 715···天線 Ή6···顯示處理器 Ή8···顯示器 24
Claims (1)
- 200820213 十、申請專利範圍: 1. 一種方法,其包含有下列步驟: 決定與將對一影像施用之一影像處理管線相關聯 的一管線交疊係數,該影像被分割成為數個水平相鄰影 5 像區域,各該等影像區域具有一區域寬度; 提供多數個線緩衝器,其具有足夠容納該區域寬度 以及該管線交疊係數二倍之一寬度;以及 使用該等線緩衝器經由該影像處理管線而處理像 素資料。 10 2.如申請專利範圍第1項之方法,其中該影像處理管線包 含多數個演算法,各個演算法具有一相關聯水平交疊, 並且其中決定一管線交疊係數之步驟包含決定該等水 平交疊之一相加總和。 3. 如申請專利範圍第2項之方法,其中各個演算法之水平 15 交疊包含當相關聯演算法針對位於一個影像區域之一 界線附近的一像素操作時,該相關聯演算法取樣之一相 鄰影像區域之水平相鄰像素值數目。 4. 如申請專利範圍第1項之方法,其中該區域寬度包含在 一影像區域之一個維度上的像素數目。 20 5.如申請專利範圍第4項之方法,其中使用該等線緩衝器 經由該影像處理管線處理像素資料之步驟包含使用該 影像處理管線將儲存在該等線緩衝器中之像素值與一 影像區域之像素值進行旋積運算,其中該等線緩衝器除 了一相鄰影像區域的像素之外尚儲存該影像區域之像 25 200820213 素。 6. —種裝置,其包含有: 處理邏輯裝置,其使用像素處理演算法以處理一影 像之一第一部份之一像素值;以及 5 耦合至該處理邏輯裝置之多個線緩衝器,該等線緩 衝器至少保存該影像相鄰於該第一部份的其他部份之 一些像素值,其中該等線緩衝器所保存之該影像的該等 其他部份之該等像素值對應於將由該等像素處理演算 法予以與該第一部份之該像素值進行旋積運算的該影 10 像之該等相鄰部份的像素值。 7·如申請專利範圍第6項之裝置,其進一步地包含: 耦合至該處理邏輯裝置之記憶體,該記憶體至少儲 存σ玄苐一部份之該像素值。 1 8·如申請專利範圍第6項之裝置,其進一步地包含: 5 ” _合至該處理邏輯裝置之顯示邏輯裝置,該顯示邏 =請專利範圍第6項之裝置,其中將由該等像素處理 IS法予以與該第一部份之該像素值進行旋積運算的 輯裝置用以接收該處理邏輯裝置所處理的像素值。 忒衫像之該等相鄰部份的該等像素值馊系統,其包含有: 目的像· I,該數目 州冲伪的琢寺像素值,包含該等相鄰部 I,該數目對應於各像素處理演算法 分之該像素值進行旋積運算的像素 處理邏輯裝置,其使用像素處理演算法以處理_影 26 200820213 像的一第一部份之一像素值; 耦合至該處理邏輯裝置之記憶體,該記憶體用以儲 存至少該第一部份之該像素值;以及 耦合至該處理邏輯裝置之多個線緩衝器,該等線緩 5 衝器至少保存該影像相鄰於該第一部份的其他部份之 一些像素值,其中該等線緩衝器所保存之該影像的該等 其他部份之該等像素值對應於將由該等像素處理演算 法予以與該第一部份之該像素值進行旋積運算的該影 像之該等相鄰部份的像素值。 10 11.如申請專利範圍第10項之系統,其中該記憶體包含動態 隨機存取記憶體(DRAM)、靜態隨機存取記憶體 (SRAM)、或非依電性記憶體中之一者。 12.如申請專利範圍第10項之系統,其進一步地包含用以接 收該第一部份之該像素值的一個天線。 15 13.如申請專利範圍第12項之系統,其中該天線包含一雙極 天線、一窄頻迂迴線天線(MLA)、一寬頻MLA、一倒“F” 天線、一平面倒“F”天線、一古鮑(Goubau)天線、或一 塊狀微條天線之其中一種天線。 14. 一種包含儲存有指令之機器可存取媒體的物品,該等指 20 令在由一機器執行時,導致該機器執行下列步驟: 決定與一影像處理管線相關聯之一管線交疊係 數,該影像處理管線用以處理一影像圖框,該影像資料 圖框被分割成為數個水平相鄰影像區域,各個影像區域 具有一區域寬度; 27 200820213 提供多數個線緩衝器,該等線緩衝器具有足夠容納 該區域寬度以及該管線交疊係數二倍之一寬度;以及 使用該等線緩衝器經由該影像處理管線而處理像 素資料。 5 15.如申請專利範圍第14項之物品,其中該影像處理管線包 含多數個演算法,各演算法具有一相關聯水平交疊,並 且其中用以決定一管線交疊係數之該等指令在由一機 器執行時,將導致該機器執行下列步驟: 決定該等水平交疊之一相加總和。 10 16.如申請專利範圍第15項之物品,其中各個演算法之水平 交疊包含當相關聯演算法針對位於一個影像區域之一 界線附近的一像素操作時,該相關聯演算法取樣之一相 鄰影像區域之水平相鄰像素值數目。 17. 如申請專利範圍第14項之物品,其中該區域寬度包含在 15 一影像區域之一個維度上的像素數目。 18. 如申請專利範圍第17項之物品,其中使用該等線緩衝器 經由該影像處理管線而處理像素資料之該等指令,在由 一機器執行時,將導致該機器執行下列步驟: 使用該影像處理管線將儲存在該等線緩衝器中之 20 像素值與一影像區域之像素值進行旋積運算,其中該等 線緩衝器除了一相鄰影像區域的像素之外尚儲存該影 像區域之像素。 28
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/510,045 US7834873B2 (en) | 2006-08-25 | 2006-08-25 | Display processing line buffers incorporating pipeline overlap |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200820213A true TW200820213A (en) | 2008-05-01 |
TWI381364B TWI381364B (zh) | 2013-01-01 |
Family
ID=39107132
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096130710A TWI381364B (zh) | 2006-08-25 | 2007-08-20 | 用於影像處理的方法以及包含儲存有指令之機器可存取媒體的物品 |
TW101134121A TWI494916B (zh) | 2006-08-25 | 2007-08-20 | 用於影像處理的裝置和系統 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101134121A TWI494916B (zh) | 2006-08-25 | 2007-08-20 | 用於影像處理的裝置和系統 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7834873B2 (zh) |
EP (1) | EP2054794A4 (zh) |
JP (1) | JP2009545085A (zh) |
CN (1) | CN101495952B (zh) |
TW (2) | TWI381364B (zh) |
WO (1) | WO2008024668A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9373154B2 (en) | 2012-05-23 | 2016-06-21 | Mstar Semiconductor, Inc. | Image processing apparatus having reduced line buffer size and associated method |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8754895B2 (en) * | 2008-09-09 | 2014-06-17 | Sony Corporation | Pipelined image processing engine |
TW201106679A (en) * | 2009-08-05 | 2011-02-16 | Silicon Motion Inc | Image processing device and deinterlacing method |
CN102215324B (zh) * | 2010-04-08 | 2013-07-31 | 安凯(广州)微电子技术有限公司 | 用于对视频图像进行滤波操作的滤波电路及其滤波方法 |
JP5835942B2 (ja) * | 2010-06-25 | 2015-12-24 | キヤノン株式会社 | 画像処理装置、その制御方法及びプログラム |
JP5703769B2 (ja) * | 2011-01-19 | 2015-04-22 | ソニー株式会社 | 画像変換装置、画像変換方法、プログラム、および電子機器 |
US8761454B2 (en) * | 2011-05-10 | 2014-06-24 | Hewlett-Packard Development Company, L.P. | Detecting streaks in printed images |
KR101344858B1 (ko) | 2012-03-23 | 2013-12-24 | 경북대학교 산학협력단 | 영상처리장치 및 영상처리방법, 컴퓨터 판독가능 기록매체 |
CN103474049B (zh) * | 2012-06-08 | 2017-05-17 | 晨星软件研发(深圳)有限公司 | 影像处理装置与影像处理方法 |
GB2533565A (en) * | 2014-12-18 | 2016-06-29 | Stmicroelectronics (Research & Development) Ltd | A method, apparatus and system |
US9749548B2 (en) | 2015-01-22 | 2017-08-29 | Google Inc. | Virtual linebuffers for image signal processors |
US9756268B2 (en) | 2015-04-23 | 2017-09-05 | Google Inc. | Line buffer unit for image processor |
US10204396B2 (en) * | 2016-02-26 | 2019-02-12 | Google Llc | Compiler managed memory for image processor |
GB2551426B (en) * | 2016-04-18 | 2021-12-29 | Avago Tech Int Sales Pte Lid | Hardware optimisation for generating 360° images |
US10367639B2 (en) * | 2016-12-29 | 2019-07-30 | Intel Corporation | Graphics processor with encrypted kernels |
US10255655B1 (en) | 2017-06-16 | 2019-04-09 | Apple Inc. | Serial pixel processing with storage for overlapping texel data |
US11431941B2 (en) * | 2018-06-12 | 2022-08-30 | Carl Zeiss Ag | Method, apparatus, and system for processing digital images |
US10681266B2 (en) * | 2018-06-12 | 2020-06-09 | Carl Zeiss Ag | Method, apparatus, and system for processing digital images |
CN110047031A (zh) * | 2019-03-26 | 2019-07-23 | 深兰科技(上海)有限公司 | 一种像素段拼接的方法和装置 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5469223A (en) | 1993-10-13 | 1995-11-21 | Auravision Corporation | Shared line buffer architecture for a video processing circuit |
WO2000014650A1 (en) * | 1998-09-03 | 2000-03-16 | Conexant Systems, Inc. | A method of frequency domain filtering employing a real to analytic transform |
US6327000B1 (en) * | 1999-04-02 | 2001-12-04 | Teralogic, Inc. | Efficient image scaling for scan rate conversion |
JP2000351242A (ja) * | 1999-04-05 | 2000-12-19 | Seiko Epson Corp | 画像形成装置 |
JP3510997B2 (ja) * | 1999-04-05 | 2004-03-29 | セイコーエプソン株式会社 | 画像処理装置およびコピーシステム |
US6457075B1 (en) * | 1999-05-17 | 2002-09-24 | Koninkijke Philips Electronics N.V. | Synchronous memory system with automatic burst mode switching as a function of the selected bus master |
FR2797979B1 (fr) * | 1999-08-24 | 2002-05-24 | St Microelectronics Sa | Procede et systeme de filtrage anti-scintillement |
US6642962B1 (en) | 1999-09-01 | 2003-11-04 | Neomagic Corp. | Merged pipeline for color interpolation and edge enhancement of digital images |
SE517525C2 (sv) * | 1999-09-07 | 2002-06-18 | Ericsson Telefon Ab L M | Förfarande och anordning för konstruktion av digitala filter |
US7495669B2 (en) * | 2002-12-26 | 2009-02-24 | Canon Kabushiki Kaisha | Image processing apparatus and image processing method |
US6625629B1 (en) * | 2000-05-23 | 2003-09-23 | Microsoft Corporation | System and method for signal processing using an improved convolution technique |
US7184059B1 (en) * | 2000-08-23 | 2007-02-27 | Nintendo Co., Ltd. | Graphics system with copy out conversions between embedded frame buffer and main memory |
KR100423503B1 (ko) * | 2001-09-14 | 2004-03-18 | 삼성전자주식회사 | 디지털영상 처리 장치 및 방법 |
US6765622B2 (en) * | 2001-10-26 | 2004-07-20 | Koninklijke Philips Electronics N.V. | Line-buffer reuse in vertical pixel-processing arrangement |
JP3862621B2 (ja) * | 2002-06-28 | 2006-12-27 | キヤノン株式会社 | 画像処理装置、画像処理方法、及びそのプログラム |
KR100940203B1 (ko) * | 2003-02-18 | 2010-02-10 | 삼성전자주식회사 | 세그먼트 기반의 화소 처리 장치 및 그 방법 |
US7376908B2 (en) * | 2003-03-24 | 2008-05-20 | Microsoft Corporation | On-screen display image rendered with MPEG hardware |
US7266255B1 (en) * | 2003-09-26 | 2007-09-04 | Sun Microsystems, Inc. | Distributed multi-sample convolution |
US6999105B2 (en) * | 2003-12-04 | 2006-02-14 | International Business Machines Corporation | Image scaling employing horizontal partitioning |
JP2005260875A (ja) * | 2004-03-15 | 2005-09-22 | Yokowo Co Ltd | 表面実装型パッチアンテナおよびその実装方法 |
JP2005311745A (ja) * | 2004-04-22 | 2005-11-04 | Olympus Corp | 画像処理装置 |
JP4007342B2 (ja) * | 2004-06-08 | 2007-11-14 | セイコーエプソン株式会社 | 表示コントローラ、電子機器及び画像データ供給方法 |
US7515766B2 (en) * | 2004-09-22 | 2009-04-07 | Intel Corporation | Apparatus and method for edge handling in image processing |
US20060092320A1 (en) | 2004-10-29 | 2006-05-04 | Nickerson Brian R | Transferring a video frame from memory into an on-chip buffer for video processing |
JP4219887B2 (ja) * | 2004-12-28 | 2009-02-04 | 富士通マイクロエレクトロニクス株式会社 | 画像処理装置及び画像処理方法 |
TWI260547B (en) * | 2005-03-07 | 2006-08-21 | Li Shing Comm Science And Tech | Readable tag having dual reading function |
-
2006
- 2006-08-25 US US11/510,045 patent/US7834873B2/en not_active Expired - Fee Related
-
2007
- 2007-08-16 JP JP2009522036A patent/JP2009545085A/ja active Pending
- 2007-08-16 CN CN2007800278655A patent/CN101495952B/zh not_active Expired - Fee Related
- 2007-08-16 EP EP20070841000 patent/EP2054794A4/en not_active Ceased
- 2007-08-16 WO PCT/US2007/076089 patent/WO2008024668A1/en active Application Filing
- 2007-08-20 TW TW096130710A patent/TWI381364B/zh not_active IP Right Cessation
- 2007-08-20 TW TW101134121A patent/TWI494916B/zh not_active IP Right Cessation
-
2010
- 2010-10-21 US US12/909,248 patent/US20110037771A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9373154B2 (en) | 2012-05-23 | 2016-06-21 | Mstar Semiconductor, Inc. | Image processing apparatus having reduced line buffer size and associated method |
Also Published As
Publication number | Publication date |
---|---|
EP2054794A1 (en) | 2009-05-06 |
US7834873B2 (en) | 2010-11-16 |
CN101495952B (zh) | 2012-04-18 |
WO2008024668A1 (en) | 2008-02-28 |
CN101495952A (zh) | 2009-07-29 |
TWI381364B (zh) | 2013-01-01 |
US20080049037A1 (en) | 2008-02-28 |
JP2009545085A (ja) | 2009-12-17 |
TW201308309A (zh) | 2013-02-16 |
US20110037771A1 (en) | 2011-02-17 |
TWI494916B (zh) | 2015-08-01 |
EP2054794A4 (en) | 2011-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200820213A (en) | Display processing line buffers incorporating pipeline overlap | |
US6473086B1 (en) | Method and apparatus for graphics processing using parallel graphics processors | |
CN105451030B (zh) | 影像显示程序、影像显示设备、影像显示方法、影像提供服务器装置及影像显示系统 | |
CN105955687B (zh) | 图像处理的方法、装置和系统 | |
US10176560B2 (en) | Multi-block memory reads for image de-warping | |
CN105094289B (zh) | 一种实现图形用户交互界面的方法、设备及系统 | |
US7742636B2 (en) | Method and apparatus for scaling down a bayer domain image | |
CN102054264A (zh) | 图像处理器和电子装置以及图像处理方法 | |
CN114419289B (zh) | 一种基于Unity的虚拟场景货架陈列方法及系统 | |
US20070041662A1 (en) | Efficient scaling of image data | |
US9619855B2 (en) | Scalable geometry processing within a checkerboard multi-GPU configuration | |
CN105051788B (zh) | 使用多个图元进行图形处理 | |
US20180095754A1 (en) | Graphics processing apparatus and method of executing instructions | |
US7492373B2 (en) | Reducing memory bandwidth to texture samplers via re-interpolation of texture coordinates | |
US10504278B1 (en) | Blending neighboring bins | |
US20130259385A1 (en) | Image processing device, image processing method and apparatus | |
CN110825989A (zh) | 图片展示方法、装置、电子设备及可读介质 | |
CN112712464B (zh) | 图像处理方法及其装置、电子设备和存储介质 | |
US20200258190A1 (en) | Image processor complex transfer functions | |
TWI486947B (zh) | 圖層擷取方法、資料擷取裝置與圖層擷取安排方法 | |
EP3929871A1 (en) | Picture processing method, picture set processing method, computer device, and storage medium | |
CN117577061B (zh) | 一种液晶拼接方法、装置、设备及介质 | |
CN107832028A (zh) | 多屏显示系统及方法 | |
CN112650460B (zh) | 媒体显示方法和媒体显示装置 | |
US20180261187A1 (en) | Facilitating efficient detection of patterns in graphics display streams prior to their display at computing devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |