TW200816387A - Method for fabricating vertical transistor device and memory device with vertical transistor and method for fabricating the same - Google Patents

Description

200816387 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種記憶裝置之製造方法，特別 是有關於一種具有垂直型電晶體之記憶裝置之製造 方法。 【先前技術】 積體電路的發展技術日新月異，其發展趨勢往功 能強大，尺寸縮小與速度加快的方向前進，而動態隨 機存取記憶體（DRAM)的製造技術亦是如此，尤其 是其記憶容量的增加更是最重要的關鍵。 現今大多數的DRAM單元是由一個電晶體與一 個電容器所構成。由於目前DRAM之記憶容量已達 到256百萬位甚至512百萬位元以上，在元件積集度 要求越來越高的情況下，記憶單元與電晶體的尺寸需 要大幅縮小，才可能製造出記憶容量更高，處理速度 更快的DRAM。然而，傳統平板電容的設計方式， 會占據太多晶片表面的面積而無法符合上述需求。利 用立體化的製程技術，可以大量地減少電晶體與電容 器於半導體基底上所佔佈之面積，因此立體化技術開 始被運用於DRAM的製程上，例如垂直型電晶體與 溝槽電容器。相對於傳統平板式電晶體佔佈半導體表 面相當大的面積，無法滿足目前高度積集化的需求， 因此可大幅改善習知的半導體記憶單元的缺點，將成 為目如及未來製造半導體記憶早元的主要潮流。 客戶編號：92214/陳昇聰 5 本所編號：0548-A50290twf/王琮郁 200816387 一般而言，在垂直型電晶體的製造中， 長度係與深溝槽深度以及回银深溝槽内的導電:料 有關、。當兀件尺寸縮小，以回蝕深溝槽内的導電料 控制通道區的長度是相當困難的。 " 【發明内容】 有鑑於此，本發明之目的在於提供一種垂 ifΐ製造方法與具有垂直型電晶體之記憶裝置及 二法’其藉由矽磊晶技術取代傳統回蝕深溝槽 内的¥電材料，以有效控制通道區長度。 根據上述之目_，本發明提供—種垂 :製造方法。在-梦基底中形成至少-深溝槽= ===，結構及，端絕緣層，其 ::::構具有一弟一摻雜區而溝槽頂端絕緣層低 掛表面。在石夕基底上表面形成H曰曰層。 ί夕二層進行離子佈植，以在其中形成一第二推雜 品。在溝槽頂端絕緣層上形成一閘極結構，其相鄰於 石夕蠢晶層及深溝槽之侧壁且突出石夕 面。在矽磊晶層上形成一上蓋層。 矛 又根據上述之目的，本發明提供一種具有垂直型 電晶體之記憶裝置之制；主古、土+ ^ ^ sβ 方法。在一矽基底上形成一 及一溝槽頂端絕緣層，其中導電結構具有一第 罩幕圖案層。以罩幕圖案層作為银刻罩幕，在石夕基底 ^形成至少-深溝槽。在深溝槽巾形成—溝槽電容 益。在深溝槽中之溝槽電容器上依序形成 菸一壤描格地妨从θ ... . 摻雜 客戶編號：92214/陳昇聰 本所編號：0548-A50290twf/王琮郁 200816387 區而溝槽頂端絕緣層低於矽基底上表面。去除罩幕圖 案層，以露出矽基底上表面。在露出的矽基底上表面 形成一矽磊晶層。對矽磊晶層進行離子佈植，以在其 中形成一第二摻雜區。在溝槽頂端絕緣層上形成一閘 極結構，其相鄰於矽磊晶層及深溝槽之側壁且突出石夕 遙晶層之上表面。在石夕蠢晶層上形成一上蓋層。 又根據上述之目的，本發明提供一種具有垂直型 電晶體之記憶裝置。記憶裝置包括：一矽基底、一溝 槽電容器、一導電結構、一溝槽頂端絕緣層、一矽磊 晶層、一閘極結構及一上蓋層。矽基底具有至少一深 溝槽，而溝槽電容器位於深溝槽中。導電結構位於深 溝槽中之溝槽電容器上，其具有一第一摻雜區，而溝 槽頂端絕緣層位於深溝槽中之導電結構上，其低於矽 基底上表面。矽磊晶層位於矽基底上表面，其具有一 第二摻雜區。閘極結構位於溝槽頂端絕緣層上，其相 鄰於矽磊晶層及深溝槽之側壁且突出矽磊晶層之上 表面。上蓋層位於矽磊晶層上。 為讓本發明之上述目的、特徵和優點能更明顯易 懂，下文特舉較佳實施例，並配合所附圖式，作詳細 說明如下： w " 【實施方式】 以下配合第1、2Α至2F、及3Α至3F圖說明具 有垂直型電晶體之記憶裝置100之製造方法，其中第 1圖係繪出具有垂直型電晶體之記憶裝置1〇〇之平面 客戶編號：92214/陳昇聰 本所編號：0548-A50290twf/王琮郁 7 200816387 示意圖，其包括深溝槽電容112、淺溝槽隔離結構 (STI) 134 及主動區（active area) 140 ;第 2A 至 2F圖係繪示出沿第1圖中線2-2，之具有垂直型電晶 體之記憶裝置100製造方法剖面示意圖；第3A至3F 圖係綠示出沿第1圖中線3_3,之具有垂直型電晶體 之記憶裝置100製造方法剖面示意圖。 請參照第2F圖，其繪示出具有垂直型電晶體之 記憶裝置100剖面示意圖。記憶裝置100包括：一矽 基底102,其具有複數深溝槽106(如第2A圖所示）。 複數溝槽電容器112位於每一深溝槽106中。導電結 構120位於深溝槽1〇6中之溝槽電容器112上。導電 結構120包括：一導電層115，例如一複晶矽層，及 一埋入帶（buried strap，BS) 117。埋入帶117位於 導電層115上，且環繞導電層ι15之上部，其中一第 一摻雜區119位於埋入帶in内，如第2A圖所示。 溝槽了員端絕緣層122，例如一氧化矽層，位於深溝槽 106中之導電結構12〇上，其低於矽基底ι〇2之上表 面秒猫晶層150位於砍基底1〇2上表面，其具有一 第二摻雜區157。閘極結構164位於溝槽頂端絕緣層 122上，其相鄰於矽磊晶層150及深溝槽106之側壁 且突出矽磊晶層150之上表面。上蓋層156，例如一 氧化矽層，位於矽磊晶層150上。 請參照第2A及3A圖，提供一矽基底102，例如 一砂晶圓。在矽基底1〇2上形成一罩幕層，其包括一 氧化石夕墊層及一氮化矽層。然後，藉由微影蝕刻技術 號：922M/陳昇聰 〇 不所編號：〇548-A50290twf/王琮郁 200816387 來形成由氧化矽墊圖案層ι03及一氮化矽戶圏牵 層1〇5所構成之罩篡岡安s ^ 虱化矽層圖案 签，^ 罩幕圖案層並露出基底102表面。接 的美底鼠 1〇?矽圖案層1〇5作為一硬式罩幕來蝕刻露出 的土底102而形成複數深溝槽1〇6 =料深溝槽1〇6中形成一溝槽妾電下/112:; i 包括由複曰曰0；^所構成之上電才亟111、介電 ί之下雷7形成於深溝槽106下半部周圍之基底102 中之下電極1〇7。 完f溝槽電容112之後，於溝槽電容ιΐ2上方區 或，深溝槽⑽侧壁上形成—領型介電層（c〇iiar 二:=V13，例如—領型氧化㈣。接著’在深 f曰06中的溝槽電容112上形成-導電結構120， 其位於深溝槽106中的溝槽電容112上，且盆 被領型介電層113所包圍。在本實導^ ㈣包括:-導電層115,例如一複晶石夕層 入帶（buded strap，Bs) 117。導電層 115 係用 性連接溝槽電容112。埋入帶117位於導電芦115 上，且環繞導電層115之上部，其中一第―‘雜區 119 = 於埋入帶^内’用以電性連接上方的電晶體 (未、、，曰不）。在一貝施例中，可於領型介電層 上方之深溝槽106侧壁形成一薄埋入帶氮化石^⑽ mtridation)層（未繪示），用以控制離子擴散或電 流0 接著，於導電結構120上方形成一溝槽頂 層122，例如溝槽頂端氧化矽層（trench t〇p 〇幻知 客戶編號：92214/陳昇聰 ’ 本所編號：0548-A50290twf/王琮郁 Γ 200816387 ΤΤΟ)，其低於矽基底102之上表面。在一實施例中， 形成溝槽頂端絕緣層122可藉由高密度電漿（HDP) 將一氧化矽層填入深溝槽106，然後利用一濕蝕刻製 程去除氮化矽圖案層105上之氧化矽而完成溝槽頂 端絕緣層122之製作。 接著，形成淺溝槽隔離結構（STI) 134以定義 主動區140。在一實施例中，可於罩幕圖案層103及 105及深溝槽106之側壁形成一氧化矽層123，並於 深溝槽106中填滿一複晶矽層124。接著於矽基底102 上形成一硬式罩幕圖案層（未緣示），其由一侧石夕玻 璃層（BSG)及位於上方的一多晶矽硬式罩幕層所構 成，用以形成淺溝槽隔離區及定義出主動區域140。 完成淺溝槽隔離區及定義出主動區域140之後，去除 硬式罩幕圖案層。接著，在淺溝槽隔離區形成一淺溝 槽隔離結構134，其包括氮化矽襯墊層132以及由高 密度電漿（HDP)沉積所構成之氧化矽層130。 接下來，請參照第2Β及3Β圖，藉由濕蝕刻去 除第2Α及3Α圖之氮化矽圖案層105，以露出氧化 矽墊圖案層103及部份的複晶矽層124。接著，對複 晶矽層124進行一熱氧化，以在其上表面形成一氧化 石夕層126。 接下來，請參照第2C及3C圖，藉由一非等向 性蝕刻，以去除第2Β及3Β圖中的氧化矽墊圖案層 103及複晶矽層124上表面的氧化矽層126，而露出 複晶矽層124及矽基底102之上表面。之後，於露出 客戶編號：92214/陳昇聰 本所編號：0548-A50290twf/王琮郁 10 200816387 的複晶矽層124及矽基底102上表面分別生長選擇性 石夕遙晶層（selective silicon epitaxy，SSE)151 及 150。 接著，對矽磊晶層151及150進行一熱氧化，以分別 形成氧化矽層153及152。然後進行離子佈植入（未 繪示），以在矽磊晶層151及150中分別形成第二摻 雜區159及157。在本實施例中，埋入帶117中的第 一摻雜區119以及矽磊晶層150中的第二摻雜區157 分別位於矽磊晶層150之間，以作為源極/汲極區並 定義出一通道區（未繪示），通道區具有一通道長度， 其由矽磊晶層150之厚度所控制。 接下來，請參照第2D及3D圖，接著進行矽磊 晶層150上方絕緣層之製作，用以在後續製程中保護 選擇性磊晶層150。舉例而言，於第2C及3C圖中的 結構表面形成一氮化矽襯墊層154。然後全面性沉積 一絕緣層（未繪示），之後進行一平坦化製程，例如 化學機械研磨製程（CMP)，以在氧化矽層152及淺 溝槽隔離結構134上方形成上蓋層156。 接下來，請參照第2E及3E圖，去除第2D及 3D圖中氧化矽層153上方之氮化矽襯墊層154，而 露出氧化石夕層153。接著，依序去除露出的氧化石夕層 153及下方的矽磊晶層151與複晶矽層124以露出頂 端絕緣層122表面，其方法可利用濕蝕刻製程或乾蝕 刻製程。 最後，請參照第2F及3F圖，藉由一濕蝕刻製 程，剝除第2E及3E圖中深溝槽106側壁之氧化矽 客戶編號：92214/陳昇聰 本所編號：0548-A50290twf/王琮郁 11 200816387 層123。之後，在深溝槽106中的溝槽頂端絕緣層122 上形成一閘極結構164。舉例而言，藉由熱氧化法， 於矽磊晶層150與深溝槽106之側壁上形成一閘極介 電層162，例如一氧化石夕層。此處，亦可形成其他介 電材料層。然後於深溝槽106中的溝槽頂端絕緣層 122填入一導電層，例如複晶矽層，以形成閘極電極 160並完成垂直型電晶體之製作。閘極電極160鄰接 於閘極介電層162並突出矽磊晶層150之上表面。 根據本發明，垂直型電晶體之通道長度係由矽磊 晶層之厚度所控制，相較於習知回蝕導電材料的方 式，可有效地控制通道長度。再者，記憶裝置之主動 區定義係先於垂直型電晶體之閘極製作，可避免垂直 型電晶體之閘極介電層之損害，增加裝置之可靠度。 雖然本發明已以較佳實施例揭露如上，然其並非 用以限定本發明，任何熟習此項技藝者，在不脫離本 發明之精神和範圍内，當可作更動與潤飾，因此本發 明之保護範圍當視後附之申請專利範圍所界定者為 準。 客戶編號：92214/陳昇聰 本所編號：0548-A50290twf/王琮郁 12 200816387 【圖式簡單說明】 第1圖係繪示出根據本發明之實施例之具有垂直型 電晶體之記憶裝置之平面示意圖。 第2A至2F圖係繪示出沿第1圖中線2-2’之具有垂 直型電晶體之記憶裝置之製造方法剖面示意圖。 第3A至3F圖係繪示出沿第1圖中線3-3’之具有垂 直型電晶體之記憶裝置之製造方法剖面示意圖。 【主要元件符號說明】 100〜記憶裝置； 103〜氧化矽墊圖案層； 106〜深溝槽； 109〜介電層； 112〜溝槽電容； 115〜導電層； 119〜第一摻雜區； 122〜溝槽頂端絕緣層； 123、126、130、152、 124〜複晶石夕層； 134〜淺溝槽隔離結構； 150、151〜石夕磊晶層； 157、159〜第二摻雜區 162〜閘極介電層； 102〜石夕基底； 105〜氮化矽圖案層； 107〜下電極； 111〜上電極； 113〜領型介電層； 117〜埋入帶； 120〜導電結構； 153〜氧化矽層； 132、154〜氮化矽襯墊層； 140〜主動區； 156〜上蓋層； 160〜閘極電極； 164〜閘極結構。 客戶編號：92214/陳昇聰 13 本所編號：0548-A50290twf/王琮郁

Claims (1)

1. 200816387 十、申請專利範圍： 1.一種垂直型電晶體之製造方法，包括·· 在一石夕基底中形成至少一深溝槽； 在該深溝槽中依序形成一導電纟士 緣層，其中該導電結構具有一第一^及一溝&頂端絕 緣層低於該繼上表面有“雜區而該溝槽頂端絕 在該矽基底上表面形成一矽磊晶層； 雜區對該0晶層進行離子佈植，以在其中形成—第二換 在該溝槽頂端絕緣層上形成一閘極結構，其談 :磊:二及該深溝槽之側壁且突出該矽磊晶層之上表 在該矽磊晶層上形成一上蓋層。 2·如t 4專軸目帛丨項所狀垂直型 方法’其中形成該導電結構包括： 體之錢 在該深溝槽内形成一導電層；以及 邱if導電層上形成—埋人帶，且環繞該導電層之上 邛，其中該第一摻雜區位於該埋入帶内。 3.如申請專利範圍第】項所述之垂直型電晶體 叙氧端絕緣層包括由高密度電装沉積戶㈣ 七/·如申請專利範圍第1項所述之垂直型電晶體之製诰 方法二其中形成該閘極結構包括： '•二”电層；以及 在遠溝槽頂端絕緣層上形成一導電層以作為 丨：92214/陳昇聰 错由熱氧化法在該矽磊晶層與該深溝槽之 一閘極介電層；以及 土小成 客戶編號： 本所驗:0548-A502‘f/王琮郁 200816387 電極，其突出該矽磊晶層之上表面。 5·如申請專利範圍第4項所述之垂直型電晶體之製造 方法，其中該導電層包括複晶矽。 6·一種具有垂直型電晶體之記憶裝置之製造方法，包 括： 在一石夕基底上形成一罩幕圖案層； 以該罩幕圖案層作為蝕刻罩幕，在該矽基底中形成至 少一深溝槽； 在该深溝槽中形成一溝槽電容器； 在該深溝槽中之該溝槽電容器上依序形成一導電結 ，及一溝槽頂端絕緣層，其中該導電結構具有一第一摻雜 區而該溝槽頂端絕緣層低於該矽基底上表面； 去除该罩幕圖案層，以露出該石夕基底上表面； 在該露出的矽基底上表面形成一矽磊晶層； 雜區對該㈣晶層進行離子佈植，以在其中形成—第二摻 石夕蟲頂端絕緣層上形成—閘極結構，其相鄰於該 及該深溝槽之側壁且突出該石夕蠢晶層之上表 在該矽磊晶層上形成一上蓋層。 記惰專圍第6項所述之具有垂直型電晶體之 層及-氮化=其中該罩幕圖案層包括—氧化石夕墊 郁 記憶型電晶體之 在該深溝槽内形成-導電層；以及°構匕括. 15 200816387 在該導電層上形成一埋入帶，且環繞該導電層之上 部’其中該第一摻雜區位於該埋入帶内。 >立9=如申請專利範圍第6項所述之具有垂直型電晶體之 圮憶裝置之製造方法，其中該溝槽頂端絕緣層包括由高密 度電漿沉積所形成之氧化石夕。 W·如申請專利範圍第6項所述之具有垂直型電晶體 之e己丨=1置之製造方法，其中形成該閘極結構包括： 藉由熱氧化法在该石夕蟲晶層與該深溝槽之側壁形 一閘極介電層；以及 "在该溝槽頂端絕緣層上形成一導電層以作為一閘極 電極’其鄰接於該閘極介電層並突出财i晶層之上表 之呓：二申::：範圍第6項所述之具有垂直型電晶體 0心衣之衣以方法，其中該導電層包括複晶矽。 12.-種具有垂直型電晶體之記憶裝置，包括： 一矽基底，其具有至少一深溝槽； 一溝槽電容器，位於該深溝槽中； 且mr位於該深溝槽中之該溝槽電容器上，盆 具有一弟一摻雜區； 八 一溝槽頂端絕緣層，位於該 上，其低於_基底上表面；之以電結構 石夕蟲晶層，位於石夕基底上表 雜 區； 面，其具有一第二摻 問極結構，位於該溝槽頂 矽磊晶層及唁深、、鲁播《V η 、、邑、、彖層上’其相鄰於該 /猫日日θ汉3 /木溝槽之側壁且曰 面；以及 大出该矽猫日日層之上表 客戶編號：92214/陳昇聰 本所編號：0548-A50290twf/王ϊ宗郁 16 200816387 一上蓋層，位於該矽磊晶層上。 之吃产里申4專利範圍第12項所述之具有垂直型電晶體 之A裝置’其中該導電結構包括： 一導電層；以及 部，jlJ::，位於該導電層上，且環繞該導電層之上 口 ’、 第一摻雜區位於該埋入帶内。 申明專利範圍第12項所述之具有垂直型電晶體 之記憶裝置，复中兮、I祕右山 /、令玉直玉冤日日骽 >中该溝槽頂端絕緣層包括氧化矽。 之计! ^_第12項所述之具有垂直型電晶體 L、衣置，其中該導電層包括複晶矽。 之-己X申請， 之圮U衣置，其中該上蓋層包括氧化矽。 客戶編號：92214/陳昇聰 本所編號：0548-A50290twf/王琮郁