TW200811660A - Method of requests access and scheduling and related apparatus thereof - Google Patents

Description

200811660

—违顧:机.rW2555PA-C 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種存取及排程指令之方法及其裝 置，尤指一種存取及排程同儕運算指令之方法及其裝置。 【先前技術】 隨著處理器及系統性能的不斷提高，採用串列、點對 點連結架構之高速週邊元件連接介面（Peripheral Components Interconnect Express，PCIE)被越來越多的 應用在電腦系統中。電腦系統的晶片組藉PCIE匯流排與 各周邊元件相連接，使得各周邊元件發出之指令通過晶片 組傳送至中央處理器進行運算。 在PCIE的架構中，晶片組對於上行指令之基板位元 址範圍（onboard address range)及高速週邊元件連接介 面根埠記憶體範圍（peer-to peer address range)並沒有 進行解碼的動作，因此所有的上行指令不管是基板指令 (onboard access)或是同儕運算指令（peer - to_peer access)均傳送至中央處理器進行運算，而中央處理器運 算完之後再將指令下行至各個週邊元件。 第1圖為習知電腦系統之指令存取方塊圖。各週邊裝 置121〜124分別送出指令至晶片組1〇,這些指令分別以一 佇列（Queue)的形式分別儲存在暫存器〜114。裁決琿 120決定這些上行指令的優先順序，亦即這些指令傳送給 中央處理器140之先後順序。指令在中央處理器140運 5

200811660 TW2555PAC . 算完後，下行至解碼器130。解碼器i3〇對該下行指令進 行位元元元址解碼的動作以決定下行指令所要傳送之目 標週邊元件。 在上述之木構中，不管是基板指令（〇nb〇ar(|aCcess) 還是同儕運算（Peer-to-Peer，P2P)均需傳送至中央處理 器140進行運算。但事實上，同儕運算指令係各個週邊元 件151〜154間互相動作而不須經由中央處理器14〇運 算。如果同儕指令也需要傳送至中央處理器14〇，如此會 使得指令的等待時間（latency)過長。而且如果指令為記 憶體寫入指令，中央處理器140會延長將資料從中央處理 器140寫入s己憶體之時間，並延長讀取下一指令之時間， 亦即延遲上行記憶體存取指令，導致整體表現會有明顯的 下降。 * 【發明内容】 本發明係提出一種存取及排程指令之方法及其裝 置，其可有效地避免傳統作法中系統當掉的問題，而使得 整個系統能夠順利地運作。 本發明提出一種指令存取之方法，用以存取至少一指 7，其中該指令可為一寫入指令或者一非寫入指令，該方 法包含：若指令為寫入指令，則將指令儲存至一元件寫入 暫存，若指令為非寫入指令，則將指令儲存至一元件非寫 入暫存器。接著判斷並排程寫入指令以及非寫入指令之優 先序，其中若指令為一非同傅運算指令，則使得指令由一 6 20081 1660TW2555PA_c • 處理單元處理，若指令為一同儕運算指令，則使得指令經 由同儕運算路徑傳送至一指令下行單元。 本發明又提出一種指令排程之方法，包括：接收並判 斷一指令是否為一同儕運算指令，若指令為該同儕運算指 令，則判斷指令之前是否有一非寫入指令的等待時間超過 一預定時間。若非寫入指令的等待時間超過該預定時間， 且指令為一寫入指令，則使得指令的優先序超前非寫入指 〇 本發明又提出一種指令排程之方法，包括：接收一指 令，其中若指令為同儕運算之一寫入指令，且其中寫入指 令之前有同儕運算之一非寫入指令的等待時間超過一預 定時間，則使得寫入指令的優先序超前非寫入指令。 本發明又提出快速周邊連接裝置指令存取裝置，包 括：至少一周邊元件，用以發出至少一指令，其中若指令 為一寫入指令，則將指令儲存於一元件寫入暫存器，若指 令為一非寫入指令，則將指令儲存於一元件非寫入暫存 器。一晶片，連結至周邊元件用以存取該指令；以及一處 理單元，與晶片連結用以處理指令。 為讓本發明之上述目的、特徵、和優點能更明顯易 懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說 明如下： 7

200811660 TW2555PA-C • 【實施方式】 為瞭解決上述中央處理器140效能的問題，第2圖在 晶片組中設有一同儕指令運算路徑。當周邊元件251〜254 送出指令至晶片組20時，上行解碼器240對此些指令進 行位元址範圍解碼的動作以判斷指令是否為同儕運算指 令。若指令為非同儕運算指令（例如：基板指令）則傳 中央處理器250進行運算，中央處理器250運算完後再將 指令下行至下行裁決埠270 ;若指令為同儕運算指令，則 直接將指令經由同儕運算指令路徑26〇送至下行裁決埠 270 〇 下行裁決埠270決定由中央處理器250下行之非同儕 運异指令及由同儕運算指令路徑260傳送之同儕運算指令 下行之先後順序並傳送至下行解碼器28〇。下行解碼器28〇 對下行指令進行位元址解碼的動作，以決定下行指令所要 傳送之目標周邊元件251〜254。 在上述之架構中，由於同儕運算指令不再送至中央處 理器250進行運算，而是經由同儕運算指令路徑26〇直接 傳送’因此大幅節省中央處理器25〇所佔用的資源。此外， 籍同儕運异指令路徑260之設置縮短了同儕運算指令之延 遲’整體的效能表現得以提升。 然而’上述之架構在某些情況下依然會發生問題。例 如，若周邊元件251發出一讀取周邊元件252上之資料之 同傅運算讀取指令，而周邊元件252也發出一將資料寫入 周邊元件253之同儕運算寫入指令。因為讀取指令必須在 8 20081 1660TW2555pac 寫入指令完成後才可以被執行。因此會使得讀取指令與寫 入指令互相等待之惡性循環，並使得整個系統當掉。 為瞭解決上述的問題，本發明提供了一種快速週邊連 接裝置指令存取裝置，一種指令存取的方法，以及一種指 令排程的方法，將暫存器區分成寫入暫存器以及非寫入暫 存器，並且若有非寫入指令需要等待寫入指令從緩衝區清 除（flush)(亦即等待寫入指令被處理完畢）時，使得寫入 指令由同儕運算指令路徑超前非寫入指令，以避免造成系 統當掉。 為了說明本發明指令存取的方法，請參照第3圖。第 3圖為利用本發明之一快速週邊連接裝置指令存取裝置 300。如第3圖所示，快速週邊連接裝置指令存取裝置3〇〇 包含有：處理單元310，晶片320，以及複數個周邊元件， 在本實施例當中，假設共有四個周邊元件33〇、34〇、35〇 以及360。晶片320連結於處理單元31〇與周邊元件 330〜360之間用以快速存取由周邊元件33〇〜36〇發出之指 令。而每一個周邊元件33〇〜360分別包含有一產生指令之 周邊裝置334、344、354、364，一基板位址範圍解碼單元 331、341、351以及361用以接收及解碼指令是否為同儕 運算指令。另外也分別有一個元件寫入暫存器332、342、 352以及362，以及一個元件非寫入暫存器333、343、353 以及363用以分別儲存寫入指令（p〇sted)以及非寫入指令 (non-posted)。晶片32〇包括有一個指令上行單元321以 及一個指令下行單元322。指令上行單元321分別接收由 9 200811660一 c '周邊元件330〜360所上傳的指令，如果指令是同儕運算指 令’則上傳到中央處理器310處理，如果指令不是同 算指令’則利用同儕運算指令路徑370傳送到指令下^ „ 元322處理。 彳丁早 請參考第4圖，詳細的繪示第3圖中指令上行單元 321以及指令下行單元322的内部方塊圖。 如第4圖所示，指令上行單元321包含有：一上行 入指令裁決埠3211，一上行非寫入指令裁決埠3212，二 上行寫入暫存器3213，-上行非寫入暫存器3214以及一 上行排程器3215。指令下行單元322包含有：一下行排程 器3221，一下行寫入指令解碼器3222，一下行非寫入^ 令解碼器3223，一下行寫入指令暫存器3224，以及一 行非寫入指令暫存器3225。 以下舉例說明本發明指令存取之方法。當週邊裝置 334〜364分別發出指令後，基板位元址範圍解碼單元 331〜361會分別解碼這些指令以判斷是否為同儕運算指 令。之後判斷指令為寫入（p〇sted)指令或是非寫入 (non-posted)指令，然後分別儲存於元件寫入指令暫存器 332〜362以及元件非寫入指令暫存器333〜363中。隨後儲 存於το件寫入暫存器332〜362以及元件非寫入暫存器 333〜363巾的指令分別被傳送到指令上行單it 321中/ 指令上行單元321中的上行寫入指令裁決蟑32ii以 及上行非寫入指令裁決蟑3212分別決定元件寫入暫 332〜362以及元件非寫入暫存器333〜363中的指令的先^ 20081 1660TW2555PA.c 順序，並分別儲存到上行寫入暫存器3213以及上行非寫 入暫存器3214中。而上行排程器3215將上行寫入暫存器 3213以及上行非寫入暫存器3214中的非同儕運算指令的 指令上傳到處理單元310，由處理單元31〇處理完後在下 仃到指令下行單元322。另外上行排程器3215將上行寫入 暫存器3213以及一上行非寫入暫存器3214中的同儕運算 指令的指令經由同儕運算指令路徑37〇傳送到指令下行J 元 322。 其中如果有一個先發出的非寫入指令的等待時間超 過一預設時間τ(亦即有先發出的非寫入（non—posted)指 令需要等待後發出的寫入（p0s1:ed)指令從暫存區中清除 (flush))，則使得後發出的寫入指令的優先序超越先發出 的非寫入指令。 舉例來說’假設當有一寫入指令REQ1要經由同僚運 算指令路徑370傳送到指令下行單元332時，若有一個先 發出的非寫入指令REQ0的等待時間超過預設時間τ，則利 用同儕運算指令路徑370使得寫入指令rEqi的優先序超 前非寫入指令REQ0。如此可以避免寫入指令REQ0以及非 寫入指令REQ0互相等待而造成系統當機。 而指令下行單元322中的下行排程器3221分別接收 由處理單元310以及指令上行單元321傳送過來的指令， 而後利用下行寫入指令解碼器3222以及下行非寫入指令 解碼器3223分別解碼寫入指令以及非寫入指令，之後再 分別儲存於一下行寫入指令暫存器3224以及一下行非寫 π

20081H5PA-C 入指令暫存器3225中。最後再傳送到對應的周邊元件 330〜360 。 第5圖為本發明指令存取的方法流程圖。首先，當收 到 指 令 REQ {REQ__P2P_WR/REQ JONP2P JR/ REQ_P2P_RD/REQJiONP2JD}時，基板位址範圍解碼單元 331〜361解碼指令REQ以判斷指令REQ為同儕運算指令 (RE^LP2P)或是非同儕運算指令（REQJONP2P)，並判斷指 令REQ為寫入指令（REQ_P2P_WR/REQ_NONP2P_WR)或是非寫 入指令（REQ—P2P-RD/REQJONP2—RD)(步驟 S501)。接著 分別將寫入指令（REQ_P2PJR/REQJONP2PJR)儲存於元 件寫入暫存器 332〜362 中，非寫入指令 (REQ-P2P—RE/REQ JONP2P_RE)儲存於元件非寫入暫存器 333〜363中（步驟S502)。上行寫入指令裁決埠3211以及 上行非寫入指令裁決埠3212分別決定元件寫入暫存器 332〜362 中的寫入指令（REQ-P2PjR/REQ JONP2P—WR)以及 元件非寫入暫存器333〜363中的非寫入指令 (REQ—P2P—RE/REQJiONP2P-RE)的先後順序（步驟 S503)。並 分別將寫入指令（REQJP2P jR/REQJONP2PjR)儲存到上 行寫入暫存器3213 ，以及將非寫入指令 (REQ 一 P2P-RE/REQ_NONP2P_RE)儲存於上行非寫入暫存器 3214中（步驟S504)。接著，上行排程器3215依序接收儲 存於上行寫入暫存器3213以及上行非寫入暫存器3214中 的寫入指令（REQ—P2P_WR/REQ—NONP2P—WR)以及非寫入指 令（1^(3一？2?一1^/1^〇一肌卯2?—1^)，並判斷是否為同儕運算 12 200811660 TW2555PA, ' 指令（REQJP2P)(步驟S505)。其中若指令為非同儕運算指 令（REQ—N0NP2P)，則傳送到處理單元310，（步驟S506)。 若指令為同儕運算指令（REQ_P2P_WR/REQ_P2P_RD)，則經 由同儕運算指令路徑370傳送到指令下行單元322(步驟 S507)。下行排程器322依序接收由處理單元310以及指 令上行單元傳送過來的指令，並將寫入指令 (REQ-P2P—WR/REQ J0NP2P_WR)傳送到下行寫入指令解碼 器 3222,以及將非寫入指令（REQ_P2P_RD/REQ_N0NP2P_RD) 傳送到下行非寫入指令解碼器3223 (步驟S508)。下行寫 入指令解碼器3222以及一下行非寫入指令解碼器3223分 別解碼寫入指令（REQ—P2P一WR/REQJI0NP2PJR)以及非寫 入指令（REQ—P2P—RD/REQ—NONP2P—RD)(步驟 509)。接著， 將解碼後的寫入指令（REQ—P2P JR/REQ J〇NP2P_WR)以及 非寫入指令（REQ-P2P—RD/REQ JONP2PJRD)依序儲存於下 行寫入暫存器3224以及下行非寫入暫存器3225中（步驟 S510)。最後將處理完的指令傳送到對應的周邊元件 330〜340(步驟 S511)。 第6圖所示為本發明中指令排程的方法流程圖。首 先上行排程器3215收到由上行寫入暫存器3213或是上行 非寫入暫存器3214所傳送過來的一個指令REQ_i(步驟 5601) 。接著判斷指令reQ一 1是否為同儕運算指令（步驟 5602) 。如果指令reQJ不是同儕運算指令，則將指令REqj 傳送到處理單元310(步驟S603)。如果指令REQj是同儕 運算指令，判斷指令REQj之前是否有一個非寫入指令 13

TW2555PA-C 200811660 __〇的等待時間超過-預定時間T(步驟S6Q4)。如果产 有’則將指令REQ—1經由同傅運算指令傳送到 = 3221(步驟S605)。如果有’則判斷指令req— ; 寫入指令（㈣娜）。如果不是，則跳至步驟S605 ^ 指令_丄經由同儕運算指令傳送到下行排程器3221。如 果是，則使得指令的優先序超前非寫入指令 REQ_0(步驟 S607)。 舉例來说，若周邊元件330發出一同儕運算讀取指令 REQ一P2P—RE要讀取週邊元件34〇上之資料，而周邊元件 340發出一同傅運算寫入指令p2p—服要將資料寫入周 邊兀件350。本發明之上行排程器3215會偵測周邊元件 330所發出之同儕運算讀取指令req_p2p_re的等待時間， 若等待時間超過預設時間T，則讓周邊元件340所發出之 同儕運算寫入指令REQ一P2P一WR先經由同儕運算指令路徑 370送到指令下行單元332，而不需要等待周邊元件330 發出的同儕運算讀取指令REQJ>2P。 此外，若欲達成更高的效率，同儕運算指令路徑370 更可分為二路徑，包括一同儕運算記憶體寫入指令路徑 371，用以專門傳送同儕運算記憶體寫入指令 REQ一P2P—WR ;以及一同儕運算記憶體非寫入指令路徑 372，用以專門傳送同儕運算記憶體非寫入指令 REQ—P2PJRD 。 本發明上述實施例所揭露之晶片320可為一北橋晶 片組’亦可以為一南橋晶片組。本發明指令排程的方法以 20081i66〇TW2555PA.c ， 及相關裝置可有效地避免系統當掉的問題，而使得整個系 統能夠順利地運作。 綜上所述，雖然本發明已以一較佳實施例揭露如上， 然其並非用以限定本發明，任何熟習此技藝者，在不脫離 本發明之精神和範圍内，當可作各種之更動與潤飾，因此 本發明之保護範圍當視後附之申請專利範圍所界定者為 準。 15 2008U16〇tW2555pac * 【圖式簡單說明】 第1圖繪示為電腦系統中晶片組之示意圖。 第2圖繪示為另一電腦系統中晶片組之示意圖。 第3圖繪示為本發明之一個實施例之裝置的方塊 圖。 第4圖繪示為本發明之一個實施例之裝置的詳細方 塊圖。 第5圖繪示為本發明之一個實施例之方法的流程 圖。 第6圖繪示為本發明之又一實施例之方法的流程 圖0 【主要元件符號說明】 10、20 :北橋晶片組 m〜114、211〜214 :暫存器 120 :裁決埠 130 :解碼器 140、250 ··中央處理器 121〜124、221〜224、334〜364 :週邊裝置 220 :上行裁決埠 230 ··上行暫存器 240 :上行解碼器 260、440 :同儕運算指令路徑 270 :下行裁決埠 200811660

；W2555PA-C 一迁酬7;儿· 280 :下行解碼器 290 :下行暫存器 300 :快速周邊連接裝置指令存取裝置 310:處理單元 320 :晶片 321 :指令上行單元 3 211 :上行寫入指令裁決璋 3212 :上行非寫入指令裁決埠 3213 :上行寫入指令暫存器 3214 :上行非寫入指令暫存器 3215 :上行排程器 322 :指令下行單元 3221 :下行排程器 3222 :下行寫入指令解碼器 3223 :下行非寫入指令解碼器 3224 :下行寫入指令暫存器 3225 :下行非寫入指令暫存器 151〜154、251〜254、330〜360 :周邊元件 331、 341、351、361 :基板位址範圍解碼單元 332、 342、352、362 :元件寫入暫存器 333、 343、353、363 :元件非寫入暫存器 334、 344、354、364 :周邊裝置 S501〜S511、S601〜S607 :方法流程 17

Claims (1)

1. 200811660 —· TW2555PA-C 十、申請專利範圍： 1. 一種指令存取之方法，用以存取至少一指令，其 中該指令可為一寫入指令或者一非寫入指令，該方法包 含： 若該指令為該寫入指令，則儲存該指令至一元件寫入 暫存； 若該指令為該非寫入指令，則儲存該指令至一元件非 寫入暫存器；以及 判斷並排程該寫入指令以及該非寫入指令之優先序； 其中若該指令為一非同儕運算指令，則使得該指令由 一處理單元處理；其中若該指令為一同儕運算指令，則使 得該指令經由一同儕運算路徑傳送至一指令下行單元。 2. 如申請專利範圍第1項所述之方法，其中更包含 先判斷該指令為該同儕運算指令或是該非同儕運算指 令，再分別儲存該指令至該元件寫入暫存器或是該元件非 寫入暫存器。 3. 如申請專利範圍第1項所述之方法，其中若該指 令為一同儕運算之寫入指令，且該指令之前有一同儕運算 非寫入指令之等待時間超過一預定時間，則使得該指令的 優先序超過該同儕運算非寫入指令。 4. 如申請專利範圍第3項所述之方法，其中利用一 第一同儕運算路徑傳送該同儕運算之非寫入指令至該指 令下行單元；以及利用一第二同儕運算路徑傳送該同儕運 算之寫入指令至該指令下行單元。 18 200811660 一^mujL * TW2555PA-C 扣人5. Λ申請專利範㈣1項所述之方法，其中包含該 三下行單元接收並判斷由該處理單元以及該同儕運算 路徑傳送之該指令的優先序。 6·如申請專利範圍第5項所述之方法，其中更包含 分別解碼該指令並傳送至對應的周邊元件。 7· 一種指令排程之方法，包括： 接收一指令；以及 判斷該指令是否為一同儕運算指令； β丨中若該指令為該同儕運算指令，則判斷該指令之前 疋否有非寫入指令的等待時間超過一預定時間； 其中若該非寫人指令的特_超過該駄時間，且 為—寫人指令’則使得該指令的優先序超前該非寫 8·如申請專利範圍第7項所述之方法，A 令為該非同儕運算指令’則將該指令傳送到—處:曰 9.如申請專利範圍第7項所述之方法，其中浐 =該同儕運算指令，且該指令之前沒有該非寫入指= 非寫人指令料待時間沒有超過該取時間，則使 侍5亥指令經由一同儕運算指令路徑傳送到一指令下行單 iO·如申請專利範圍第7項所述之方法，其中 ，一同儕運算指令路徑傳送該非寫人指令至二指二用二 单元，以及利用一第二同儕運算指令路徑傳送該二=I二 至該指令下行單元。 夂、寺曰7 19 200811660 二棚弧· TW2555PA-C * 11. 一種指令排程之方法，包括： 接收一指令，其中若該指令為同儕運算之一寫入指 令，且其中該寫入指令之前有同儕運算之一非寫入指令的 等待時間超過一預定時間，則使得該寫入指令的優先序超 前該非寫入指令。 12. —種快速周邊連接裝置指令存取裝置，包括： 至少一周邊元件，用以發出至少一指令，其中若該指 令為一寫入指令，則儲存該指令於一元件寫入暫存器，其 中若該指令為一非寫入指令，則儲存該指令於一元件非寫 入暫存器； 一晶片，連結至該周邊元件用以存取該指令；及 一處理單元，與該晶片連結用以處理該指令。 13. 如申請專利範圍第12項所述之裝置，其中每一 個該周邊元件更包含一基板位址範圍解碼單元，接收並判 斷該指令為一同儕運算指令或是一非同儕運算指令。 14. 如申請專利範圍第13項所述之裝置，其中每一 個該周邊元件更包含一周邊裝置，連結至該基板位址範圍 解碼單元，用以發出該指令。 15. 如申請專利範圍第12項所述之裝置，其中該晶 片包含有： 一指令上行單元，用以分別接收由每一個該元件寫入 暫存器以及每一個該元件非寫入暫存器所上傳之該指 令；以及 一指令下行單元，接收由該指令上行單元以及該處理 20 200811660 * TW2555PA-C 單元傳送過來之該指令，並傳送至對應之週邊元件。 16·如申明專利範圍第15項所述 令上行單元包含有： ” f该指 一上行寫入暫存器； 上行寫入指令裁決埠，連結於該元件寫入 、 及該上行寫入暫存器間，用以接收並判斷存儲於該 齡的優先序，之後㈣指”存於虹行寫入 一上行非寫入暫存器； 写以:=非ί入指令裁決谭’連餘該元件非寫入暫存 入暫存器間’用以接收並判斷心 於該上行非寫人㈣器；以 之纽邮令健存 非寫：排程器，連接至該上行寫入暫存器以及該上行 ^以暫存器，用以排程儲存於該上行寫人暫存 仃非寫人暫存器之寫人指令以及非寫入指令。μ η·如申請專利範圍第16項所述之 指令為非_運算指令，職上行排㈣傳^二若該 處理單元；若該指令為同儕運算指令，則令至該 元。门傳運异心令路徑傳送該指令至該指令下行單 is.如申請專利範圍第17項所述之 之寫入指令，且在該指令之前;= 運开之非寫入指令的等待時間過一預定時間，則該上行排 21 2008LL6i〇~ ' 程器使得該同儕運算之寫入指令的優先序超過該同儕運 算之非寫入指令。 19. 如申請專利範圍第18項所述之裝置，其中利用 一第二同儕運算指令路徑傳送該同儕運算之寫入指令，使 得該同儕運算之寫入指令較該同儕運算之非寫入指令早 傳送至該指令下行單元。 20. 如申請專利範圍第15項所述之裝置，其中該指 令下行單元包含有： 一下行排程器，用以分別接收由該處理單元以及該指 令上行單元傳送過來之該指令； 一下行寫入指令解碼器，連結至該下行排程器，接收 並解碼由該下行排程器傳送過來之該寫入指令； 一下行寫入暫存器，連接於該下行寫入指令解碼器以 及每一個該週邊元件間，儲存該下行寫入指令解碼器解碼 過後之該寫入指令，並傳送至對應的該週邊元件； 一下行非寫入指令解碼器，連結於該下行排程器以及 該下行非寫入暫存器間，接收並解碼由該下行排程器傳送 過來之該非寫入指令，之後儲存至該下行非寫入暫存器； 以及 一下行非寫入暫存器，連接於該下行非寫入指令解碼 器以及每一個該週邊元件間，儲存該下行非寫入指令解碼 器解碼過後之該非寫入指令，並傳送至對惠的該週邊元 件0 22