TWI335517B - Method of requests access and scheduling and related apparatus thereof - Google Patents

Description

1335517 1

三達編號：TW2555PA-C 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種存取及排程指令之方法及其裝 置，尤指一種存取及排程同儕運算指令之方法及其裝置。 【先前技術】 -·. 隨著處理器及系統性能的不斷提高，採用串列、點對 點連結架構之高速週邊元件連接介面（Peripheral • Components Interconnect Express，PCIE)被越來越多的 應用在電腦系統中。電腦系統的晶片組藉PCIE匯流排與 各周邊元件相連接，使得各周邊元件發出之指令通過晶片 • 組傳送至中央處理器進行運算。 • 在PCIE的架構中，晶片組對於上行指令之基板位元 址範圍（onboard address range)及高速週邊元件連接介 面根埠記憶體範圍（peer-to peer address range)並沒有 進行解碼的動作，因此所有的上行指令不管是基板指令 鲁 （onboard access)或是同儕運算指令（peer-t〇-peer access)均傳送至中央處理器進行運算，而中央處理器運 算完之後再將指令下行至各個週邊元件。 第1圖為習知電腦系統之指令存取方塊圖。各週邊裝 置121〜124分別送出指令至晶片組10,這些指令分別以一 佇列（Queue)的形式分別儲存在暫存器lu〜114e裁決埠 120決定這些上行指令的優先順序，亦即這些指令傳送給 中央處理器140之先後順序。指令在中央處理器14〇運 5 1335517

• 三達編號：TW2555PA-C . 异兀後，下行至解碼器130。解碼器130對該下行指令進 行位το το元址解碼的動作以決定下行指令所要傳送之目 標週邊元件。 在上述之架構中’不管是基板指令（〇nb〇ardaccess) 還是同傅ilS(Peer-tQ_peei·，p2p)均需傳送至中央處理 II 140進行運算。但事實上，同儕運算指令係各個週邊元 ' 件151〜154間互相動作而不須經由中央處理器140運 算。如果同儕指令也需要傳送至中央處理器14〇,如此會 • 使得指令的等待時間（latency)過長。而且如果指令為記 憶體寫入指令，中央處理H 140會延長將資料從中央處理 器140寫入記憶體之時間，並延長讀取下一指令之時間， 亦即延遲上行記憶體存取指令，導致整體表現會有明顯的 下降。 ， 【發明内容】 本發明係提出一種存取及排程指令之方法及其裝 • 置，其可有效地避免傳統作法中系統當掉的問題，而使得 整個系統能夠順利地運作。 本發明提出一種指令存取之方法，用以存取至少一指 ♦ ’其中該指令可為〆寫人指令或者-非寫人指令，該方 - 法包含：若指令為寫入指令，則將指令儲存至一元件寫入 暫存，若指令為非寫入指令，則將指令儲存至一元件非寫 入暫存ϋ。接著韻並雜寫人齡以切寫人指令之優 先序’其中若指令為一非同傳運算指令，則使得指令由一 $

三達編號：TW2555PA-C 處理單元處理，若指令為一同儕運算指令，則使得指令經 由同儕運算路徑傳送至一指令下行單元。 本發明又提出一種指令排程之方法，包括：接收並判 斷一指令是否為一同儕運算指令，若指令為該同儕運算指 令，則判斷指令之前是否有一非寫入指令的等待時間超過 一預定時間。若非寫入指令的等待時間超過該預定時間， 且指令為一寫入指令，則使得指令的優先序超前非寫入指 〇 本發明又提出一種指令排程之方法，包括：接收一指 令，其中若指令為同儕運算之一寫入指令，且其中寫入指 令之前有同儕運算之一非寫入指令的等待時間超過一預 定時間，則使得寫入指令的優先序超前非寫入指令。 本發明又提出快速周邊連接裝置指令存取裝置，包 括：至少一周邊元件，用以發出至少一指令，其中若指令 為一寫入指令，則將指令儲存於一元件寫入暫存器，若指 令為一非寫入指令，則將指令儲存於一元件非寫入暫存 器。一晶片，連結至周邊元件用以存取該指令；以及一處 理單元，與晶片連結用以處理指令。 為讓本發明之上述目的、特徵、和優點能更明顯易 懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說 明如下： 1335517

' 三達編號：TW2555PA-C 【實施方式】 細決上述中央處理器14〇效能的問題，第2圖在 晶片組中M —同儕指令運算路徑。當周邊元件251〜254 送出指令至晶片組20時’上行解竭器24〇對此些指令進 行位元址範圍解碼的動作以判斷指令是否為_$ .令。若指令為非同儕運算指令（例如：基板指令）則傳;;至 +央處理II 250進行運算’中央處理器哪運算錢再將 指令下行至下行裁決琿270 ;若指令為同儕運算指令則 • 直接將指令經由同儕運算指令路徑260送至下行裁決埠 270。 ’、 下行裁決埠270決定由中央處理器25〇下行之非同儕 運算指令及由同儕運算指令路徑26〇傳送之同儕運算指令 下行之先後順序並傳送至下行解碼器28〇。下行解碼器28〇 對下行指令進行位元址解碼的動作，以決定下行指令所要 傳送之目標周邊元件251〜254。 在上述之架構中，由於同儕運算指令不再送至中央處 • 理器250進行運算，而是經由同儕運算指令路徑26〇直接 傳送，因此大幅節省中央處理器250所佔用的資源。此外， 籍同僚運算指令路徑260之設置縮短了同儕運算指令之延 遲，整體的效能表現得以提升。 然而，上述之架構在某些情況下依然會發生問題。例 如，若周邊元件251發出一讀取周邊元件252上之資料之 同儕運算讀取指令，而周邊元件252也發出一將資料寫入 周邊元件253之同儕運算寫入指令。因為讀取指令必須在 8 1335517

' 三達編號：TW2555PA-C - 寫入指令完成後才可以被執行。因此會使得讀取指令與寫 入指令互相等待之惡性循環，並使得整個系統當掉。 為瞭解決上述的問題，本發明提供了一種快速週邊連 接裝置指令存取裝置，一種指令存取的方法，以及一種指 令排程的方法，將暫存器區分成寫入暫存器以及非寫入暫 存器，並且若有非寫入指令需要等待寫入指令從緩衝區清 - 除（Hush)(亦即等待寫入指令被處理完畢）時，使得寫入 指令由同儕運算指令路徑超前非寫入指令，以避免造成系 φ 統當掉。 為了說明本發明指令存取的方法，請參照第3圖。第 3圖為利用本發明之一快速週邊連接裝置指令存取裝置 300。如第3圖所示，快速週邊連接裝置指令存取裝置3〇〇 包含有：處理單元310，晶片320，以及複數個周邊元件， 在本實施例當中’假設共有四個周邊元件330、340、350 以及360。晶片320連結於處理單元310與周邊元件 330〜360之間用以快速存取由周邊元件330-360發出之指 # 令。而每一個周邊元件330~360分別包含有一產生指令之 周邊裝置334、344、354、364，一基板位址範圍解碼單元 331、341、351以及361用以接收及解碼指令是否為同儕 運算指令。另外也分別有一個元件寫入暫存器332、342、 352以及362，以及一個元件非寫入暫存器333、343、353 以及363用以分別儲存寫入指令（posted)以及非寫入指令 (non-posted)。晶片320包括有一個指令上行單元321以 及一個指令下行單元322。指令上行單元321分別接收由 9 1335517

三達編號：TW2555PA-C • 入指令暫存器3225中。最後再傳送到對應的周邊元件 330〜360 。 第5圖為本發明指令存取的方法流程圖。首先，當收 到 指 令 REQ{REQ_P2P_WR/REQ_NONP2P_WR/ REQ_P2P_RD/REQ_NONP2_RD}時，基板位址範圍解碼單元 331〜361解碼指令REQ以判斷指令REQ為同儕運算指令 (REQ_P2P)或是非同儕運算指令（REQJJ0NP2P)，並判斷指 令REQ為寫入指令（REQ_P2P_WR/REQJiONP2P_WR)或是非寫 • 入指令（REQ_P2P_RD/REQ_NONP2一RD)(步驟 S501)。接著 分別將寫入指令（REQ_P2P_WR/REQ_N0NP2P_WR)儲存於元 件寫入暫存器 332〜362 中，非寫入指令 (REQ_P2P_RE/REQ_NONP2P_RE)儲存於元件非寫入暫存器 333〜363中（步驟S502)。上行寫入指令裁決埠3211以及 上行非寫入指令裁決埠3212分別決定元件寫入暫存器 332~362 中的寫入指令（REQ_P2P_WR/REQ_NONP2P_WR)以及 元件非寫入暫存器333〜363中的非寫入指令 • (REQ一P2P—RE/REQ一NONP2P_RE)的先後順序（步驟 S503)。並 分別將寫入指令（REQ_P2P_WR/REQ—NONP2P—WR)儲存到上 行寫入暫存器 3213 ，以及將非寫入指令 (REQ 一 P2P_RE/REQJJONP2P_RE)儲存於上行非寫入暫存器 3214中（步驟S504)。接著，上行排程器3215依序接枚館 存於上行寫入暫存器3213以及上行非寫入暫存器3214中 的寫入指令（REQ_P2P_WR/REQ_NONP2P_WR)以及非寫人指 令（REQ_P2P_RE/REQ_NONP2P_RE)，並判斷是否為同儕運算 12 1335517

三達編號：TW2555PA-C 指令（REQ_P2P)(步驟S505)。其中若指令為非同儕運算指 令（REQ_N0NP2P)，則傳送到處理單元310，（步驟S506)。 若指令為同儕運算指令（REQ_P2P_WR/REQ_P2P_RD)，則經 ' 由同儕運算指令路徑370傳送到指令下行單元322(步驟 S507)。下行排程器322依序接收由處理單元310以及指 令上行單元傳送過來的指令，並將寫入指令 (REQ_P2P_WR/REQ_N0NP2P_WR)傳送到下行寫入指令解碼 器 3222,以及將非寫入指令（REQ_P2P_RD/REQ_NONP2P_RD) φ 傳送到下行非寫入指令解碼器3223 (步驟S508)。下行寫 入指令解碼器3222以及一下行非寫入指令解碼器3223分 別解碼寫入指令（REQ一P2P_WR/REQ_NONP2P_WR)以及非寫 入指令（REQ_P2P_RD/REQ_NONP2P_RD)(步驟 509)。接著， 將解碼後的寫入指令（REQ_P2P_WR/REQ_NONP2P_WR)以及 非寫入指令（REQ一P2P_RD/REQ_NONP2P—RD)依序儲存於下 行寫入暫存器3224以及下行非寫入暫存器3225中（步驟 S510)。最後將處理完的指令傳送到對應的周邊元件 • 330〜340(步驟 S511)。 第6圖所示為本發明中指令排程的方法流程圖。首 先上行排程器3215收到由上行寫入暫存器32丨3或是上行 . 非寫入暫存器3214所傳送過來的一個指令REQ_i(步驟 5601) 。接著判斷指令尺叫-丨是否為同儕運算指令（步驟 5602) 。如果指令reQ—1不是同儕運算指令，則將指令REQj 傳送到處理單元310(步帮S603)。如果指令req_i是同儕 運算扣令，判斷指令rEq_1之前是否有一個非寫入指令 13

三達編號：TW2555PA-C REQ_0的等待時間超過一預定時間T(步驟S604)。如果沒 有，則將指令REQ—1經由同儕運算指令傳送到下行排程器 3221(步驟S605)。如果有，則判斷指令REQ_l是否為一個 寫入指令（步驟S606)。如果不是，則跳至步驟S605，將 指令REQ_1經由同儕運算指令傳送到下行排程器322卜如 果是’則使付指令REQ_1的優先序超前非寫入指令 REQ_0(步驟 S607)。 舉例來說，若周邊元件330發出一同儕運算讀取指令 REQ_P2P_RE要讀取週邊元件340上之資料，而周邊元件 340發出一同儕運算寫入指令REQ_P2P_WR要將資料寫入周 邊元件350。本發明之上行排程器3215會偵測周邊元件 330所發出之同儕運算讀取指令REQ_P2P_RE的等待時間， 若等待時間超過預設時間T，則讓周邊元件340所發出之 同儕運算寫入指令REQ_P2P_WR先經由同儕運算指令路徑 370送到指令下行單元332,而不需要等待周邊元件330 發出的同儕運算讀取指令REQ-p2P_RE。 此外，若欲達成更高的效率，同儕運算指令路徑370 更可分為二路徑，包括一同儕運算記憶體寫入指令路徑 371，用以專門傳送同儕運算記憶體寫入指令 REQ_P2P_WR ;以及一同儕運算記憶體非寫入指令路徑 372，用以專門傳送同儕運算記憶體非寫入指令 REQ_P2P_RD。 本發明上述實施例所揭露之晶片320可為一北橋晶 片組，亦可以為一南橋晶片組。本發明指令排程的方法以 1335517

' 三達編號：TW2555PA-C - 及相關裝置可有效地避免系統當掉的問題，而使得整個系 統能夠順利地運作。 综上所述，雖然本發明已以一較佳實施例揭露如上， 然其並非用以限定本發明，任何熟習此技藝者，在不脫離 本發明之精神和範圍内，當可作各種之更動與潤飾，因此 本發明之保護範圍當視後附之申請專利範圍所界定者為 準。

15 1335517

' 三達編號：TW2555PA-C 【圖式簡單說明】 第1圖繪不為電腦糸統中晶片組之不意圖。 第2圖繪示為另一電腦系統中晶片組之示意圖。 " 第3圖繪示為本發明之一個實施例之裝置的方塊 圖。 ' 第4圖繪示為本發明之一個實施例之裝置的詳細方 - 塊圖。 第5圖繪示為本發明之一個實施例之方法的流程 • 圖。 第6圖繪示為本發明之又一實施例之方法的流程 圖。 【主要元件符號說明】 10、20 :北橋晶片組 111 〜114、211~214 :暫存器 120 :裁決埠 • 130 :解碼器 140、250 :中央處理器 121〜124、221〜224、334〜364 :週邊裝置 220 :上行裁決埠 230 :上行暫存器 240 :上行解碼器 260、440 :同儕運算指令路徑 270 :下行裁決埠 16 1335517

' 三頼號：TW2555PA-C • 280 :下行解碼器 290 :下行暫存器 300 :快速周邊連接裝置指令存取裝置 • 310:處理單元 320 :晶片 321 :指令上行單元 3211 :上行寫入指令裁決埠 3212 :上行非寫入指令裁決埠 φ 3213 :上行寫入指令暫存器 3214 :上行非寫入指令暫存器 3215 :上行排程器 322:指令下行單元 • 3221:下行排程器 3222 :下行寫入指令解碼器 3223 :下行非寫入指令解碼器 3224 :下行寫入指令暫存器 • 3225 :下行非寫入指令暫存器 151〜154、251〜254、330〜360 :周邊元件 331、341、351、361 :基板位址範圍解碼單元 . 332、342、352、362 :元件寫入暫存器 333、 343、353、363 :元件非寫入暫存器 334、 344、354、364 :周邊裝置 S50卜S511、S60卜S607 :方法流程 17

Claims (1)

1335,517 十、申請專利範圍： 曰修正本 2010/9/3 修正 1. 種^曰令存取之方法，用以存取至少一指令，其 中該指令可為—寫人指令或者—非寫人齡該方法包 含： 入 若該指令為該寫入指令，則儲存該指令至一元件寫 暫存器； 右该指令為該非寫入指令，則儲存該指令至一元件非 寫入暫存器；以及 判斷並排程該寫入指令以及該非寫入指令之優先序； 其中若該指令為一非同儕運算指令，則使得該指令由 -處理單元處理’·其中若該指令為—同傅運算指令，則使 得該指令經由一同儕運算路徑傳送至一指令下行單元；其 中若該指令為一同僭運算之寫入指令，且該指令之前有二 同儕運算非寫入指令之等待時間超過一預定時間，則使得 該指令的優先序超過該同儕運算非寫入指令。 2.如申請專利範圍第1項所述之方法，其中更包含 先判斷該指令為該同儕運算指令或是該非同儕運算= 令，再分別儲存該指令至該元件寫人暫存器或是該元件非曰 寫入暫存器。 3.如申請專利範圍第1項所述之方法，其t利用- ^ 2010/9/3 修正 弟-同儕運算路徑傳送該同儕運算之非寫入指令至該指 :下行單元；以及利用-第二同儕運算路徑傳送該同傅運 算之寫入指令至該指令下行單元。 I如申請專利範圍第1項所述之方法’其中包含該 指令下行單元接收並判斷由該處理單元以及該同傅運算 路徑傳送之該指令的優先序。 5.如申請專利範圍第4項所述之方法，其中更包含 分別解碼該指令並傳駐對應的周邊元件。 6·—種指令排程之方法，包括： 接收一指令；以及 判斷該指令是否為一同儕運算指令； b其中若該指令為簡儕運算齡，則⑽該指令之前 疋否有-非寫人指令的等待時間超過—預定時間； 5其中右該非寫入指令的等待時間超過該預定時間，且 該^令為—以指令’職得該指令的優先序超前該非寫 入指令β … .如申凊專利範圍第6項所述之方法，其中若該指 為°亥非同儕運算指令，則將該指令傳送到一處理單元。 8·如申凊專利範圍第6項所述之方法，其中若該指 ▽為销儕運算指令’且該指令之前沒有該非寫入指令， 2010/9/3 修正 9.如申請專利範圍第6項所述之方法，其中利用一 ^同儕運算指令路徑傳送該非寫人指令至—指令下行 及利用一第二同儕運算指令路徑傳送該寫入指令 至該彳a令下行單元。 一種指令排程之方法，包括： 八接收—指令，其中_指令為同儕運算之-寫入指 料入指令之前有同儕運算之一非寫入指令的 前該非預定時間’則使得該寫人指令的優先序超 u.—種快速周邊連接《置指令存取裝置，包括. 件’用以發出至少一指令’其中若該指 入指令’則儲存該指令於一元件寫入暫存器其 4 7為-非寫人指令，職存該於 入暫存器； 非冩 曰片連結至該周邊元件用以存取該指令；及 處理單元’與該晶片連結用以處理該指令； 其令若該指令為—同儕運算之寫人指令，且在該指令 1335517 2010/9/3 修正 、有同儕運异之非寫入指令的等待時間超過一預定 Μ 1貝丨使得4同儕運算之寫人指令的優先序超過該同倩 運鼻之非寫入指令。 12·如申請專利範圍第11項所述之裝置，其中每一 個額邊70件更包含—基板位址範圍解碼單元，接收並判 斷該指令為-同儕運算指令或是-非同儕運算指令。 13. 如申請專利範圍第12項所述之裝置，其中每一 個“周邊7L件更包含—周邊|置連結至該基板位址範圍 解碼單元’用以發出該指令。 14. 如申請專利範圍第11項所述之裝置，其中該晶 片包含有： 私令上行單元，用以分別接收由每一個該元件寫入 暫存器以及每一個該元件非寫入暫存器所上傳之該指 令；以及 才曰·？下行單元，接收由該指令上行單元以及該處理 單凡傳送過來之該指令，並傳送至對應之週邊元件。 15. 如申請專利範圍第14項所述之裝置，其中該指 令上行單元包含有： 一上行寫入暫存器； 一上行寫入指令裁決埠，連結於該元件寫入暫存器以 21 i · 1335517 « 瓤 2010/9/3 修正 及該上行寫入暫存器間，用以接收並判斷儲存於該元件寫 入暫存器之該指令的優先序，之後將該指令儲存於該上行 • 寫入暫存器； 一上行非寫入暫存器； ' 一上行非寫入指令裁決埠，連結於該元件非寫入暫存 ' 器以及該上行非寫入暫存器間，用以接收並判斷儲存於該 元件非寫入暫存器之該指令的優先序，之後將該指令儲存 於該上行非寫入暫存器；以及 一上行排程器，連接至該上行寫入暫存器以及該上行 非寫入暫存器，用以排程儲存於該上行寫入暫存器以及該 上行非寫入暫存器之寫入指令以及非寫入指令。 16. 如申請專利範圍第15項所述之裝置，其中若該 指令為非同儕運算指令，則該上行排程器傳送該指令至該 處理單元；若該指令為同儕運算指令，則該上行排程器經 由一第一同儕運算指令路徑傳送該指令至該指令下行單 元。 17. 如申請專利範圍第16項所述之裝置，其中利用 一第二同儕運算指令路徑傳送該同儕運算之寫入指令，使 得該同儕運算之寫入指令較該同儕運算之非寫入指令早 傳送至該指令下行單元。 22 1335517 2010/9/3 修正 18.如申請專利範圍第14項所述之裝置，其中該指 令下行單元包含有： 一下行排程器，用以分別接收由該處理單元以及該指 令上行單元傳送過來之該指令； 一下行寫入指令解碼器，連結至該下行排程器，接收 並解碼由該下行排程器傳送過來之該寫入指令； 一下行寫入暫存器，連接於該下行寫入指令解碼器以 及每一個該週邊元件間，儲存該下行寫入指令解碼器解碼 過後之該寫入指令，並傳送至對應的該週邊元件； 一下行非寫入指令解碼器，連結於該下行排程器以及 該下行非寫入暫存器間，接收並解碼由該下行排程器傳送 過來之該非寫入指令，之後儲存至該下行非寫入暫存器； 以及 一下行非寫入暫存器，連接於該下行非寫入指令解碼 器以及每一個該週邊元件間，儲存該下行非寫入指令解碼 器解碼過後之該非寫入指令，並傳送至對應的該週邊元 件。 23 1335517 . · ·、 -’’ 三Μ號：TW2555PA-C ?缽妫&修正補夯 七、指定代表圖： . (一）本案指定代表圖為：第5圖 (二）本代表圖之元件符號簡單說明：

八、本案若有化學式時，請揭示最能顯示發明特徵 的化學式：無