TW200807664A - Method for manufacturing a chip carrier - Google Patents

Description

200807664 九、發明說明 【發明所屬之技術領域】 本發明是有關於一種晶片封裝的製造方法，特別是有關 於一種晶粒承載器（chip carrier)的製造方法。 【先前技術】 近年來’隨著電子技術的日新月異，高科技電子產業的 相繼問世，使得人性化、功能更佳的電子產品不斷地推陳出 新，並朝向輕、薄、短、小的趨勢來設計。目前在半導體封 裝製程中，晶粒承載器是經常使用的構裝元件，其主要是由 夕層線路圖案層以及多層介電層所交替疊合而成，由於其具 :佈線細么、組裝緊湊以及性能良好等優點，使得晶粒承載 器已經成為覆晶構裝用基板之主流。 晶粒承載器係用 還可内嵌被動元件， 於電信、電腦的電子 來作為單一或多晶片的承載基板，並且 例如電容器或誘導器，現已被廣泛應用 元件之中。 日日粒承載器係由多居 Μ _ ^ ^ #夕層電子内連線結構所形成，内連線結 圖。其中，各個導電；層所形成之預定的電路 層窗（vias)相互導通。 、孭互隔離，並透過；| 内連線結構的建構方 係在基材《上形成m 各項運用係、為習技術’其 成一介電層。接著，在介及在下層導電層之上形 電層之中形成一介層窗。再以一濺 5 200807664 鍍或沉積方式形成一 層與下層導電声。A材曰广電層，經由介層窗導通上層導電 石夕之石夕基材、;θ 可以是陶€、表面塗佈-層氧化 涉而5疋_基材，而導電層材質較佳為鋼。 二、、而，此時介層窗 導電層不是…表:未完全填滿(unfUIed)’由於上層 得介声窗㈣： 得上層導電層的密度降低，也使 基二 =一定::::。另外，由於傳統之晶粒 細間距（fine pitch) :〇心）的關係’使得在先進的 裝電路的設計* 、衣"，不僅佔空間，限制了封 十里度，而且影響散熱效果。 因此，業界現今開發出一 晶粒承载器，以解、、办且古 I、核〜（coreless)基材的 秋w以解决具有一 距線路設計空間有所柯与度之曰曰粒承載器之細間 T二Π有所限制的問題，並且 厚度不均㈣題。然而，由w J也解决線路結構 表作此日日粒承载器時容易產生翱曲 arpage)Jf形，因而造成製程良率的下降與成本的提高。 【發明内容】 解決二常二t:種改進之晶粒承載器的製造方法，來 與製程良率的目的。…問通，以達到提升產品品質 本發明之一方面係在於提供一種 法，藉由使用二相對貼合之基材來作為 程中之基材，並且在該二基材之表面上 叩）法來形成多層線路圖案層與介電層 晶 晶 同 > 粒承載器的製造方 粒承载器之製造過 時利用增層（build 如此可平衡基材二 200807664 邊所產生的應力影響，以解決晶粒承載器容易翹曲的問題。 根據本發明之一最佳實施例，此晶粒承載器的製造方法 至少包含提供第一基材與第二基材，其中一黏著層設置於第 土材之底表面與第二基材之底表面之間，用以將第一基材 與2二基材貼合固定；分別形成第一線路層與第二線路層於 第：材之頂表面與第二基材之頂纟面之上；矛多除黏著層， 以=第一基材與第二基材分開；以及進行一圖案化步驟，以 在第基材與第二基材上形成複數個接墊。 依照本發明之較佳實施例，上述之第一基材盥第二 基材的材質可例如是銅板。 依照本發明之較佳實施例，上述之黏著層可 雙面黏著膠帶。 疋 應用上述晶粒承載器的製造方法’由於是藉由在二相 對貼合之基材的表面上 ~ 面上所各自形成的增層===程，如此二基材的表 衡抵銷，因此可解決：=產生的應力作用，將會互相平 發明之基材係可作為曰:载器容易翹曲的問題。此外，本 〜)，由於=厂=載：的剛性支撑環(一 趣曲的情形。所以本發;:厂可減少晶粒承載器產生 程相比’本發明所揭露之製承載器的製作流 …的情形，解決產品良;方下咸少晶粒承載器容 〇Γ η + 手下降的問通’而且一攻迤你、取 知可同時產出兩個晶粒承 人I作過 間（…一幅減 故產品之生產作業的週期時 及成本。 /，所以更可大幅降低製造的時間 7 200807664 【實施方式】 請參照第1A圖至第1H圖，係繪示本發明之—較佳實 允例之：粒承载器的製作流程剖面示意圖。首先，如第1A 圖所緣示，提供第-基材1〇〇與第二基材ιι〇，丨中— 層120係°又置於第一基材100之底表面102與第二基材11〇 之底表面112之間’用以將第一基材100與第二基材110 貼口固疋。在本實施例中，此第一基材1〇〇與第二基材 係為金屬，例如是銅板，然不限於此，其他金屬材質（例如 ^基材也可以使用。另外，此黏著層12〇係可為雙面黏 著膠然；^限於此，其他的黏著材或接著劑也可以使用。 值得-提的是，第-基材⑽與第二基材⑴的厚度大約為 500: m’由於其厚度夠#，故可作為晶粒承載器的剛性支 撐環（Stiffenerring)，以防止在後續的增層（buildup)製 程中所可能引發的Μ曲。接著，如第1B圖輯示，在第一 基材100之頂表面101與第二基材110之頂表面ιη上分別 形成第一介電層130與第二介電層132。在本實施例t，此 第一介電層Π0與第二介電層132係利用環氧樹脂（ep〇xy resin )作為介電材，並藉由液態樹脂印刷法或是乾膜壓合 法來形成，然不限於此，此第一介電層130與第二介電層 132的材質係可為一高分子聚合物，例如聚亞醯胺 (polyimide)或聚醢胺（p〇iyamide)。另外，還可利用壓合用 介質，例如染浸樹脂之玻璃纖維布材料（prepreg )或染浸 树月曰之聚醯胺短纖蓆材（aramid fiber )，以壓合（Laminate ) 200807664 的方式來形成第一介電層13〇與第二介電層丨32。然後，如 第1C圖所繪示，在第一介電層丨30上形成複數個第一介層 窗130a，使一部分之第一基材100暴露出來，並且在第二 介電層132上形成複數個第二介層窗132a，使一部分之第 二基材11 0暴露出來。在本實施例中，係使用雷射鑽孔的方 式來形成弟一介層窗130a與第二介層窗132a，然不限於 此’以機械鑽孔或微影蝕刻的圖案化製程也可以使用。然 後，如第1D圖所繪示，分別形成第一晶種層（Seeding layer)140與第二晶種層142於第一基材1〇〇之頂表面1〇1 與第二基材110之頂表面111之上，之後，利用此第一晶種 層140與第二晶種層142來進行全板電鍍，以形成第一 電鍍層140a與第二電鍍層142a於第一晶種層ι4〇與第二 晶種層142之上，其中第一晶種層14〇與第一電鍍層M〇a 係形成第一導電層150，第二晶種層142與第二電鍵層 142a係形成第二導電層152。值得一提的是，此第一導 電層150與第二導電層152係完全填滿第一介層窗u〇a 與第二介層窗132a。在本實施例中，此第一晶種層14〇與 第一電鍍層140a的材質係為銅，且形成第一晶種層14〇 的方法係採用錢鑛法’然不限於此，其他的導電物質以 及其他的沉積方法’例如化學氣相沉積法或無電解電錢法 也可以使用。另外，此第一導電層15〇與第二導電層152 也可以直接使用銅箔壓合的方式來形成，不需要額外形 成第一晶種層140與第二晶種層142，因此本發明並不阳 定第一導電層150與第二導電層152的形成方法。接著\ 200807664 如第1E圖所繪示，進行第一線路成型步驟，以將此第一導 電層150與第二導電層152圖案化以分別形成複數個第 線路圖案15〇&與複數個第二線路圖案152a於第一基 材100與第二基材11〇之上。在本實施例巾，此第一線路 成里步驟之圖案化製程係包含有上乾膜、曝光顯影、蝕 刻以及去乾膜等步驟。然後，再次重複第^ B圖至第U 圖之步驟’以依序於第一介電層13〇之上形成第三介電 層1 6〇、第三晶種層17〇、第三電鍍層180與第五介電層 日90於第一介電層132之上形成第四介電層I”、第四 曰曰種層172、第四電鍍層182與第六介電層192，如第iF 圖所、、曰示。可以理解的是，隨著重複的次數越多，可在第一 基材1〇〇與第二基# 11()之上堆疊更多的線路圖案層與介 電層，此種多層電路板的製造方法係為增層（build Up )法。 因此在本發明中，並不限於本實施例中所提到之增層次數 二幵:成之層數與結構。另外，在本實施例+，係可將第一 二電層130、第一晶種層14〇、第一電鍍層i4〇a、第三介 電層160、第三晶種層17〇、第三電鍍層18〇 μ 1 Q 〇 4e ^ ^ 曰 現為一第一線路層200，同理，第二介電層132、 日日種層142、第二電鍵層M2a、第四介電層M2、第 四日日種層172、第四電鍍層182與第六介電層192視為 線路層202。此外，在最外層的第五介電層〖go與 第二介電層192上，係分別形成複數個第五介層窗19〇a 與第六介層窗192a，以露出部分的第三電鍍層i8〇與第四 電鍍層182,可以理解的是，此第三電鍍層18〇與第四 200807664 電鍍層182係已圖案化形成複數個線路圖案，以作為後 續錫球（未繪示）焊接的接墊。接著，如第1G圖所繪示， 移除設置於第一基材100之底表面1〇2與第二基材u〇S之底 表面112之間的黏著層12〇,以分開第一基材ι〇〇與第二基 材110。然後’如第m圖所緣示，以第一基材1〇〇為例： 進行一圖案化步驟，以在該第—基材刚上形成複數個接塾 l〇〇a。在本實施例中，此圖案化步驟至少包含先進行一半姓 刻（Half-etching)步驟，以薄化第一基材刚的厚度，並 ，接著進行-選擇性㈣步驟，以在第—基材而上形成複 個接墊100a，如此即完成晶粒承載器的製作，其令接塾 l〇〇a係用以與晶粒（未繪示）電性連接。同樣地，第二基 材11 0也要進行此包含有半 土

驟，藉以完成晶粒承載器二Γ刻之㈣步 円祕-.的3^乍。另-種選擇是，如第U ^ 基材⑽為例4進行半_步驟來薄化 ::=°°的厚度’直接進行-選擇性㈣步驟，以在第 摆‘= 成複數個接塾_，可以理解的是，此選 擇I*生餘刻步驟係先針對第一 、 區诚本、P站 基材100上欲形成接墊100a的 &域先進行第一次選擇性 薄化之區域進行第二次』=其厚度，接著再針對已 l〇〇a，如此即… 以形成複數個接墊 本發明之晶粒承載器的製作 '值仔乂疋， 承載器，對製程產f 人同時產出二個晶粒 之晶粒承載器的製作方法還可：的“。另外，本發明 簡言之，本發明之曰二T•咸少想曲問題的產生。 藉由在二相對貼合1=承广的製造方法，其特徵在於 之基材的表面上同時進行增層製程，如此 200807664 一采，在二基材之表面上所各 力作用，將會彼 m口構所產生的應 匕互相平衡抵銷，因此可實質 器容易翹曲的問題。此外，本發明；立承裁 可能引發的勉曲止在後續增層製程中所 的製作流程相比太：： 與其它習知之晶粒承載器 承載益谷易翹曲的情形，解決產品良率下降 ^曰日拉 叩之生產作業的週期時間更：產 的時間及成本。 兄^跃了大幅降低製造 由上述本發明較佳實施例可知， 态的製造方法，复優赴产&… 月之日日粒承载 的情形外，同時還可威在：除了可減少晶粒承載器容易輕曲 發明之晶粒承載 承戟器容易鍾曲的問題二大解：了習知技術之晶粒 率，並且降低制、生的士如品的產能及製程良 #低政造的時間和成本。 以限=ΓΛ以數個較佳實施例揭露如上，然其並非用 和二可:=::者’在不脫離本發明之精神 圍當視後附之—U飾’因此本發明之保護範 申明專利範圍所界定者為準。 【圖式簡單說明】 易惶上述和其他目的、特徵、和優點能更明顯 明如下： 車父佳實施例’並配合所附圖式，作詳細說 弟1Α圖至第u圖係、繪示本發明之—較佳實施例之晶 12 200807664 粒承載器的製作流程剖面示意圖。 【主要元件符號說明】 100 ： 第一 基材 100a z接墊 101 ： 頂表 面 102 ： 底表面 111 ： 頂表 面 112 ： 底表面 110 ： 第二 基材 120 ： 黏著層 130 ： 第一 介電層 132 ： 第二介電層 130a ： :第- -介層窗 132a :第二介層窗 140 ： 第一 晶種層 140a :第一電鍍層 142 ： 第二 晶種層 142a :第二電鍍層 150 ： 第一 導電層 150a :第 一線路圖案 152 ： 第二導電層 152a :第 二線路圖案 160 ： 第三介電層 162 ： 第四 介電層 170 ： 第三晶種層 172 ： 第四 晶種層180 :第三 電鍍層 182 ： 第四電鍍層 190 : 第五介電層 190a :第五介層窗 192 ： 第六介電層 192a :第六介層窗 200 ： 第一 -線路層 202 ： 第二線路層 13

Claims (1)

1. 200807664 十、申請專利範圍 1 · 一種晶粒承栽器之製造方法，至少包含： 提供一第一基材與一第二基材，其中一黏著層設置於該 第一基材之底表面與該第二基材之底表面之間，用以將該第 基材與该弟一基材貼合固定； 分別形成一第一線路層與一第二線路層於該第一基材 之頂表面與该第二基材之頂表面之上；以& 移除该黏著層’以將該第一基材與該第二基材分開。 2·如申請專利範圍第1項所述之晶粒承載器之製造方 法，其中更至少包含： 進行一圖案化步驟，以在該第一基材與該第二基材上形 成複數個接墊。 、 3·如申請專利範圍第2項所述之晶粒承載器之製造方 ·、 法，其中該圖案化步驟至少包含： ' 進行一半蝕刻（Half-etching )步驟，以薄化該第一基 材與该第二基材；以及 進行- ϋ擇性餘刻步驟，以在該第一基材與該第二基材 上形成該些接墊。 、4·如申請專利範圍第1項所述之晶粒承載器之製造方 八中該形成"亥第一線路層與該第二線路層的步驟中至少 14 200807664 包含： 刀別形成一第一介電声 之頂表面舆該第二基材之頂一第二介電層於該第一基材 有至少一第一介屏窗以異j表面之上，其中讀第一介電層具 馬复女 9 暴路出部分該第一基鉍兮筮一八雪 層具!至少-第二介層窗以暴露出部分該；電 为別形成一第—導電層鱼— 一基材， 層與該第二介電層之上，巧；導電層於該第-介電 -介層窗，該第二導電声俜：八弟：導電：係完全填滿該第 進行-第-線路成“广：二介層窗； 二導電層圖案化以形成複數個：別將㈣〜導電層與該第 二線路圖荦於嗲第人弟一線路圖案以及複數個第 α茶於.亥弟一介電層與該第二 罘 成一第三介電層與一第四介電芦 ㈢之上；分別形 介電層之上，其中該第三介電層二'、：：電層與該第二 露出部分該些第-線路圖宰 i二第三介層窗以暴 四介層窗以暴露出部分該些第二線路圖宰\有至 三導電層與-第四導電層於該 7刀別形成1 之上，其中該第三導電層係完全填滿四/電層 四導電層係完全填滿該第四介層窗；以及4層固’該第 進行一第二線路成型步驟，分別將該 第四導電層圖案化以形成複數個第 ：：：與該 第四線路圖案於該第三介電層與該第四介路電圖層2複數個 法 5.如申明專利範圍第4項所述之晶粒承載器之製造方 其中該形成該第一導電層與該第二導電層的步驟中至少 15 200807664 包含： 同時分別形成一第一晶種層與一第二晶種層於該第一 介電層與該第二介電層之上；以及 電鍍該第一晶種層與該第二晶種層，以形成該第一導電 層與該第二導電層。 6. 如申請專利範圍第5項所述之晶粒承載器之製造方 法，其中該第一晶種層與該第二晶種層的材質係為銅。 7. 如申請專利範圍第5項所述之晶粒承載器之製造方 法，其中該形成該第一晶種層與該第二晶種層的方法係為濺 鍍法、化學氣相沉積法或無電解電鍍法。 8. 如申請專利範圍第4項所述之晶粒承載器之製造方 法，其中該形成該第一導電層與該第二導電層的方法係為壓 合法。 9. 如申請專利範圍第1項所述之晶粒承載器之製造方 法，其中該第一基材與該第二基材係為金屬。 I 0.如申請專利範圍第1項所述之晶粒承載器之製造方 法，其中該第一基材與該第二基材係為銅板。 II ·如申請專利範圍第1項所述之晶粒承載器之製造方 16 200807664 法’其中該黏著層係為雙面黏著膠帶。 12·如申請專利範圍第4項所述之晶粒承載器之製造方 法，其中該形成第一介電層與該第二介電層的方法係為=皞 粒承载器之製造方 層的方法係為乾膜 13.如申請專利範圍第4項所述之晶 法，其中該形成第一介電層與該第二介電 壓合法。 、丨1 2 3 4·如申請專利範圍第4項所述之晶粒承載器之製造方 法’其中該第-介電層與該第二介電層的材質係為環氧樹脂 (epoxy resin) 〇 15. 如申請專利範圍第4項所述之晶粒承載器之製造方 法’其中該第一介電層與該第二介電層的材質係為聚醯胺 (polyamide) 0 16. 如中請專利範圍第4項所述之晶粒承載器之製造方 法’其中該弟* 一介電層盘該繁-公雷JS ^ 曰，、β弟一，丨電層的材質係為聚乙醯胺 (polyimide) 〇 17 1 7 ·如申清專利範圍第4适所；* + 1 ， 2 祀国昂4項所述之晶粒承載器之製造方 3 法，其中該形成第一介電®盘今笼-人雨β 4 1也層與讜第一介電層的方法係為壓合 200807664 (Laminate )法。 18·如申請專利圍第4項所述之晶粒承載器之製造方 法，其中該第-介電層與該第二介電層的材f係為染浸樹脂 之玻璃纖維布材料（p r e p r e g )。 1 9.如申請專利範圍第4項所述之晶粒承載器 法，其中該第二介電層與該第二介電層的材質係為染浸樹脂 之聚酿胺短纖席材（ar am id fiber )。 20. 如申請專利範圍第4項所述之晶粒承載器之製造方 法，其中該第一介層窗與該第二介層窗係以雷射鑽二形 成。 21. 如申請專利範圍第4項所述之晶粒承載器之製造方 法’其中該第一介層窗與該第二介層窗係以機械鑽 成0 22·如申請專利範圍第4項所述之晶粒承載器之製造方 法，其中該第一導電層與該第二導電層的材質係為銅。 18