TW200537655A - An electrical circuit arrangement - Google Patents

An electrical circuit arrangement Download PDF

Info

Publication number
TW200537655A
TW200537655A TW093136093A TW93136093A TW200537655A TW 200537655 A TW200537655 A TW 200537655A TW 093136093 A TW093136093 A TW 093136093A TW 93136093 A TW93136093 A TW 93136093A TW 200537655 A TW200537655 A TW 200537655A
Authority
TW
Taiwan
Prior art keywords
contact
circuit arrangement
patent application
wafer
item
Prior art date
Application number
TW093136093A
Other languages
English (en)
Inventor
Stephan Schauz
Original Assignee
Festo Ag & Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Festo Ag & Co filed Critical Festo Ag & Co
Publication of TW200537655A publication Critical patent/TW200537655A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0314—Elastomeric connector or conductor, e.g. rubber with metallic filler

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Description

200537655 九、發明說明： 【發明所屬之領域】 本發明係關於一種具有電路裝載裝置（Clrcuit carrying means)之電路布置，該電路裝載裝置配設有電子晶片並具 有裝載裝置之基板（carrying means substrate)，在該基 板上設有印刷的配線並引伸至配設於一第1接觸面（Π r s t contacting face)上之複數個第1接點接觸墊（π rst contact pads)，該晶片在面朝第1接觸面之一第2接觸 面上，具有複數個第2接點，該等第2接點接觸墊係以各 方向（anisotropically)之導電性接點裝置（conductive c ο n t a c t m e a n s )和該等第1接點接觸墊作電氣性的連接。 【先前技術】 德國第1 0，2 1 7，6 9 8 A 1號專利公開案所揭示的該種電路布 置中，電子晶片係配置在一射出模製的電路裝載裝置上， 該電路裝載裝置係設計成三度空間的模製互聯裝置（MID) 組件。電路裝載裝置具有含複數個突出接點塊（proj ec t ing contact bumps)之一裝載裝置的基板，該等接點塊係支承 和印刷配線相連接之複數個第1接點，並和晶片之複數個 匹配的第2接點相接觸，該晶片則係用倒裝晶片（f 1 i p - ch i p )技術而以一多方向之導電性粘接物的注入（ i n t e r ρ 〇 s i t i ο η )作固定者。該種粘接性連接同時可供晶片 在電路裝載裝置上的機械性附製。除了接觸的功能外，該 粘接物尙具底部充塡器（underfiller)的功能’可用以充 塞晶片和電路裝載裝置間的中間空間。 200537655 類似該種型式的電路布置，尙有諸如德國第 10, 163, 799A1;第 6, 555, 579 及歐洲第 07 82 76 5B1 號等專利 公開案中的揭示。 習知的倒裝晶片技術係不容較多的空間即可達成各種組 件的電氣連接。但是缺點爲，關於所須在裝設與連接技術 方面的作業將較繁複，且關於電子元件集成（electronic integrity)之動作功效上亦多有斟酌。尤有甚者，電路裝 載裝置與晶片之各種不同的熱膨脹係數、其係如同矽的組 成規則般，非常的繁複而導致技術的不確定性且昂貴。Μ I D 技術中更特別的是，各種熱膨脹係數的差異極大，故用於 電子電路布置之動作溫度乃相當的受到限制。又者，組件 之間所提供的該種底部充塡器對於所造成之機械性應變（ mechanical strains)無法緩衝（cusion) 〇 【發明內容】 本發明之目的，係提供一種可簡化製造、對溫度影響較 少敏感性、且對電子晶片可作確實之機械性保護等的電路 布置。 爲了達成上述及其他目的，依本發明之說明者、申請專 利範圍及附圖等相關資料，可得知以下有關本發明之主要 內容： 在裝載裝置之基板中具有一側向暨圓周均封閉之承受凹 部，該承受凹部的底部（π 〇 0 r )上設有第1接觸面’該承 受凹部則承納整個接點裝置及晶片。 接點裝置包括至少一只接觸元件，係設在兩個接觸面之 -6- 200537655 ^ 間，並可在承受凹部之正交軸徑方向上作彈性變形，該元 件具有一橡膠彈性底部本體，係位在反向於第丨與第2反 接觸面（counter contacting face)、面朝兩個接觸面的 位置上，再者，複數個彈性可變形之導電性本體係經底部 本體延伸，並互爲絕緣且以該等導電面在該等反接觸面上 β 終了；及 • 設有固定於裝載裝置之基板的一加載構造，係對位在反 向於承受凹部底部之頂側上的晶片賦與作用，則接觸元件 乃被支承於裝載裝置之基板及晶片之間，且第1與第2接 觸墊乃分別對接觸元件之反向導電面施與推力。 依以上之該種電路布置，則不再需要於複數個相互匹配 之接觸面間用以作晶片與電路裝載裝置之電氣性接觸所要 求的機械性強固結合。而僅須單純的按壓彈性可變形之接 觸元件，使其導向複數個相互接觸面間所希確實的電氣性 接觸即可。由於接觸元件之彈性，其係處於用以補償晶片 及裝載裝置之基板等不同熱膨脹係數的狀況，故即使有極 大的溫度影嚮及即使在Μ I D技術中的熱膨脹係數極端不同 • ，仍可經常確保相當確實的電氣連接。同時，晶片亦係機 - 械性牢固的定位，且因接觸元件之故，則至少在承受凹部 之直交方向上，用於該等組件間之相關裝置即允許有某種 的浮動軸承（f 1 〇 a t i n g b e a r i n g )。因晶片係配設在承受 凹部較下方的準位上，故亦可避免顯露之位置，對機械性 之損害多少亦有保護作用。 無論爲殼裝式（housed)或無殻裝式（unhoused)的晶 200537655 片均具有以上之優點。故所稱”晶片（Ch i p )，，乙詞，係指未 具環繞晶片之殼（h 〇 u s i n g )的複數組件，亦指晶片座落於 殼內的複數組件等兩者而言’第2接點可由晶片本身加以 提供，亦可依所希設在殼上。 依本發明電路布置之另一優點爲，其不需設以一底部充 塡器。又，晶片與電路裝載裝置間之結合區域，亦不須使 用液體粘劑作接合。較諸以焊接材爲基礎的倒裝晶片技術 而言，不須使用焊接劑緩衝件用以接觸接點，故較經濟。 不可否認的，在WO 9 6 / 1 5 5 5 1 A 1專利公開案中曾揭示， 於一半導體封裝及一裝載裝置的基板間置設以複數個軟接 點裝置（yielding contact means)的方式把複數個電子 組件裝設在一印刷電路板上。但該等接點裝置係成駐立（ standing free)並固定於裝載裝置之基板上的一個端部。 又，該專利公開案亦曾提示把彈性可變形之接觸元件適 用於電路布置的建議。美國第5, 6 1 7, 898號專利案所揭示 的接觸元件，係由導電性與非導電性彈性材料予以疊層而 成。又’何蘭之 Shin-Etsu Polymer Europe B.V·，5928 NS Venlo公司則供一種屬名”GX4”的連接構件，其中在矽層內 植入有金質被覆金屬線的矩陣。美國第4 2 0 9 4 8 1號專利案 亦闡述一種可與之相比擬的接觸元件設計。惟各種之先前 技術案均未見揭橥如本發明中之晶片；及設在裝載裝置基 板之側向暨圓周均爲閉合的承受凹部內、一彈性可變形接 觸元件；等兩者具有保護效果之匹配方式，亦未見提示如 本發明中利用加載裝置的固定方式，其係在裝載裝置基板 200537655 及晶片間施與作用，而在複數個接觸面上產生支撑（ b r a c i n g )的功效者。 本發明之其他特點’則如本發明申請專利範圍各項內容 的界定。 倘各單獨導電面的面積小於晶片與電路裝載裝置上之接 點時，尤適合使用彈性可變形的接觸元件’則反接觸面上 的複數個導電面可予以集聚一起而成爲一種微細、似矩陣 的分佈，乃可提供一個或多個導電面群組（conductive face g r o u p )，例如’由一*個導電面群組即可分別並兀整的存在 以兩個反接觸面，如是，在產製期間’複數個接點延長器 的位置即不重要，此係因在組裝後的狀態下’此等導電本 體可自動的確保電氣性連接，且該等導電面係由複數個接 點延長器施與作用等之故。但是，在某些狀況中，亦有可 能提供一個或多個導電面群組，其範圍在實質上係小於所 匹配之反接觸面的範圍者。此種狀況中，可作成數個點狀 或條狀的導電面群組。 就便利性而言，用於晶片之加載構造可設以一個蓋子， 係配設在晶片上方並固定於裝載裝置基板上。倘蓋子免開 孔且承受凹部之開口可由蓋子完全的封閉時，晶片可獲得 最適當的保護。蓋子和裝載裝置基板間的連接最好係作接 合性之結合，尤可用粘劑作結合，之後再施以紫外線輻射 以將粘劑固化。此狀況中，不須加熱，且直到粘劑完全固 化前’用於晶片之機械性固定的時間將大幅縮短。 基本上’蓋子可作成全部或部份清光透明式，而顯現承 -9- 200537655 受凹部的整個或某些特定部分。但是’倘把盍子整個設在 承受凹部之內部的方式最佳。 蓋子亦可作爲用以支持至少一個其他電子組件的功能。 此外，亦可利用另外的電子組件直接作爲蓋子’例如所稱 的表面黏著裝置（SMD) ° 第W0 01/95486 A1號專利公開案係說明一種用以產製個 別微電子裝置的方法，在一非導電性材料中形成有複數個 相互隔開的凹部，各電子組件係分別位在該等凹口內而可 依壓電原理作設計，該等凹口可藉複數個封閉性蓋子而設 在頂部，但是，該專利公開案並未見揭示使用彈性接觸裝 置作接點的作法。 除了使用適當的加載構造達成晶片之永久性固定外，亦 可作成可裝卸式固定的方式，例如，加載構造在裝載裝置 結構上設以一個止回爪，其可直接疊置在晶片上方或介由 一蓋子而位在晶片之上，故可推使晶片朝向承受凹部的底 部。倘晶片有瑕疵，令該止回爪變形即可將該晶片取出並 更換新品。 如須冷卻晶片，則蓋子上可設以複數個冷卻肋條，故不 須另外的冷卻兀件。 本發明之其他優點及特點，將以各實施例佐以附圖之說 明而更爲顯見。 【實施方式】 附圖爲本發明電路布置1之各種實施例，其係具有一電 路S載裝置（circuit carrying means) 2，配設有至少一 -10- 200537655 個電子晶片3。該電子晶片3例如可爲第4圖所不’由下往 上所見之立體圖的該種晶片° 如第1〜3, 11及13〜15等圖所示’電路裝載裝置2爲設 計成三維式MID部之形式’其包括有以射出模製且最好爲 熱塑性塑膠材料所作成之裝載裝置基板（c a 1· r y i n g m e a n s s u b s t r a t e ) 4，該基板之一面或多面上設有印刷電路6 ’供 依需要所設置複數個連接點間之電氣信號的傳輸’此外’ 其上亦具有晶片3與其他的電子組件4 9。而爲了達成功能 之各種配置中，某些印刷配線的單元6係同時的和設在裝 載裝置基板4中之承受凹部5內的晶片3成電氣性接觸。 除了電路裝載裝置2係作成多層印刷電路板形式，其之 裝載裝置基板4係由數個板材7夾置在一起並以粘劑固合 而形成等所構成外，第1 6及1 7圖之設計及說明均同。 裝載裝置基板4所形成的承受凹部5爲一種凹坑（p i t ) ，具有正交軸（normal axis) 8，在運作上係界定爲垂直 於平台形電路裝載裝置2直角軸徑上。承受凹部5具有一 位在下方的底部（floor) 12及位在上方及位在裝載裝置基 板4之外面（〇 u t e r f a c e ) 1 3上的一開口 1 4。就側面而言 ，在底部1 2與開口 1 4間之承受凹部5的周圍爲閉合，並 係以裝載裝置基板4所界定、在周圍成延伸之側向壁面丄5 予以定界。 印刷電路6係由外面1 3進至承受凹部5直到倂入第1接 墊（first contact pads) 16爲止，該等接觸墊則係配置 在以承受凹部之底部1 2所界定之裝載裝置基板4的第1接 200537655 • 回（fiist contacting face) 18 上。第 1 接點延長器 、1 6的分佈型式係對應於特定的各種需求，在蓮作例示上可 爲以排（r 〇 w )作配置而相鄰近的兩個第1接點群組。 第1接觸面1 8最好爲平面形，則所有的第1接點延長器 16可位在一個共同平面上並面對開口 14之直交軸$的方向 〇 倘爲第1〜3，1 1及1 3〜1 5等圖之實施例示，印刷電路6 係依外面1 3與底部1 2間的遷移，沿著承受凹部5的側向 壁面1 5作延伸。對應的壁區（vv a 1 1 r e g i ο η ) 2 2最好作成 傾斜，則承受凹部5由底部1 2至開口 1 4即變寬。此狀況中 的印刷電路6最好是用ΜI D技術作成，例如用所謂的雷射 直接噴鍍者。此狀況中的原材料可例如爲一種可發揮最大 效用之聚丁 嫌對醚二甲酯（Polybutylene the ra-phthalate， 即PBT )塑膠，其係具有置入的金屬粒子者，或可爲各種的 金屬籽晶（s e e d s )。利用以雷射束使基板表面之局部催化 而完成裝載裝置基板4之射出模製的製造後，即可製成所 希的電路配置。爲此，在裝載裝置基板4表面上施以雷射 •束的掃瞄，則在被掃瞄到之表面區域中的材料即產生局部 , 的催化。一方面，金屬籽晶係由特殊的、非導電活性物質 分解開，同時在另一方面，塑膠材料中之其他塡料（f Π 1 e r )在被掃瞄的表面上將產生顯著的粗糙度，於其後的金屬 化（me t a 1 1 i zat ion )加工中，在分解開且部分顯露的金屬 籽晶上，隨者雷射軌跡乃具有以銅所作的局部性金屬化， 而該種粗糙度對於電鍍槽中所生的金屬層具有極高品質之 -12- 200537655 粘著性。依此種方式，在已利用該種電射予以激活之裝載 裝置基板4的該等表面部分上可作成獨特且完整的印刷配 線6。而第1接點延長器亦係以同樣的方式作成，且其最好 係以印刷配線之較大面積的端部構成之。 承受凹部5係在Μ I D產製期間利用裝載裝置基板4之射 出模製方式予以模製之。 在第1 5，1 6圖所示之可行實施例中，承受凹部5係由複 數片皮材7所構成的某些印刷電路板層作成凹陷而構成之 。凹陷的複數片皮材界定有側壁面1 5，而底部1 2則由宋已 陷的1片皮材7界定之。爲了使印刷配線6遠至承受凹部5 之底部1 2，乃應用伸經複數片板材7之所謂的肓孔2 3，使 佈設在外面1 3與底部1 2上之複數個印刷配線部分間得以 達成導電性的連接。 所有的實施例中，晶片3暨用以作電氣性接觸之彈性不 變形的接觸元件2 4係整個容納在承受凹部5內。之後，把 接觸元件擺設在晶片3與承受凹部5之底部兩者間的正交 軸徑8方向上。 面朝底部1 2之晶片3的底側係構成第2接觸面，此接觸 面上設以複數個第2接點1 7，該等接點則和晶片3 —體所 設的電路相連接。該等第2接點1 7之分佈方式爲，在正交 軸8方向上，各第2接點1 7係分別面向裝載裝置基板4上 所設的各1只第1接點16 (第2圖）。由於中間介設有接 觸元件，故依此種方式配置之成對的第1與第2接點1 6與 1 7係電氣性的連接在一起。 -13- 200537655 ^ 就晶片3之問題而言’其究爲有殻式（housed)或無殼 式（η ο η - h 〇 u s e d )晶片。倘晶片3具有外殼，則一般係把 第2接點1 7設在晶片外殼上，用以和接觸元件2 4相搭配 〇 接觸元件24具多向性（an isotropically)、電氣導電 •性等特性，導電性之方向係和正交軸徑8的方向相一致。 第5，6圖爲第1〜3圖所應用之接觸元件24的兩個視圖。 接觸元件本身在正交軸徑之方向8上可作彈性變形，其 具有一橡膠彈性底部本體25，特別的是由矽橡膠製成，分 別具有位在對向側面之第1與第2反接觸面（counter contacting face) 20與21。底部本體25在型式上最好爲 板形，並置設在承受凹部5內，則板材之平面乃垂直延伸至 正交軸徑8。之後，該等反接觸面20，21係由面向底部12 一邊與面向開口 14另一邊上之底部本體的較大外面構成之 〇 底部本體具有複數個依正交軸徑方向8伸經其本體之導 電體26，該等導電體係設在底部本體的材料內且相互間爲 _ 絶緣。此等導電體26係分別在：由外部可進出之第1與第 . 2導電面的兩個反接觸面20、2 1上作終結。此外，其等復 爲彈性可變形，故可改變各該導電體離開所匹配之第1、第 2導電面2 7、2 8的距離。 因此，倘接觸元件24的兩個反接觸面20與21被支承於 兩個組件之間時，則底部本體2 5乃可在正交軸徑8的方向 被壓縮，加載的第1與第2導電面27與28乃同時的一起 -14- 200537655 移動。因導電體2 6之兩個導電體2 7，2 8 —起移動，則如 第6圖之鏈線32所示，導電體26可塌向側方。 下述之該種設計尤具優點，其中導電體26係由複數個倶 延展性之金屬線所構成’該等金屬線的端面則直接構成第1 與第2導電面27與28。此狀況中，導電面27、28橫過正 交軸徑8之面積實質上小於接點1 6，1 7。該等導電面係以 相互平行之排列、且最好以矩陣狀圖型相互間緊密的靠近 ，等方式伸經底部本體25。 在一種狀況上，導電體可整個遍及底部本體25，或亦可 僅部分佈列。此種作法爲，把複數個導電面2 7、2 8以微細 矩陣式分佈作爲複數個導電面之一個或多個群組33而予以 集合在反接觸面20、21上而達成之。 如第5、6圖所示之實施例中，導電體26之設置方式爲 ，各反接觸面20、21上設以複數個導電面群組33，其數量 分別相等於擬作接觸之接點1 6，1 7的數量，而該等群組3 3 之配置係，該等群組分別設成反向於擬作接觸之第1與第2 接點1 6與1 7。此一含義爲，導電面群組3 3爲點狀型式或 分佈者。 藉由固定於裝載裝置基板4之加載構造34，晶片係被推 向與承受凹部5之底部1 2成反向的頂側，故晶片3乃對接 觸元件24而受到支承，而該接觸元件24之一部分則推向 第1接觸面1 8。於是接觸元件24係在裝載裝置基板4與晶 片3間之正交軸徑方向8上受到支承。此狀況中，第1與 第2接點1 6與1 7係分別被推向其各自面朝導電面27與28 -15- 200537655 的反面。因之’經過了複數個配設在中間之導電體的反向 第丨與第2接點16與1 7間，乃有電氣之連接，同時該等 導電體26並受該等的接點1 6與1 7賦與作用。由於接觸元 件2 4之彈性’故其亦具有反推力（^ 〇 u n t e 1· t h r u s t )，故 可確保各接點接觸墊與單以按壓力作啣合之導電本體2 6兩 者間的電氣連接，因此，即不需要另外的連接裝置，例如 焊接’或利用導電性粘劑作粘性結合等，則在組裝上更爲 簡單。 第5、6兩圖所示之接觸元件24，其導電面群組33之型 式與分佈係適用於接點1 6與1 7之分佈。但是，第9，1 0 兩圖所示的設計實質上更爲優越，其之使用可和接點分佈 不相關聯。如第9、10圖所示之型式中，在兩個反接觸面 20、2 1上設有一個面群組3 3，但該群組3 3在各狀況中係 伸過反接觸面20、21之整個面積。意即，在啣合接觸元件 24兩個對向側之複數個接點間可作電氣連接，而無關於接 觸元件之底面位置，且該等對向側係互爲反面並推向接觸 元件2 4。 第7，8圖所示爲另一種接觸元件24之形式，其中導電 體26係配置在兩個反接觸面20與21上並形成複數個條形 導電面群組3 3。 因接觸元件24之彈性軟質特點，故裝載裝置基板4及晶 片3雖爲不同的熱膨脹係數’但可自動獲得補償，同時復 可維持確實的電氣連接。 與第1 5圖所示之實施例不同者’加載構造3 4係包括一 200537655 蓋子3 5，其係覆蓋在對向於承受凹部5之底部1 2的頂側上 之晶片3上方。蓋子最好是嵌入承受凹部5內而整個位在 承受凹部5的內部。比較適當的配置方式係，蓋子在正交 軸徑8方向上相距底部1 2之外面3 6爲環繞裝載裝置基板4 之外面1 3的開口 1 4以緣部爲準作齊平式延伸。 所有實施例中之蓋子3 5可以或不用粘劑、焊劑等方式和 裝載裝置基板作邊界的結合。但仍以粘劑作結合較爲特殊 ，適當的粘接處如3 7所指位置。最好是使用紫外線可固化 之粘劑3 7，則不須施作加熱，意即晶片之柔順處理。 於電路布置1之組裝期間中，在粘劑3 7固化前，可使用 適當的工具推使蓋子3 5位在晶片3之上。此方式爲，晶片 3與接觸元件3 4所構成之組合係被支承於蓋子3 5與承受凹 部5的底部1 2之間，並以非堅固方式予以持住定位。 粘劑3 7最好爲液態，並以毛細作用吸入狹窄間隙3 8，該 間隙則係繞著蓋子3 5與裝載裝置基板4間之蓋子3 5作延 伸者。間隙3 8係連接於裝載裝置基板4之外面1 3所形成 的一個或複數個盆（pot )狀凹口 42。實施例中，開口 14 作成矩形，該等盆狀凹口 42中之一個盆狀凹口可設在四個 角隅之各角隅上。爲了把蓋子3 5粘接定位，乃把粘劑供應 於諸個盆狀凹口 42中，粘劑係以毛細作用抽入間隙38直 到整個間隙3 8內充滿粘劑3 7爲止。 在第1 1、1 2圖所示之修改實施例中，係蓋子3 5之外面 的中央位置上設有一盆狀凹口 42。有些溝形凹口 43係伸展 至蓋子3 5之緣部敞開處。倘蓋子爲矩形平面形式時，則最 -17- 200537655 好設有4個該種溝形凹口 4 3，各該凹口係分別伸展至蓋子 3 5中段的緣部處。 依此狀況，在電路布置1之組裝期間，粘劑3 7係藉該等 溝形凹口 43進入間隙而饋送於蓋子35的盆狀凹口 42內， 其中仍係以毛細作用再展開。 爲了使電氣連接裝置與晶片3在承受凹部5內成爲防污 與防水之封包（encapsulation)，蓋子35係把承受凹部5 的開口 1 4整個封閉。粘劑3 7用於密封結合部。 倘不須分開密封，則可使用與上述不同形式的蓋子，此 種蓋子係開設有一個或多個開孔。又者，蓋子亦可作成肋 條形（r i b - 1 i k e )構造，用以僅蓋住承受凹部5之開口 14 的一部份。 如第14圖所示，蓋子35在其外面36上可具有一導電性 構造44，可用以和一個或多個電子組件49作電氣連接。第 14圖所示者有個SMD組件，係部份的固定在蓋子35上，一 方面可和蓋子3 5之導電構造44作接觸，另一方面則和配 設於裝載裝置基板4之外面1 3上的另一導電構造作接觸。 尤特別者，當固定於承受凹部5之蓋子35和裝載裝置基 板4之外面1 3齊平時，則蓋子之外面3 6乃可如同裝載裝 置基板4之外面1 3般，可作爲其他電子組件之安裝面。此 種方式可極度節省電路布置之安裝空間。 又，倘晶片3需要冷卻以供其他應用時，則可利用蓋子 3 5以該1 3處作爲用於冷卻體之裝載體。冷卻體46可特別 地設以複數個助條或鰭片，可一體模製於蓋子3 5上。 -18- 200537655 如第1 5圖所示之電路布置1，加載構造34係設計成晶片 3的一可拆卸配置，爲此，該裝拆裝置乃設有和裝載裝置基 板4 一體連設之止回爪（detent)裝置。 如所示實施例之止回爪裝置，包括複數個止回抓件49， 可彈性的橫過正交軸徑8，並約重疊於開口 1 4。在晶片3 的插入上，止回抓件或鈎件48係暫時擴開，俾導入晶片後 該等抓件或鈎件可彈回其最初位置，一方面該等抓件48係 配設在晶片之頂側上且另一方面朝晶片3頂側上之底部1 2 施加推力，故晶片3乃被迫推向接觸元件24。 倘晶片3有瑕疵時，可利用適當的工具以人工方i使該 等抓件48張開，則僅剩對接觸元件24之晶片3 (且非爲固 定），故晶片3即可毫無困難的取除。 第15圖所示之實施例中，止回爪裝置或各抓件48係直 接搭配晶片3，可設計爲以蓋子或某些其他的使力元件蓋住 晶片3，止回爪裝置可作用於蓋子上或分別以使力元件用以 蓋住晶片。 在所有的實施例中，爲了使一些電路布置1在正交軸徑 方向8上的疊層得以小型化，較佳的方式爲令負載構造3 4 不突出於裝載裝置4之設有開孔1 4的外面之外，在第1〜3 圖及11〜13圖之實施例中。係把蓋36配置在較下方。第 1 5圖中，止回爪裝置或各抓件48均係整個容納在承受凹部 5內，即達成此一目的。爲了確保抓件48在橫側方向的移 動，在側向壁面1 5上可設以凹口 52以增大承受凹部5之 剖面尺寸。 -19- 200537655 除了僅使用一個接觸元件2 4作爲接觸裝置而達成晶片3 及電路裝載裝置2的電氣連接外，亦可使用複數個接觸元 件24互相間沿著側邊設置。爲了使配置穩定，一個或複數 個接觸元件24可用一分開的持住構造予以持住或穩定住。 承受凹部5之內部形狀亦可設計爲，至少一個設置成定 位的接觸元件以承受凹部5之壁在橫過正交軸8的方向上 予以作連鎖性的持住。當導電面群組3 3之分佈型式特別用 以配合接點1 6與1 7之分佈時，上述之設計將更具優點。 取代實施例中所述之接觸元件24的作法係可利用不同構 造的該種接觸元件24，惟需具有如同橡膠之彈性，且在正 交軸方向8上須具有獨特的、連續的、及各向異性的導電 性。 依所選擇的設計，本發明之電路布置至少具有下述的一 個優點。在組裝上，對於晶片之熱應程度甚低，且組裝過 程甚爲簡單。並可解決傳統倒裝晶片技術因熱膨脹係數不 同所造成的種種問題。 在電路布置1上方仍有多餘空間，可用於其他的電路配 置及/或電子組件。可賦與晶片之加載構造代用品的適當 型式。對於電路布置而言，可使用各種的晶片2爲無界限 ，該種晶片亦可應用於傳統式倒裝晶片技術中並予設計成 以邊界結合的方式作接觸。晶片可達成有效的冷卻。複數 個晶片可將一個晶片裝設在另一個晶片頂面上之方式作堆 疊。 【圖式簡單說明】 -20- 200537655 . 第1圖爲電路配置第1實施例之放大、元件分置立體圖 〇 弟2 Η爲組裝狀態中’沿第1圖之π — Π線的剖面立體 圖，而沿第5圖Π a — Π a線橫向剖切之接觸元件係顯現於 本圖。 弟3圖爲弟1、2圖之電路裝載裝置之分開圖，係朝向具 有承受凹部之該側的平面圖。 第4圖爲第1、2圖之配置所用晶片由下方所見立體圖。 第5圖爲第1、2圖之配置所用接觸元件立體圖。 第6圖爲第5圖沿VI - VI線之接觸元件剖面圖。 第7圖爲接觸元件另一種設計之立體圖。 第8圖爲第7圖之接觸元件側面圖，導電體伸經底部本 體部分以鏈線表示。 第9圖爲接觸元件再一種設計之立體圖。 第1 0圖爲第9圖接觸元件之側向圖，導電體仍以鏈線表 示0 第1 1圖爲電路布置之一修改例立體圖，包括不同於第1 圖所示之蓋子設計。 第12圖爲依第1圖電路布置所用之蓋子立體圖。 第1 3圖爲電路布置另一修改例立體圖，包括有設在蓋子 上之複數個肋條形冷却體。 第1 4圖爲電路布置又一種修改例立體圖，其中蓋子係配 置有其他的電子組件。 第1 5圖爲電路布置之其他實施例’其中止回爪裝置係設 成對晶片爲可拆卸式的構造。 第1 6圖爲因應多層印刷電路板之電路布置設計，其中僅 -21- 200537655 用於承受凹部之蓋子係以鏈線表示。 第1 7圖爲第1 6圖電路布置之側視圖，圓圏內之區域係 沿第1 6圖X VE線之剖面圖。 主要部分之代表符號說明
1 : 電路布置 2 : 電路裝載裝置 3 : 晶片 4 : 裝載裝置（之）基板 5 : 承受凹部 16: 第1接點 17: 第2接點 20 : 反接觸面 24 : 接觸（點）元件 26 : 導電體 34 : 加載構造 35 : 蓋子 -22-

Claims (1)

  1. 200537655 十、申請專利範圍： 1. 一種具有一電路裝載裝置之電路布置，該電路裝載裝置 配設有一電子晶片並具有一裝載裝置之基板，印刷配線 係設在該基板上並引伸至配置於一第1接觸面上之複數 個接點，該晶片具有複數個第2接點，係設在面朝該第 1接觸面之一第2接觸面上，該等第2接點係以多向性 之導電性接觸裝置的席間和該等第1接點相接觸，其中 該第1接觸面係位在該裝載裝置之基板上所設、在側 部及圓周上成閉合之承受凹部（receiving wen )的底 部（f 1 ο 〇 r )上，而該承受凹部中係容納整個該接觸裝置 及該晶片； 該接觸裝置包括至少1個設在兩個接觸面間的接觸元 件’且在承受凹部之垂直軸徑方向可作彈性變形，該元 件具有一橡膠彈性底部本體，係設置成位在對向於面朝 第1與第2接觸面之兩個反接觸面的位置，又者，複數 個彈性可變形之導電體係伸經該底部本體且彼此間互爲 絕緣，並在複數個導電面之反接觸面上終了；及 設有用以固定裝載裝置之一負載構造，可對承受凹部 之底部對向之頂側上的晶片施與作用，故接觸元件乃被 緊繫於裝載裝置與晶片之間，且第1與第2接點乃分別 對接觸元件之反向導電面施與推力。 2·如申請專利範圍第1項之電路布置，其中該底部本體之 形狀爲板狀，而其兩個主要之外面係構成該等反接觸面 200537655 3 ·如申請專利範圍第1項之電路布置，其中該橡膠彈性底 部本體包含矽橡膠。 4 .如申請專利範圍第1項之電路布置，其中導電性本體包 括倶延展性的金屬線，其等之端面係構成該等導電面。 5 ·如申請專利範圍第1項之電路布置，其中各該導電面分 別具有一小於該等接點之區域範圍，且該等導電面並係 依小矩陣狀分佈方式作配置，以形成一個或多個導電面 群組。 6 ·如申請專利範圍第5項之電路布置，其中該兩個反接觸 面係各以一導電面群組予以塡滿俾用於其等的整個區域 〇 7 ·如申請專利範圍第5項之電路布置，其中該等導電面係 形成複數個及/或複數個條，各該點及/或條係位在該 等反接觸面之該等區域的塡滿部分上。 8 ·如申請專利範圍第1項之電路布置，其中以負載構造所 產生的加載壓力作用時，僅該等接點延長器與該等導電 面爲相互接觸者。 9 .如申請專利範圍第1項之電路布置，其中該負載構造具 有一蓋子，其係固定於裝載裝置之基板並重疊該晶片。 1 0 ·如申請專利範圍第9項之電路布置，其中該蓋子係藉一 種粘接裝置而接合於裝載裝置之基板。 1 1 .如申請專利範圍第9項之電路布置，其中該蓋子亦係整 個容納在該承受凹部內，且對環繞裝載裝置之基板外面 之承受凹部開口的緣部最好是作成整齊式的終結。 200537655 1 2 .如申請專利範圍第9項之電路布置，其中該蓋子係把該 承受凹部的開口粘個封閉。 1 3 .如申請專利範圍第9項之電路布置，其中該蓋子係形成 在對向於該晶片的外側，可作爲一裝載件用以裝載至少 一個其他的電子組件。 1 4 .如申請專利範圔第9項之電路布置，其中在對向於晶片 之外側上，該蓋子設有最好爲肋條狀的冷却本體。 1 5 .如申請專利範圍第1項之電路布置，其中該加載構造係 對該晶片係作成可裝卸式附件。 1 6 .如申請專利範圍第1項之電路布置，其中該加載構造具 有複數個止回爪裝置，尤可爲複數個掣子之形式，係配 置在裝載裝置之基板上而可用以對晶片成可裝卸之附件 者。 1 7 ·如申請專利範圍第1 6項之電路布置，其中該等止回爪裝 置係配置在該承受凹部內。 1 8 ·如申請專利範圍第1項之電路布置，其中該電路裝載裝 置係成一種模製互聯裝置（Μ I D )之形式，而印刷之配線 係沿者承受凹部之側向壁面由外側延伸至承受凹部底部 上的複數個第2接點。 1 9 ·如申請專利範圍第丨項之電路布置，其中該由電路裝載 裝置係成一種多層印刷電路板之形成，而該承受凹部可 在一個或多個印刷電路板層上複數個凹口方式形成之， 且印刷之配線係經由盲孔延伸至承受凹部之底部平面者 -25-
TW093136093A 2003-11-29 2004-11-24 An electrical circuit arrangement TW200537655A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10355921A DE10355921B4 (de) 2003-11-29 2003-11-29 Elektrische Schaltungsanordnung mit einem elektronischen Chip in einer Aufnahmevorrichtung des Schaltungsträgers

Publications (1)

Publication Number Publication Date
TW200537655A true TW200537655A (en) 2005-11-16

Family

ID=34625411

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093136093A TW200537655A (en) 2003-11-29 2004-11-24 An electrical circuit arrangement

Country Status (5)

Country Link
EP (1) EP1688022A1 (zh)
CN (1) CN1887036A (zh)
DE (1) DE10355921B4 (zh)
TW (1) TW200537655A (zh)
WO (1) WO2005053366A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011109006A1 (de) * 2011-07-29 2013-01-31 Epcos Ag Gehäuse für einen Halbleiterchip und Halbleiterchip mit einem Gehäuse
DE102011121818B4 (de) * 2011-12-21 2024-08-14 Vitesco Technologies Germany Gmbh Anordnung eines elektronischen Bauteils in einem Gehäuse
DE102015121857A1 (de) * 2015-12-15 2017-06-22 Endress+Hauser Conducta Gmbh+Co. Kg Verfahren zum Herstellen eines Leitfähigkeitssensors
DE102017108437B4 (de) * 2017-04-20 2020-07-09 Gottfried Wilhelm Leibniz Universität Hannover Elektrische Schaltungsstruktur und Verfahren zu deren Herstellung
EP3799539B1 (de) * 2019-09-27 2022-03-16 Siemens Aktiengesellschaft Schaltungsträger, package und verfahren zu ihrer herstellung
DE102022119313A1 (de) 2022-08-02 2024-02-08 Tridonic Gmbh & Co Kg SMD-Bauelemente
CN116548892B (zh) * 2023-02-28 2024-07-05 湖南省华芯医疗器械有限公司 一种电路结构、前端组件及内窥镜

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4209481A (en) * 1976-04-19 1980-06-24 Toray Industries, Inc. Process for producing an anisotropically electroconductive sheet
AU598253B2 (en) * 1986-05-07 1990-06-21 Digital Equipment Corporation System for detachably mounting semi-conductors on conductor substrates
US5617898A (en) * 1991-09-10 1997-04-08 Smc Kabushiki Kaisha Fluid pressure apparatus
US5474458A (en) * 1993-07-13 1995-12-12 Fujitsu Limited Interconnect carriers having high-density vertical connectors and methods for making the same
WO1996015551A1 (en) * 1994-11-15 1996-05-23 Formfactor, Inc. Mounting electronic components to a circuit board
US5929516A (en) * 1994-09-23 1999-07-27 Siemens N.V. Polymer stud grid array
US6524115B1 (en) * 1999-08-20 2003-02-25 3M Innovative Properties Company Compliant interconnect assembly
US6230400B1 (en) * 1999-09-17 2001-05-15 George Tzanavaras Method for forming interconnects
WO2001095486A1 (en) * 2000-06-06 2001-12-13 Sawtek Inc. System and method for array processing of surface acoustic wave devices
US6399892B1 (en) * 2000-09-19 2002-06-04 International Business Machines Corporation CTE compensated chip interposer
DE10163799B4 (de) * 2000-12-28 2006-11-23 Matsushita Electric Works, Ltd., Kadoma Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates

Also Published As

Publication number Publication date
WO2005053366A1 (de) 2005-06-09
CN1887036A (zh) 2006-12-27
DE10355921A1 (de) 2005-06-30
EP1688022A1 (de) 2006-08-09
DE10355921B4 (de) 2005-12-22

Similar Documents

Publication Publication Date Title
US7440282B2 (en) Heat sink electronic package having compliant pedestal
US6407334B1 (en) I/C chip assembly
US6999317B2 (en) Thermally enhanced electronic module with self-aligning heat sink
US6849942B2 (en) Semiconductor package with heat sink attached to substrate
KR102392202B1 (ko) 방열막을 구비한 반도체 패키지 및 그 제조방법
US7224058B2 (en) Integrated circuit package employing a heat-spreader member
JPS59201449A (ja) ヒ−トシンクを有する半導体チツプ担体パツケ−ジ及びその製造方法
US7006353B2 (en) Apparatus and method for attaching a heat sink to an integrated circuit module
JP2005217405A (ja) 熱放出形半導体パッケージ及びその製造方法
US20110079902A1 (en) Semiconductor device
US20060118969A1 (en) Flip chip ball grid array package assemblies and electronic devices with heat dissipation capability
JP2573809B2 (ja) 電子部品内蔵のマルチチップモジュール
KR20150125814A (ko) 반도체 패키지 장치
US7229855B2 (en) Process for assembling a double-sided circuit component
TW200537655A (en) An electrical circuit arrangement
JP4334335B2 (ja) 混成集積回路装置の製造方法
US6602739B1 (en) Method for making multichip module substrates by encapsulating electrical conductors and filling gaps
US20210111093A1 (en) Heterogeneous Lid Seal Band for Structural Stability in Multiple Integrated Circuit (IC) Device Modules
JP2000252419A (ja) ３次元モジュール構造
US7094966B2 (en) Packaging integrated circuits with adhesive posts
CN111212547B (zh) 散热模块的制造方法、散热模块以及电子装置
JP2006229163A (ja) 積層型半導体装置
EP4292129B1 (en) Semiconductor power module and method for manufacturing a semiconductor power module
WO2003032391A2 (en) Method for forming a package for electronic components and package for electronic components
JP2003037225A (ja) 電子部品の冷却用熱伝導シート及び電子部品の冷却構造