TW200537593A - A mask, layout thereon and method therefor - Google Patents

A mask, layout thereon and method therefor Download PDF

Info

Publication number
TW200537593A
TW200537593A TW093112975A TW93112975A TW200537593A TW 200537593 A TW200537593 A TW 200537593A TW 093112975 A TW093112975 A TW 093112975A TW 93112975 A TW93112975 A TW 93112975A TW 200537593 A TW200537593 A TW 200537593A
Authority
TW
Taiwan
Prior art keywords
extension
scope
item
layout structure
patent application
Prior art date
Application number
TW093112975A
Other languages
English (en)
Inventor
Shin-Tsun Liu
Chen-Tang Lin
Kuro-Wei Peng
Original Assignee
Mosel Vitelic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mosel Vitelic Inc filed Critical Mosel Vitelic Inc
Priority to TW093112975A priority Critical patent/TW200537593A/zh
Priority to US10/943,078 priority patent/US20050250020A1/en
Publication of TW200537593A publication Critical patent/TW200537593A/zh

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

200537593 五、發明說明(1) 【發明所屬之技術領域 本案係為一種光罩,勺 法,本案可應用於積體=其上佈局結構及其形成之方 製程。 "電路製程’特別是關於功率元件: 【先前技術】 積體電路製程中,微影浐 佈局圖案)於晶圓 j,係用於形成佈局結構( *罩,以光學方法而將;用:具有佈局結構: 顯影而形成具有佈局結構的光阻。p至光阻層上,再經由 由於光學上的效應,光 層上所顯影出之佈局結構之佈2結構的設計攸關光阻 應,光罩上的佈局結構必須特L二了克服光學上的致 需要的佈局結構。 、’ °又汁以於光阻層上形成所 為了植人離子於部分的 前,必須施以微影製程而形子植入製程 此可遮蔽不應被植入離子的;域有:η的:阻層,如 適當的佈局結構,則會因離子:入 倒塌的:象,例如第-圖⑷及⑻分別代表離i直:s 之光阻層。 〜衣離于植入刖後 造成倒塌的原因可能包含光阻的品質、 能量,但光阻卜$A 、 不適⑽的植入 :二中佈局結構也是原因之-,例如 第一=,先罩上的矩形佈局結構21會使得光阻 局結構(或光阻圖案)16產生角部圓化θ 第5頁 200537593 五、發明說明(2) rounding)現象,而此角部圓化將使得光阻層與晶圓之間 的接觸面積變小而降低光阻層與晶圓間 著力。 子植入製程係以離子來擊打晶圓表面,故會 =衝擊力量,此衝擊力量將會使部份光阻層倒塌而影變 離子植入的效果。 曰 由於既有之技術或知識中並無相關的解決方法,因 t觫ί案提供一種光罩、其上之佈局結構及形成之方法, 解决因離子植入製程所造成之光阻層倒塌問題。 應 的 可 極 形 本 發明内本案 用於離 進步包 用於功 Ο本案 成佈局 實施方 為了 案提出 於本 件之離 元件 容】 係為一種光罩 子植入製程前 括避免離子植 率元件的製造 的内容將敘述 圖案的方法。 式】 克服進行離子 一種新穎的佈 案之其中一個 子植入製程之 其包含汲極11 、其上之佈局結構及形成之方法, ,:1義「光阻層之圖帛,其顯然 入製私所造成之光阻層倒塌。 ’特別是製作渠溝式功率元件的源 於實施例’包括光罩、佈 本案係由申請專利範圍所定^攝及 植入製程後之光阻層倒塌的問題, 局結構來解決上述問題。 題’ 實施例,請參閱第三圖,复/ 意圖。該功率元件得為泪t功率 基底12、閘極13、诉溝式功 極14及絕緣 示 7L 率
第6頁 200537593
五 '發明說明(3) 層15。J進行該功率元件之源極離子植入製程前、 :定義出光阻圖㈣來遮 = 離子之區域,其上視圖如第四圖所示。 應植入 請參閱第五圖(a),其 $同的單元圖案51,其中,每_單元圖案51具== 5U,母一早元圖案51之每—角部5ιι係向外延伸而^ j 延伸部512,而在另一個每 y成 L形。 只苑例中,該延伸部512較佳者為 :樣參閱第五圖(a),在本案之其中一個 其係於母一單元圖案51之每一认肀 川,以增加每一角部511:面^511上形成该延伸部 圓上m $:ί案之佈局結構來定義光阻圖案以遮蔽晶 此ί ί 域時,不會產生角部圓化現象,也 的附荖與之間的接觸面積變大,使得兩者之間 古、因而提尚,故在進行源極離子植入製程後,能 克服::光阻層因無法承受強大的衝擊力而倒塌的情形。 钟堪Γ ! ί第五圖(b),其係本案另—較佳實施例之佈局 不思圖。該佈局結構包含複數個相同的單元圖案 八中三每一單元圖案52具有四個角部521,每一單元 f案52之每一角部521係向外延伸而形成一延伸部。該延 部係包含一第一子延伸部522與一第二子延伸部523, 同樣參閱第五圖(b ),在本案之其中一個實施例中, ^ 一子延伸部5 2 3係由該第一子延伸部5 2 2向外延伸而形
200537593 五、發明說明(4) 成’且該第二子延伸都今二 522,而在另一個實施例中,該^ :::子延伸部〃 子延伸部523較佳者為[形。/ 一子延伸。卩522與該第二 積以:ί Γ (2)所S包含之實施例係藉由增加該延伸部之面 槓以更增加母一角部521 T 1 ^ 之佈局結構來定義光阻圖牵只,4因此,使用此類實施例 區域時,能定義出更完f蔽晶®上不應植入離子之 化現象的產生,也ί:吴=圖案,進而避免了角部圓 大,而使兩者之間的附著晶圓之間的接觸面積更 植入製程後,部份光_ =故克服在進行源極離子 的情形。 曰因”、、去承受強大的衝擊力而倒塌 本案顯然的進步包括避务離 層倒塌。I案所適用的離製程所造成之光阻 入製程,也可應用於調整元件電;源極離子植 之離子植入製程,除此,太 二或阻值或其他任何目的 蝕刻製程。更進一步,本荦^功:用於以光阻為阻擋層的 突出的技術特徵。 〃、力率凡件的技術領域中具有 .當然,透過本案的佈局結構,使本案更谁一半Α 局結構之光罩發明。換句話說:、本二 先罩及佈局結構二個方向為之。 不粟的描述可由 本案之佈局結構係以光學近接修正(0pt ical r〇xinuty Correcti〇n,〇pc)技術進行製 驟或流程如下(靖冋士 4 、 而/、製作步 U)接Vir "參閱第五圖(a)與第五圖⑻): ’、、阻層上理想的佈局結構(例如第四圖之
第8頁 200537593 五、發明說明(5) 圖案),該理想的佈局結構包含複數個相同的單元圖案 (例如矩形圖案或其他所需的圖案) ,每一單元圖荦 具有四個角部,每一角部具有二個^緣中母 木 (b )搜哥至少 >一角部。 (c) 若該角部的二個邊緣所延伸的夾角為9〇度(可有 些許誤差。),則選定該角部。 (d) 以選定之角部,將該角部向外延伸而形成一延伸 部(例如延伸部5 1 2 )。 藉由上述步驟,可製作出如第五圖所示之佈局結 構類型,如欲製作出如第五圖(b)所示之佈局結構類型, 因其延伸部包含至少一子延伸部,故必須再加入以下步 驟: (e)選定至少一該子延伸部(例如子延伸部522 )。 (f )由該子延伸部(例如子延伸部5 2 2 )延伸下一段 延伸部(例如下一段子延伸部5 2 3 )。
本案之各實施例之佈局結構之形成方法係利用一般 光學近接修正(〇PC)軟體可達成。所以前述之部分用 語,例如「提供」、「搜尋」、「選定」##,應以本 所欲達成的目的,而對應於軟體技術中相關的語 例如「提供」或許可以「載入」代表。 綜上所述,使用本案之光罩,利用其上之佈 定義光阻圖案,能克服角部圓化現象,也因此,ϋ盥 圓之間的接觸面積變大,以增強兩者之間的 ^ 進行離子植入製程後,根除部份光阻因無法承受強大的
200537593 五、發明說明(6) 擊力而倒塌的情形。因此,本案能有效克服習知技術之問 題點,具有突出之技術特徵及顯然的進步,且因達成發展 本案之目的,而具有產業利用價值。 本案實施例所敘述的尺度或材料僅是舉例,而不應限 制本案之發明思想,本案得由熟悉本技藝之人士任施匠思 而為諸般修飾,然皆不脫如附申請專利範圍所欲保護者。 〇
第10頁 200537593 圖式簡單說明 第一圖(a ):離子植入掣《 圖。 f則之光阻排列之SEM立體拍攝 第一圖(b ):離子植入萝裎 圖。 衣後之光阻排列之SEM立體拍攝 第^圖:角部圓化之示意圖。 第三圖:功率元件之源極 第四圖:光阻佈局結構之工:製程之示意圖。 實施例之佈局結構之示意圖 圖。 ·/、係本案另—較佳實施例之佈局結構之示意 【元件符號說明】 11 :沒極 1 3 :閘極 1 5 :絕緣層 21 :單元圖案 5 11 :角部 52 :單元圖案 5 2 2 ·•第一子延伸部 12:基底 1 4 :源極 1 6 :光阻 51 :單元圖案 5 1 2 :子延伸部 5 2 1 :角部 523:第二子延伸部

Claims (1)

  1. 200537593 六、申請專利範圍 1 · 一種光罩佈局結構,應用於一積體電路之離子植入製輕 前,以定義一光阻層之圖案,該光罩佈局結構包含複^個 相同的單元圖案,其中,每一單元圖案具有四個^部,每 一單元圖案之每一角部係向外延伸而形成一延伸部Y 2 ·如申請專利範圍第1項所述之光罩佈局結構,苴該積 體電路係為一功率元件。 、 其中該功 其中該離 3·如申請專利範圍第2項所述之光罩佈局結構 率元件係為一渠溝式功率元件。 4 ·如申请專利範圍第2項所述之光罩佈局結構,】 子植入衣私係為該功率元件之源極離子植入擎^ 5·如申請專利範圍第1項所述之光罩佈局結構&,王° 包;至少一子延伸部,且下-段子延伸部之:積係 J於上一#又子延伸部之面積。 6·如申請專利範圍第5 述之光罩佈局結 伸部係為L形。 其中4延 7· —種光罩,該光罩包含_佈局結構,該佈 :積體電路之離子植入製移前,…一光阻層=於 佈局、、、°構包含複數個相同的單元圖案,其中,每一單元 圖案具有四個角部,每一單元圖案之每一角部係向外延 而形成一延伸部。 8 ·如申晴專利範圍第7項所述之光罩,其中該積體電路係 為一功率元件。 、 9 ·如申睛專利範圍苐8項所述之光罩,其中該功率元件係 為一渠溝式功率元件。、
    200537593 六 、申請專利範圍 _ ι〇·如申請專利範圍第之 ],係為該功率元件之源極離子植入製程子植入製 含至少申一月子專延利伸〜圍弟7項所述之光罩,其中該延伸部係包 ^ ^ ^ 邻,且下一段子延伸部之面積係小於i 段子延伸部之面積。 」%上一 1上Λ巾請㈣範圍第11項所述之光罩佈局結構,其中兮 延伸部係為L·形。 4 3·種形曰成一第一佈局結構的方法,其包括·· 個立()ί供第一佈局結構’該第二佈局結構包含複數 二同的單元圖案,其中,每一單元圖案具有四個角部, 角部具有二個邊緣; (b )搜尋至少一該角部; …(c )若該角部的二個邊緣所延伸的夾角為g 〇度,則 疋該角部;以及 、 部·(d )以選定之角部,將該角部向外延伸而形成一延伸 掣和其中’該第一佈局結構應用於一積體電路之離子植入 j ^王月)’以定義一光阻層之圖.案。
    從:^D申請專利範圍第1 3項所述之方法,其中該積體電路 j 4 —功率元件。 係’ %申請專利範圍第1 4項所述之方法,其中該功率元件 u為〜渠溝式功率元件。 1#^\申請專利範圍第14項所述之方法,其中該離子植入 、王係為該功率元件之源極離子植入製.程。
    第13頁 200537593
    六、申請專利範圍 1 7 ·如申請專利範圍第1 3項戶斤述之方法其中5亥延伸部係 包含至少一子延伸部。 1 8 ·如申請專利範圍第丨7項所述之方法,其更進一步包 4^ · (e)選定至少一該子延伸部, (f )由該子延伸部延伸下一段子延伸部。 1 9·如申請專利範圍第丨8項所述之方法,其中該下一段 延伸部之面積係小於上一段子延伸部之面積。 又 請專利範圍第19項所述之方法,其中該延伸部令
    第14頁
TW093112975A 2004-05-07 2004-05-07 A mask, layout thereon and method therefor TW200537593A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW093112975A TW200537593A (en) 2004-05-07 2004-05-07 A mask, layout thereon and method therefor
US10/943,078 US20050250020A1 (en) 2004-05-07 2004-09-15 Mask, layout thereon and method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093112975A TW200537593A (en) 2004-05-07 2004-05-07 A mask, layout thereon and method therefor

Publications (1)

Publication Number Publication Date
TW200537593A true TW200537593A (en) 2005-11-16

Family

ID=35239807

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093112975A TW200537593A (en) 2004-05-07 2004-05-07 A mask, layout thereon and method therefor

Country Status (2)

Country Link
US (1) US20050250020A1 (zh)
TW (1) TW200537593A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060292885A1 (en) * 2005-06-24 2006-12-28 Texas Instruments Incorporated Layout modification to eliminate line bending caused by line material shrinkage

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5707765A (en) * 1996-05-28 1998-01-13 Microunity Systems Engineering, Inc. Photolithography mask using serifs and method thereof
US6044007A (en) * 1999-03-24 2000-03-28 Advanced Micro Devices, Inc. Modification of mask layout data to improve writeability of OPC
US6465138B1 (en) * 1999-08-19 2002-10-15 William Stanton Method for designing and making photolithographic reticle, reticle, and photolithographic process
JP2003255508A (ja) * 2002-02-28 2003-09-10 Oki Electric Ind Co Ltd マスクパターンの補正方法、フォトマスク、露光方法、半導体装置

Also Published As

Publication number Publication date
US20050250020A1 (en) 2005-11-10

Similar Documents

Publication Publication Date Title
KR102032300B1 (ko) 셀 구조물들 및 이를 갖는 반도체 디바이스들
TW200836019A (en) Optical proximity effect correcting method, device and program, semiconductor device manufacturing method, pattern design protocol determining method, and optical proximity effect correction condition deciding method
JP2004134574A (ja) 半導体装置の製造方法
JP5233219B2 (ja) 半導体装置の製造方法及びフォトマスクの設計方法
US8383300B2 (en) Exposure mask with double patterning technology and method for fabricating semiconductor device using the same
TWI285397B (en) Overlay vernier and method for manufacturing semiconductor device using the same
US8176443B2 (en) Layout of printable assist features to aid transistor control
JPWO2004077155A1 (ja) フォトマスク及び半導体装置の製造方法
JP2006276491A (ja) マスクパターン補正方法、及びフォトマスク作製方法
US8143724B2 (en) Standard cell and semiconductor device including the same
US8751977B2 (en) Method for generating ultra-short-run-length dummy poly features
TW202127299A (zh) 製造半導體裝置的方法
TW200537593A (en) A mask, layout thereon and method therefor
TW200401953A (en) Photomask
TW201024914A (en) The exposure mask and method for manufacturing semiconductor device using the same
JP2007123342A (ja) 半導体装置の製造方法。
US20230055721A1 (en) Semiconductor device and method of manufacturing the same
JP2010211046A (ja) パターン検証方法およびパターン検証プログラム
TWI267652B (en) Method for using asymmetric OPC structure on line ends of semiconductor pattern layers
TWI237849B (en) Method of utilizing multi-exposure to form isolated lines
JP2007264475A (ja) フォトマスクの作製方法及び半導体装置の製造方法
TW200418084A (en) Integrated circuit pattern designing method, exposure mask manufacturing method, exposure mask, and integrated circuit device manufacturing method
TWI573249B (zh) 半導體佈局圖案之製作方法、半導體元件之製作方法以及半導體元件
TWI309850B (en) Microlithographic process
JP4788258B2 (ja) 荷電粒子用転写マスク及びその製造方法並びに荷電粒子用転写マスクを用いた転写方法