TW200531141A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
TW200531141A
TW200531141A TW094102482A TW94102482A TW200531141A TW 200531141 A TW200531141 A TW 200531141A TW 094102482 A TW094102482 A TW 094102482A TW 94102482 A TW94102482 A TW 94102482A TW 200531141 A TW200531141 A TW 200531141A
Authority
TW
Taiwan
Prior art keywords
polishing
organic acid
semiconductor wafer
metal material
material layer
Prior art date
Application number
TW094102482A
Other languages
English (en)
Other versions
TWI250554B (en
Inventor
Atsushi Shigeta
Kazuhiko Ida
Yoshitaka Matsui
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW200531141A publication Critical patent/TW200531141A/zh
Application granted granted Critical
Publication of TWI250554B publication Critical patent/TWI250554B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B24B37/044Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor characterised by the composition of the lapping agent
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

200531141 九、發明說明: [相關申請案之相互參考] 本申請案根據且主張於2004年2月5曰申請之曰本專利申 請案第2004-029552號案之優先權,該案之全部内容以併 入方式作為本案之參考。 【發明所屬之技術領域】 本發明係關於一種製造半導體裝置之方法,且具體言之 係關於一種製造半導體裝置之方法,該方法包括一使用一 Φ CMP(化學機械拋光)研漿之拋光處理。 【先前技術】 、十對製:W超大規模積體電路,近來有藉由降低電晶體及 其他半導體元件之尺寸的趨勢。為此,已有研究及發展各 種不同的精細處理技術,且依照現行的設計規則,元件之 尺寸縮減已經達到次微米級的進展。 在許夕技術中已發展出可符合此等嚴格要求之一種技術 便是CMP技術。此技術係一種在半導體裝置之製造中用於 形成埋入金屬接線、層間絕緣薄膜之整平及形成插塞、埋 入的隔離件及埋入的電容器的必要技術。 在CMP技術中,一包含有拋光顆粒之CMp研漿被供應在 一半導體晶圓的表面上,且在該晶圓表面被壓抵於襯墊上 的同時,該晶圓之表面係在一拋光墊上滑動,藉此化學地 及機械地拋光該晶圓表面。例如,凹部(諸如接線凹溝、 渠孔或接觸孔)被形成在一形成在一半導體基板上之絕緣 膜中。一金屬材料層被形成,充填該等凹部及覆蓋該絕緣 99196.doc 200531141 膜之表面,然後藉由CMP將該金屬材料層予以移除,直到 底層的絕緣膜被露出為止。在此方式中,可以形成一導電 層(諸如接線層或插基),其會保留(或埋入)在該凹部中。 在此情況下’需要額外的拋光來避免在拋光後餘留金屬材 料’此金屬材料的餘㈣由於藉由CMp研聚之拋光率中的 平面内或曰曰圓對晶圓之差異所造成、然而,過度的拋光會 產生淺碟化或腐钮。該淺碟化或腐餘可能會造成諸如在隨 後形成之接線間短路的故障。
為了防止淺碟化或腐蝕,美國專利第6,316,366 m號 揭不種CMP研毁,#含有研磨顆粒、兩種類型的特殊氧 化劑(尿素過氧化氫及雙高硫酸鹽或單高硫酸鹽),以及可 選擇的有機酸。此CMP研漿係用以在單一步驟中拋光一多 層化至屬。曰本專利申請案〖〇]^八1公告第2〇〇3_77919號案 揭示在形成埋入式金屬接線時,以一第一拋光研漿在一拋 光平台(站)的中途來移除一導電材料層,然後在另一拋光 平台上以一第二拋光研漿來拋光餘留的導電材料層,直到 内層的屏障膜外露為止。最後,在又另一拋光平台上拋光 該導電材料層及屏障層,直到絕緣膜露出為止。該κ〇ΚΑΙ 公告第2003-77919號案揭示一種膠質二氧化矽或經煙燻二 氧化矽之液態研漿,其含有氨基乙酸或擰檬酸及苯并三唑 (BTA)及過氧化氫’以作為一種可防止腐蝕或淺碟化之拋 光研漿。 【發明内容】 依照本發明之一樣態,其係提供一種製造一半導體裝置 99196.doc 200531141 /、έ ·使一半導體晶圓受到一抛光處理且同時 仏應3有彳多金屬離子之基本CMP研漿至該半導體晶圓 上以至/ °卩分地移除金屬材料層,該半導體晶圓在一半 導體基板上包含一基底層及一金屬材料層,該基底層包括 -於其中具有至少一凹部之絕緣膜,且該金屬材料層係形 成在忒基底層之頂面上且充填該凹部;且然後添加一螯合 该等金屬離子之有機酸至該基本CMp研漿,且利用該添加 有機酸之CMP研漿來進行拋光,直到該絕緣膜之一表面外 露出來為止。 依照本發明之另一態樣,其係提供一種製造一半導體裝 置之方法’其包含··在一拋光工站上使一半導體晶圓受到 一拋光處理且同時供應一添加有機酸之cMp研漿至該半導 體晶圓上,直到該絕緣膜之一表面外露出來為止,該半導 體晶圓在一半導體基板上包含一基底層及一金屬材料層, 该基底層包括一於其中具有至少一凹部之絕緣膜,且該金 屬材料層係形成在該基底層之頂面上且充填該凹部,該添 加有機酸之CMP研漿包含一含有許多金屬離子並且被添加 一有機酸之基本CMP研漿;且然後停止供應該基本cMp研 漿,並且在該拋光工站上清洗該半導體晶圓之經拋光表 面,同時供應該有機酸至該半導體晶圓之經拋光表面。 【實施方式】 在本發明之一態樣中,本案發明人頃發現當諸如鎢(w) 之一金屬材料層(其被埋入在一形成於一被形成在一半導 體基板上且包括一絕緣層之基底層中之凹部(例如,一接 99196.doc 200531141 線凹溝(穿渠)、引洞及/或接觸孔),且該絕緣層亦形成在 該基底層的頂面上)受到一 CMP拋光時,若所使用之 研聚包含有諸如鐵離子之金屬離子時,則該金屬材料層可 被相當有效率地拋除,但若以該包含有金屬離子之cMj>w 漿來拋光時,則該基底層的腐蝕或淺碟化情況會較大。本 案卷明人進一步發現,藉由添加一有機酸至所使用之 研漿寸可大大地抑制基底層之腐蝕或淺碟化。 在本發明之一實施例中,用以化學地及機械地拋光一金 籲4材料層之至少一部分的CMP研聚(在下文中稱之為基本 CMP研漿)係一種液態研漿,其包含有許多研磨顆粒及金 屬離子。就研磨顆粒而言,可以使用氧化石夕顆粒或氧化銘 顆2。再者,該等金屬離子可以為鐵離子。該等金屬離子 通书以無機酸或有機酸之金屬鹽的型式被被包含在該基本 CMP研裝中。無機酸之金屬鹽的實例包括氮化鐵、氯化 鐵、硫化鐵、高氯酸鐵及硫酸氨鐵。有機酸之金屬鹽的實 φ 彳匕括知棣酸鐵、檸檬氨酸鐵及乳酸鐵。無機酸或有機酸 之金屬鹽係用以作為一氧化劑,且在某些例子中,其可以 =為一氣化促進劑。該基本CMp研漿可包含有機酸或無機 I之金屬鹽,其量值為〇〇1 wt%Si〇 wt%。若無機酸或有 機馱之金屬鹽之量值太小,則難以達到金屬材料層的高拋 2率此會降低生產率。在另一方面,若該無機酸或有 之金屬鹽的量過大,則金屬材料層之拋光率無法進一 ^曰加,因此導致無機或有機酸之金屬鹽的消耗量 加。 99196.doc 200531141 除了上述的成份以外,該基本CMP研漿可包含過氧化 氫。該基本CMP研漿可包含過氧化氫,其量值為〇1 至50 wt/〇。邊基本CMp研漿亦可不包含一有機酸。然而, 其可包含少量(例如,在一實施例中為〇·2 wt%至1 _%, 在另一貫施例中為〇·2 wt%至〇·4 wt%)的有機酸(例如,上 述的有機酸)作為該CMP研漿之穩定劑。通常,該基本 CMP研漿不包含尿素。 在本發明之一實施例中,在藉由基本CMp研漿拋光該金 • 屬材料層之至少一部分之後被添加至該基本CMP研漿之有 機酸會螯合被包含在基本CMP研漿中之金屬離子。有機酸 之實例包括羧酸。在一實施例中,可以使用諸如擰檬酸或 卓酸之脂肪魏酸。 在本發明之一實施例中,該基底層包括一形成在該凹部 之内表面及該絕緣層之頂面上的屏障層。該屏障層可以由 一屏障材料所製成,諸如鈦或氮化鈦,或其可以為該等材 料之層豐結構。在基底層包括一屏障層的例子中,可以藉 由基本CMP研漿來進行拋光,例如,直到該屏障層之至少 一部分外露出來為止。然後,將上述的有機酸添加至該基 本CMP研漿,且可利用該添加有機酸之CMp研漿來進行該 CMP處理,直到至少該絕緣層之表面外露出來為止。 藉由螯合包含在基本CMP研漿中之金屬離子的有機酸會 降低藉該基本CMP研漿之該金屬材料的拋光率,而使得金 屬材料之拋光率接近該屏障層及絕緣層之拋光率。因此, 從縮短總拋光時間的觀點來看,最好可持續進行以該基本 99196.doc •10- 200531141 研漿的拋光直到該基底層之至少一部分外露出來為止。 被添加至該基本CMP研漿之有機酸的量值係使得藉由如 此形成之添加有機酸之CMP研漿的金屬材料層/絕緣層之 拋光率比值在一實施例中變成至少為〇·5或以上及3或以 下’或者在另一貫施例中變成1或以上及2或以下。在該基 底層包括屏障層的例子中,所添加之有機酸的量值係使得 除了符合上述金屬材料層/絕緣層之拋光率比值以外,尚 可使得藉由該添加有機酸之CMP研漿之該金屬材料層/屏 • 障層的拋光率比值在一實施例中變成2或以下,且在另一 貫施例中變成0 · 5或以下。詳言之,在例如該有機酸係草 酸的例子中,在添加有機酸之CMP研漿中所添加的有機酸 量值可以為3至6 wt%。 在本發明之一實施例中,拋光可以藉由該添加有機酸之 CMP研漿來進行,直到至少該絕緣膜之表面外露為止,然 後便停止該基本CMP研漿的供應。然後,已受到CMp處理 之半導體裝置的表面可藉由僅單獨供應有機酸來予以清 洗。藉由以有機酸來進行清洗,便可以大大地防止金屬離 子(包含在該基本CMP研漿中)餘留在該半導體晶圓之表面 上。以有機酸清除金屬離子最好係在一酸性環境中來進 行,該酸性環境係藉由所添加之有機酸之CMp研漿所造 成。在習知技術中,在一拋光工站中完成CMp處理之後且 在一清洗工站中進行刮擦清洗之前,該經拋光之表面係以 純水(去離子水)來予以沖洗,以藉此來移除顆粒、消除污 木物及防止乾燥。然而,已發現當純水與藉由添加有機酸 99196.doc 200531141 之CMP研漿來完成拋光 先表面相接觸時,該經拋光 表面會被純水所中和,且強 金屬離子與該絕緣膜之表面 的鍵結,而造成難以移除該 曰 、、 寸孟屬離子。基於此一緣由, 敢好在以添加有機酸之CMp研將+ 研水之抛光處理與藉由有機酸 之間不要進行該利用純水之清洗(沖洗)處 理:更誶細地說,在以添加有機酸之⑽研漿的拋光完成 之後,在剛進行完拋光的相 凡日^目Η拋先工站上可即時地接續以 有機酸進行刮擦清洗處理。萨 猎由有機酸來清洗的觀點而 言,依照本發明之另一能揭,甘 心樣其係^供一種製造一半導體
裝置之方法,其句合•力 JUl U 八匕3.在一拋先工站上使一半導體晶圓受 到一抛光處理且同時供應—添加有機酸之CMP研漿至該半 導體晶圓上,直到該维緣胺々 . 且A 4、、、色緣膑之一表面外露出來為止,該半 導體晶圓在一丰導體其士]^ μ 4人 千等體基板上包含一基底層及一金屬材料 層,該基底層包括-於其中具有至少一凹部之絕緣膜,且 該金屬材料層係形成在該基底層之頂面上且充填該凹部, 該添加有機酸之CMP研漿包含一含有許多金屬離子並且被 添加一有機酸之基本CMP研漿;且然後停止供應該基本 CMP研漿’並且在該拋光工站上清洗該半導體晶圓之經拋 光表面,同時供應該有機酸至該半導體晶圓之經拋光表 面。 圖1A至1E係截面視圖,其概要顯示一半導體裝置以闡 釋依照本發明用以製造一具有一埋入式接線之半導體裝置 的方法。 首先,如圖1A所示,在一絕緣膜12中形成至少一渠孔, 99196.doc -12- 200531141 違絕緣膜被提供在_由石夕基板製成之半導體基板“上,且 ; 乂成有各種半導體元件(未圖示)及複數接線1 〇。在 圖、中颂不有四個引洞121至124。該絕緣膜12可利用例如 。曰、CVD方法而由二氧化矽來製成。或者,該絕緣膜u 可以由低k值材料、無機絕緣材料(例如,推氣之二氧化石夕 (Sl〇F)、/參透性含氫的石夕酸鹽旋塗式玻璃(HSQ-SOG)),或 有機、4材料’例如’諸如聚四氟乙婦之氣化樹
脂、聚醯亞胺樹脂、摻氟的聚醯亞胺樹脂或苯環丁Η 、邑、、彖膜12可被形成具有例如1〇〇奈米至^,刪奈米之厚度。 接下來’如圖1Β所示,—屏障材料層13形成在該絕緣膜 12之表面及該引洞121至124之内表面。該屏障材料層讲 以由上述使用一 PVD方法(諸如一普通濺鍍方法或蒸汽沉 積方法)之屏障材料來製成。該屏障材料層13具有例如 米至70奈米之厚度。 ” 接下來’如圖1C所示,一作為一金屬材料層之插塞材料 形成在該屏障材料層13之表面上,以充填該引洞121 至124° _塞材料層14可以藉由例如-普通CVD方法而 由鎢(W)來製成。該插塞材料層听具有例如⑽奈米至 !,_奈米之厚度(從一引洞之底表面至上表面)。 接下來,在圖1C中所示之該半導體晶圓結 CMP處理。在此CM 又到 义王Y,百先,在供應上述的 MP研漿的同日夺’該插塞材料層"在其厚度方向上受到抛 、’直到該底層的屏障材料層13位在該等引洞以外之該部 刀的表Φ的至少—部分外露出來為止(參考圖1D)。因此, 99196.doc -13- 200531141 該插塞材料14’保留在該等引洞中。 之後,上述的酸添加至該基本CMP研漿。使用此添加有 機酸之CMP研漿,在絕緣膜12上之屏障材料層13除了該等 引洞以外的部分,以及餘留該插塞材料14,(參考圖id)之 表面部分會藉由拋光來移除。在此方式中,便可獲得如圖 1E所示之插塞141至144,且型式為其分別穿過屏障膜131 至134而被埋入於該等引洞pi至124中。 接下來,彳τ止供應基本CMP研漿,同時僅供應有機酸, • 便可清洗該經拋光之半導體晶圓之表面。藉此,可能餘留 在該半導體晶圓上之金屬離子便會被移除。 在本發明之一實施例_,該CMP處理及清洗處理之兩段 式處理可以使用一具有概略顯示在圖2中之結構之cMp設 備來連續地進行。該CMP設備可具有一類似於一普通cMp 設備的構造,除了其配備有一有機酸供應機構以外,此將 在下文中說明。 *
顯示在圖2中之CMP設備包括一圓碟狀拋光平台 (站)21,其可藉由一未圖示之轉動裝置(一馬達所轉 動。一拋光墊22被附接至拋光平台21β該拋光墊^可以由 例如一聚胺基甲酸酯泡綿所製成。 在抛光平台21的#向區域上方係例如提供冑—真空夹頭 座23 ’其支承-半導體晶圓sw及—真空夾頭。該半導體 晶圓sw被固持而使得欲被拋光之表面面向該拋光墊22。 該真空央頭座23被設計成不僅可搖擺,且亦可繞其中心轴 而轉動,且可藉由一馬達及一 孝馬接至該轉動軸之上升缸 99196.doc 14 200531141 (皆未圖示)而上升。將半導體晶圓sw壓抵在拋光墊22上之 壓力係藉由用以驅動該上升缸的壓縮空氣所控制。在相對 於拋光平台21之中心軸而與真空夾頭座23對置的側面上係 提供-修整器(調整器)24,其係由一可轉動的圓碟板所構 成,且具有金剛石(未圖示)藉由電鍍而附接至其表面。 此外,在拋光墊22之中央部位上方係提供有一拋光研漿 供應管25及一有機酸供應管26。該拋光研漿供應管25之一 端被連接至一基本CMP研漿之供應源(未圖示),且該拋光 研漿供應管25之另一端係延伸至一接近該抛光塾22的位 置。該有機酸供應管26之-端被連接至―有機酸供應源 (未圖示),且該管26之另一端(有機酸排放出口)被延伸至 一接近該拋光墊22的位置。供應管25及26皆具有一流動控 制閥(未圖示)。 在CMP處理中,該半導體晶圓SW由該真空夾頭座幻所 支承,且該半導體晶圓8界欲被拋光之表面係被壓抵於拋 光墊22上。藉由將供應管26之流動控制閥關閉,該供應管 25之流動控制閥被打開以供應該基本CMp研漿至拋光墊 22,在此期間,該拋光平台21及真空夾頭座23(及其所支 承之半導體晶圓SW)被轉動。通常,被供應在半導體晶圓 SW上之壓力(拋光壓力)可以為1〇〇至5〇〇 hPa,座之轉動次 數為20至120 rpm,且該平台之迴轉數為2〇至12〇卬瓜,且 該CMP研漿之供應流量為50至5〇〇 mL/min。當以基本CMp 研漿以此方式執行之拋光完成之後,該有機酸供應管26之 流動控制閥便被打開以供應該有機酸至該拋光墊22,且同 99196.doc -15- 200531141 時隨著拋光持續進行而一起供應該基本CMP研漿。當以添 加有機酸之CMP研漿的拋光完成之後,該拋光研漿供應管 25之流動控制閥便被關閉以停止供應該基本CMP研漿。因 此,在僅單獨供應該有機酸的同時,便執行清洗處理。在 此方式中,該CMP處理及清洗處理便可在一平台上來執 行。 實例1 在此實例中,先備妥一矽基板3 1之樣本A,其上具有一 已藉由一CVD方法形成之二氧化矽膜32,如圖3A所示,及 備妥一矽基板41之樣本B,其上具有一已藉由CVD方法所 形成之二氧化矽膜42及一藉由PVD方法形成於其上之鈦屏 障膜43,如圖3B所示,且備妥一矽基板51之樣本C,其上 具有一已藉由CVD方法所形成之二氧化矽膜52及一藉由 PVD方法形成於其上之鈦/氮化鈦屏障膜53,及一藉由CVD 方法形成於其上之鶴膜5 4,如圖3 C所示。 每一樣本A至C之頂層係在具有如圖2所示構造的CMP設 備上以如下之CMP研漿來予以拋光,該等CMP研漿為:一 基本CMP研漿(研漿I),其包含5 wt%之氧化矽顆粒、0.05 wt%之氮化鐵、4 wt%之過氧化氫及剩餘部分的去離子 水;一 CMP研漿(研漿II),其係在研漿I中添加2 wt%之草 酸調製而成;一 CMP研漿(研漿III),其係在研漿I中添加4 wt%之草酸調製而成;及一 CMP研漿(研漿IV),其係在研 漿I中添加16 wt%之檸檬酸調製而成。該拋光處理係在以 下的條件下來進行·· 200 hPa之拋光壓力,每一拋光平台 99196.doc -16- 200531141 及真空夾頭座之轉動數皆為5G rpm,且基本cMp研聚之供 應量為200 mL/min。一聚胺基甲酸醋泡棉被用作為該拋光 墊〇 在上述條件下進行拋光達一預定時間之後,測量鶴膜 (樣本C)、屏障膜(樣本B)及二氧化矽膜(樣本A)每一者的剩 餘量。然後,從拋光之前及之後之間的膜厚度的差值中計 算出該職、屏㈣及=氧化石夕膜每一者的拋光率。在此 例中’可採用一薄臈電阻測量裝置來測量鶴膜之厚度,及 採用X射線螢光測量裝置來測量該屏障膜之厚度,以及採 用一光干涉薄膜厚度測量裝置來測量二氧化矽膜之厚度。 該等測量結果顯示在圖4中。在圖4中,以符號以票示之條 紋表示鎢膜之測量結果,以符號^^標示之條紋表示屏障膜 (鈦膜)之測量結果,而以符號c標示之條紋表示二氧化矽膜 之測量結果。 ^ 從圖4所示之結果中可以看出,雖然含有鐵離子但不包 含一諸如有機酸之螯合劑的基本CMp研漿(研漿U提供相當 咼的鎢膜拋光率,但當添加有機酸至該基本研漿時,鎢膜 之拋光率會被大大地減少而變成接近該屏障層或二氧化矽 層之拋光率。再者,可以看出藉由調整所添加之有機酸的 篁便可以適當地控制鎢膜/屏障膜之拋光率中的比值、鎢 膜/二氧化矽膜之拋光率中的比值,及屏障膜/二氧化矽膜 之拋光率中的比值。 實例2 在此K例中’先備妥具有在圖1 C中所示之結構的半導體 99196.doc 17 200531141 晶圓。詳t^ 、 口 一作為絕緣膜12之二氧化矽膜藉由CVD方 法在矽基板11上形成_奈米之厚度,在該矽基板上形成 有接線10。作為該屏障層13,一鈦/氮化鈦層疊體(其中鈦 膜之厚度為30奈米而氮化鈦膜之厚度為5奈米)係藉由PVD 方法而形成。作為金屬材料層14,一鎢層係藉由cvd方法 而形成400奈米之厚度(從引洞121至124之底部至頂面)。 接下來,使該半導體晶圓在圖2所示之CMp設備上來進 仃CMP處理。所使用之基本CMp研漿包含有$ wt%之氧化 石夕顆粒、〇·〇5 wt%之氮化鐵、4 wt%之過氧化氫及剩餘的 去離子水。該拋除條件及拋光墊與實例丨所示者相同。 首先,僅單獨使用基本研漿,可藉由拋光來移除該鶴層 14,直到該屏障層13之表面的一部分正好剛外露出來為 止。然後’在該基本漿液中添加4 wt%之草酸,且使用該 換有草酸之研漿,位在引洞外面及二氧化石夕層上之該剩餘 的鶴層部分及屏障層部分藉由拋光來予以移除,藉此使該 一氧化石夕層之頂面外露出來。 在元成拋光之後,利用一接觸型輪廊計來測量該半導體 晶圓之經拋光表面的腐蝕。該等測量結果顯示在圖5中。 圖5亦顯示僅使用基本研漿而藉由拋光來移除該鶴層及屏 障層的結果。 從圖5中可以看出,藉由在該屏障膜之表面的一部分外 路之後添加有機酸至該基本C Μ P研漿,可以大大地降低腐 I虫。 實例3 99】96.doc -18- 200531141 在此實例中,備妥一具有如圖3(:所示之結構除了該屏障 層5 3係由欽所構成以外的半導體晶圓。 该半導體晶圓係在圖2所示之CMP設備上受到一 CMP處 理。所使用的基本CMP研漿包含有3 wt%之氧化石夕顆粒、4 wt%之氮化鐵及剩餘的去離子水。拋光條件及拋光墊係與 實例1相同。 首先,單獨使用基本研漿,鎢層係藉由拋光予以移除, 直到该屏障層53恰如剛露出為止。然後,將檸檬酸以5 _ wt%之量添加至該基本研漿中,且剩餘的鶴層54及屏障層 藉由拋光予以移除,藉此露出咳二氧化矽層52的頂面。最 後,停止供應該基本CMP研漿,且同時僅單獨供應該檸檬 酸,然後藉由該經拋光之半導體晶圓之表面在一壓力作用 下滑動於拋光墊上來進行清洗。在清洗之後,在矽基板上 之所有二氧化矽膜被分解且將其收集。然後,使用一原子 吸收光譜儀來進行鐵的量化分析。 籲 測量結果顯示在圖6中。圖6亦顯示傳統清洗處理之例子 的、、、σ果’其中在藉由將晶圓滑動於拋光塾且同時供應去離 子水的清洗之後,在一清洗站中使用一有機酸來進行刮擦 清洗,且亦顯示未藉由使用檸檬酸來執行清洗的例子。從 圖6所示之結果可以看出,當晶圓在CMp處理之後僅供應 有機酸來予以清洗時,可以大大地降低金屬離子的污染。 習於此技者應可輕易地瞭解額外的優點及修飾。因此, 本發明之廣泛態樣未侷限於在圖式及說明中之細節及代表 性實施例。因此,在不違背由後附申請專利範圍及其同義 99196.doc -19- 200531141 詞所界定之本發明主要觀冬 文爾―、的主曰及靶彆的情況下,仍可 以施行各種不同修飾。 【圖式簡單說明】 圖1A至1E係概要截面視圖,其用以闡釋依照本發明製 造一具有埋入之插塞之半導體裝置的方法; 圖2係一概要視圖,其中顯示一可使用在本發明實施例 中之CMP設備; 圖3A至3(:係概要截面視圖,其中闡釋使用在稍後將說 明之實例1中的半導體晶圓樣本; 圖4係一圖表,#中顯示鶴、欽及二氧化石夕以不同研聚 之相對抛光率; 圖5係一圖表,其中顯示在實例2中被拋光之半導體晶圓 與一對照例之半導體晶圓的腐蝕;及 圖6係一圖表,其中顯示在實例3中之拋光後進行清洗之 後以及以習知技術清洗及不清洗之情況下餘留在一半導體 晶圓之表面上的鐵離子數量。 【主要元件符號說明】 10 接線 11 碎基板 12 絕緣膜 13 屏障材料層 14 插塞材料層 14, 插塞材料 21 拋光平台 99196.doc 200531141 22 抛光塾 23 真空夾頭座 24 修整器 25 拋光研漿供應管 26 有機酸供應管 31 矽基板 32 二氧化矽膜 41 秒基板 42 二氧化矽膜 43 鈦屏障膜 51 碎基板 52 二氧化矽膜 53 屏障膜 54 鎢膜 121 引洞 122 引洞 123 引洞 124 引洞 131 屏障膜 132 屏障膜 133 屏障膜 134 屏障膜 141 插塞 142 插塞 99196.doc -21 - 200531141 143 插塞 144 插塞 MT 轉動裝置(馬達) SW 半導體晶圓 99196.doc -22-

Claims (1)

  1. 200531141 十、申請專利範圍: 1. 一種製造一半導體裝置之方法,其包含:使一半導體晶 圓受到一拋光處理且同時供應一含有許多金屬離子之基 本CMP研漿至該半導體晶圓上,以至少部分地移除金屬 材料層,該半導體晶圓在一半導體基板上包含—基底層 及一金屬材料層,該基底層包括一於其中具有至少一凹 部之絕緣膜,且該金屬材料層係形成在該基底層之頂面 上且充填該凹部;且然後添加一螯合該等金屬離子之有 機酸至該基本CMP研漿,且利用該添加有機酸之CMp研 漿來進行拋光,直到該絕緣膜之一表面外露出來為止。 2·如請求項1之方法,其中該基本CMp研漿之供應在完成 該拋光之後便停止,且在供應有機酸至該半導體晶圓之 經拋光表面的同時,將半導體晶圓之經拋光的表面予以 清洗。 3. 如請求項丨之方法,其中該金屬材料層包含鎢。 4. :請求項i之方法,其中該基底層包括一形成在該至少 :凹部之内部表面上的屏障層,且該屏障層覆於該 膜之一頂面上。 求項1之方法,其中該等金屬離子包含鐵離子。 "月求項5之方法,其中該等^ ^ 1 '無機酸鹽的型式被包含在該CMp研聚中。 7 . 士。月求項1之方法,其中該有機A 酸所構成之群。 从係遠自由卓酸及擰檬 8 ·如請求項1 、 / ,,、 q有機酸係以一量值被添加至 99196.doc 200531141 该基本CMP研漿中’該量值係使得該金屬材料層之拋光 率對該絕緣膜之拋光率之比值為〇·5或以上及3或以下。 9·如請求項4之方法,其中該有機酸係以一量值被添加至 該基本CMP研漿中,該量值係使得該金屬材料層之拋光 率對該絕緣膜之拋光率之比值為〇·5或以上及3或以下, 且該金屬材料層之拋光率對該屏障層之拋光率之比值為 2或以下。 10·如請求項2之方法,其中該拋光及清洗係在一相同工站 中來進行。 11 ·如請求項2之方法,其中該清洗係在拋光之後來進行, 且在拋光與清洗之間未以水來進行該經拋光表面之沖 洗。 12· —種製造一半導體裝置之方法,其包含:在一拋光工站 上使一半導體晶圓受到一拋光處理且同時供應一添加有 機酸之CMP研漿至該半導體晶圓上,直到該絕緣膜之一 表面外露出來為止,該半導體晶圓在一半導體基板上包 δ基底層及一金屬材料層,該基底層包括一於其中具 有至少一凹部之絕緣膜,且該金屬材料層係形成在該基 底層之頂面上且充填該凹部,該添加有機酸之CMp研漿 包含一含有許多金屬離子並且被添加一有機酸之基本 CMP研漿;且然後停止供應該基本CMP研漿,並且在該 拋光工站上清洗該半導體晶圓之經拋光表面,同時供應 該有機酸至該半導體晶圓之經拋光表面。 U·如凊求項12之方法,其中該金屬材料層包含鎢。 99196.doc 200531141 14 ·如請求 :们2之方法,其中該基底層包括一 該至少 -凹 。之内部表面上的屏障層,且該屏障層覆於該絕緣 M之—頂面上。 求項12之方法,其中該等金屬離子包含鐵離子。 ,、貞15之方法’其巾該等鐵離子係以鐵之-有機酸 無機酸鹽的型式被包含在該CMP研製中。 、、員12之方法’其中該有機酸係選自由草酸及轉樣 酸所構成之群。 长員12之方法,其中該有機酸係以一量值被添加至 該基本CMP研襞中,該量值係使得該金屬材料層之抛光 率對4絕緣膜之抛光率之比值為〇.5或以上及3或以下。 19· 士明求項14之方法,其中該有機酸係以一量值被添加至 二基本CMP研漿中,該量值係使得該金屬材料層之拋光 率對忒絕緣膜之拋光率之比值為〇·5或以上及3或以下, 且該金屬材料層之拋光率對該屏障層之拋光率之比值為 2或以下。 20·如清求項12之方法,其中該清洗係在拋光之後來進行, 且在抛光與清洗之間未以水來進行該經拋光表面之沖 洗0 99196.doc
TW094102482A 2004-02-05 2005-01-27 Method of manufacturing semiconductor device TWI250554B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004029552A JP3917593B2 (ja) 2004-02-05 2004-02-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200531141A true TW200531141A (en) 2005-09-16
TWI250554B TWI250554B (en) 2006-03-01

Family

ID=34824089

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094102482A TWI250554B (en) 2004-02-05 2005-01-27 Method of manufacturing semiconductor device

Country Status (4)

Country Link
US (1) US7413989B2 (zh)
JP (1) JP3917593B2 (zh)
CN (1) CN100416753C (zh)
TW (1) TWI250554B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070082479A1 (en) * 2005-10-06 2007-04-12 Applied Materials, Inc. Chemical mechanical polishing techniques for integrated circuit fabrication
JP2008091720A (ja) * 2006-10-03 2008-04-17 Toshiba Corp 半導体装置の製造方法
CN102054682B (zh) * 2007-02-16 2012-06-27 香港应用科技研究院有限公司 半导体发光装置及其制造方法
JP5767898B2 (ja) * 2011-08-12 2015-08-26 株式会社東芝 半導体装置の製造方法
CN103578918B (zh) * 2012-07-24 2017-08-29 无锡华润上华科技有限公司 降低半导体晶片表面电弧缺陷的方法
CN104637798B (zh) * 2013-11-13 2018-07-24 中芯国际集成电路制造(北京)有限公司 金属栅极cmp工艺及半导体器件的制造方法
CN104745084B (zh) * 2013-12-25 2018-09-14 安集微电子(上海)有限公司 一种用于铝的化学机械抛光液及使用方法
JP6418174B2 (ja) * 2016-02-03 2018-11-07 株式会社Sumco シリコンウェーハの片面研磨方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6039891A (en) 1996-09-24 2000-03-21 Cabot Corporation Multi-oxidizer precursor for chemical mechanical polishing
US5958288A (en) * 1996-11-26 1999-09-28 Cabot Corporation Composition and slurry useful for metal CMP
JP3575942B2 (ja) 1997-02-28 2004-10-13 株式会社東芝 半導体装置の製造方法
JPH11176777A (ja) 1997-12-11 1999-07-02 Nec Corp 半導体装置の製造方法
JP3003684B1 (ja) 1998-09-07 2000-01-31 日本電気株式会社 基板洗浄方法および基板洗浄液
US20030087590A1 (en) 1998-10-29 2003-05-08 Ming-Sheng Yang Method of planarization
JP4573479B2 (ja) 2001-09-04 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2003229387A (ja) * 2002-02-05 2003-08-15 Toshiba Corp 化学機械研磨用スラリおよび半導体装置の製造方法
JP4221191B2 (ja) * 2002-05-16 2009-02-12 関東化学株式会社 Cmp後洗浄液組成物

Also Published As

Publication number Publication date
CN1652297A (zh) 2005-08-10
TWI250554B (en) 2006-03-01
JP2005223139A (ja) 2005-08-18
US7413989B2 (en) 2008-08-19
US20050176253A1 (en) 2005-08-11
CN100416753C (zh) 2008-09-03
JP3917593B2 (ja) 2007-05-23

Similar Documents

Publication Publication Date Title
Matijević et al. Colloid aspects of chemical–mechanical planarization
US6046110A (en) Copper-based metal polishing solution and method for manufacturing a semiconductor device
TWI240297B (en) Method of forming a raised contact for a substrate
JP3805588B2 (ja) 半導体装置の製造方法
TW200531141A (en) Method of manufacturing semiconductor device
TWI252534B (en) Copper CMP defect reduction by extra slurry polish
TWI267111B (en) Method and composition for the removal of residual materials during substrate planarization
US6861010B2 (en) Copper-based metal polishing composition, method for manufacturing a semiconductor device, polishing composition, aluminum-based metal polishing composition, and tungsten-based metal polishing composition
JP3192968B2 (ja) 銅系金属用研磨液および半導体装置の製造方法
JP4864402B2 (ja) 半導体装置の製造方法
TWI399428B (zh) Cmp研磨液以及使用此cmp研磨液的基板研磨方法
TW200540980A (en) Wafer clean process
US7361582B2 (en) Method of forming a damascene structure with integrated planar dielectric layers
JP2008034818A (ja) 貴金属類膜研磨用研磨液及び貴金属類膜の研磨方法
CN101009240A (zh) 半导体器件制造方法和抛光装置
JP4469737B2 (ja) 半導体装置の製造方法
JP2004319759A (ja) 金属用研磨液及び研磨方法
US20060084271A1 (en) Systems, methods and slurries for chemical mechanical polishing
TW546749B (en) Method of forming embedded metal wiring
JP2004022855A (ja) 半導体装置の製造方法
JP4713767B2 (ja) 洗浄液および半導体装置の製造方法
TWI301308B (en) Method for fabricating semiconductor device and method for fabricating magnetic head
JP2004123931A (ja) 研磨液及び研磨方法
JP2009246228A (ja) 研磨方法及び半導体装置の製造方法
JP2008210880A (ja) 半導体装置の製造方法及びその方法に使用する装置