TW200529320A - Method and apparatus for etching an organic layer - Google Patents

Method and apparatus for etching an organic layer Download PDF

Info

Publication number
TW200529320A
TW200529320A TW093139975A TW93139975A TW200529320A TW 200529320 A TW200529320 A TW 200529320A TW 093139975 A TW093139975 A TW 093139975A TW 93139975 A TW93139975 A TW 93139975A TW 200529320 A TW200529320 A TW 200529320A
Authority
TW
Taiwan
Prior art keywords
period
plasma
layer
organic
item
Prior art date
Application number
TW093139975A
Other languages
English (en)
Inventor
Vaidyanathan Balasubramaniam
Koichiro Inazawa
Siddhartha Panda
Rich Wise
Arpan G Mahorawala
Original Assignee
Tokyo Electron Ltd
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Ibm filed Critical Tokyo Electron Ltd
Publication of TW200529320A publication Critical patent/TW200529320A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

200529320 九、發明說明： 請案（之美國對應申請案)係2〇〇3年12 β 23號提出申 ，專辦請案第W743,256號的部份延續申請案，紐該^ 部内容涵蓋於此以供參考。 一、【發明所屬之技術領域】 本發明是《於-種絲賴處理基板的方法與設備， 別是有關於用來餘刻一有機層的方法與設備。 、 二、【先前技術】 在^導體處理_，可_ (乾式）賴侧製程來移除或钱 刻掉/L著石夕基板上圖案化的細線或介層洞或接觸窗内的材料。該 電漿蝕刻製程通常包括將具有覆蓋於其上之圖案化保護層、例如 光阻層的一半導體基板定位在處理室中。一旦將基板定位於該室 内後，以一預定流速將一可電離之離解氣體混合物導入該室内， 同時將真空幫浦調節成達到一環境處理壓力。之後，當存在氣體 粒子之一小部份因透過電感方式或電容方式而來之射頻功率、或 使用電子迴旋共振(ECR)而來之微波功率的轉移所加熱的電子而 電離時’即形成電漿。再者，加熱之電子是用來離解出環境氣體 物種中的某些物種，並用來產生適用於曝露表面蝕刻化學性的反 應物種。一旦形成電漿，即以電漿來蝕刻基板的選擇表面。將該 製程調整成達到包含所望之反應物的適當濃度與離子密度的適當 條件，以便在基板的選擇區中蝕刻出各種特徵部（例如溝槽、介層 洞、接觸窗等等）。需要蝕刻之此等基板材料包含二氧化矽、低k 介電材料、聚石夕化物與氮化石夕。 三、【發明内容】 本發明是有關於一種在電漿處理中的有機層之蝕刻方法與設 ，。處理氣體包含NxOy，其中x、y是大於或等於1的整數。電漿 係由該電漿處理系統中的該處理氣體所形成的。然後將該有機層 200529320 曝露在該電漿下。 另外，亦揭露一種用來蝕刻基板上之薄膜的雙層遮罩之形成 方法與設備。將薄膜形成於基板上。將有機層形成於該薄膜上。 將光阻圖案形成於該有機層上。藉著使用包含NxOy之處理氣體來 蝕刻該有機層，以便將該光阻圖案轉移至該有機層，其中X、y是 大於或等於1的整數。 、 四、【實施方式】 在材料處理方法中，為了形成用來在蝕刻期間將此圖案轉移 至下方薄膜的一遮罩，故圖案蝕刻法包含步驟有將諸如光阻之光 敏材料薄層施加在接著欲圖案化的一基板之上表面處。而光敏材 t之圖案化通常包含步驟有使用如微影系統來讓光敏材料曝光在 穿過光敏材料之分度鏡(與相關的光學元件）的輻射源下，接著使 ，顯影溶劑來讓光敏材料的照射區（如正光阻的情況般）或非照射 區（如負光阻的情況般)移除。可利用多層遮罩以敍刻一薄膜中之 特徵部。舉例來說，可當作蝕刻薄膜4用的遮罩，有如圖^至匸 所示的包含具有以習用平版印刷技術形成之圖案2的光敏層3與 諸如有機抗反射塗層（ARC)的有機層7之雙層遮罩6、有機遮^ 層、或其組合等，其中是利用針對薄膜之主餘刻步驟前的一獨立 蝕刻步驟來將光敏層3内之遮罩圖案轉移至有機層7。 、在一實施例中，乃是使用包含Nx〇y的一處理氣體，其中x、y ^表大於或等於1的整數。包含Nx0y之處理氣體可包含N〇、N〇2與 J it其t一者。又，處理氣體可更包含諸如稀有氣體（亦即氦 氡氖氣、鼠氣、鼠氣、說氣、氡氣）的惰性氣體。 根據一實施例，如圖2中所顯示之電漿處理系統丨包含一 ，處理室10、連接至電漿處理室10的一診斷系統12，與連接至 。水處理至10與參斷系統12的一控制器14。控制哭14係用以鈾 以便蝕刻一有機層。另外，為了精確地確定製程的終點，故控制 200529320 以=1 來自在終點信號與後處理 室^板=====可包含電漿處理 者欲進行處理之基板25。基板25 為支巧上安裝 =示裝置。可將電漿處理室10用以 之處理區15中產生出電漿。又可經由— 板U面 一可電離氣體錢航合物，綱整處二 θ η=來導入 用-控制機構(未圖示）來調節真空幫牛二s 士可利 Γ孰技ί20之熱此並將熱能轉移至一熱交換系統(未圖示）、或在 ϋ轉移來自於熱交換祕之熱能的—再循環冷卻流。再者， 則氣體系統來將氣體轉移至基板25的背面，以便改盖 iint板支架20間的氣體間隙熱料性。在升高或降低^ =骑r要基板的溫控時，即可彻這樣的緖。舉例來說，背 =體系統可包含—兩區氣體分配純，其中可獨立改變位 ，25中心與邊界間的氦氣間隙壓力。在其它實施例中，可 电阻式加熱元件或熱電加熱器/冷卻器的加熱/冷卻元件包含在美 =1。壁；及犧理室10麵㈣統la内之任何其： “在圖3所示的實施例中，基板支架20可包含一電極，透過該 電極讓RF功率連接至處理空間15中的處理電漿處。舉例來說^ 透過來自於一 RF產生器40、經由一阻抗匹配網路5〇而轉移至基 200529320 板支架20的RF功率，可讓基板支架2〇電偏置於 偏置可當作加熱電子，以便形成並維持住電聚。在此， 該系統可運觀-反駐離子侧（RIE)反應器，其一 上氣體注人電極是當作接地表面。RF偏賴的 ^ 請此至約1()〇MHz的範圍内。而電漿處理用 技術之相關人士賴知者。 又，RF功率係以複數個頻率施加至基板支架 理至1ϋ内之電水的RF功率。而匹配網路拓墣（例如^ τ型等等^自動控制方法係為該項技術之細人 ^ i、 真^幫浦3G可包含能夠每秒抽取速度高達_公升(J以 ^属輪分子真空幫浦(TMP)，細來調節室壓 心 =浆升ΓίΓίρ習Γ浆處理裝置中’通常使用：丄ί S浦荩== 大Γ 10°毫托)來說’則可使用 m、乾式低真工幫浦。此外，可將用來監控室壓之裝置（未圖 = 至f聚處理室1〇。而壓力量測裝置可例如 司 ^ ^ ^ 628B Baratron t^；；' “ ΐΐ 'i4包各一微處理器、記憶體與一數位ϊ/〇埠，直能夠 理系統la之輸入、同時監控= 至、並可制電壓。此外，控制器Μ係連接 示）、直空幫㈣番i配網路50、氣體注入系統(未圖 i訊ί量系統（未圖示）與/或靜電爽甜系統（未圖示f交 配例來說，為了執行有機層的蝕刻法，故可根據一處理 前述部在記龍_—程絲啟動至絲處理系統1a之 戴種控制器14案例為位在德克薩斯州奥斯丁之 於商業化產品 DELL PRECISI0N WORKSTATION 6i〇™。 ’、、、、先12可包含一光學診斷子系統(未圖示）。光學診斷子 200529320 系統可包含用來測量從電漿所放射之光線強度、諸如（石夕）光電一 極體或光電倍增管(PMT)的一偵測器。診斷系統12可更包含諸: 一窄帶干涉濾鏡的一光學濾鏡。在另一實施例中，診斷系統U 包含一線性CCD(電荷耦合裝置）、一 CID(電荷注入裝置）陣列與 如分光鏡或稜鏡的一光線分散裝置至少其中一者。另外，診^系 統12可包含用來測量既定波長之光線的一單光鏡(例如分光^/^貞 測器系統），或用來測量光譜、諸如美國專利第5,888,337號所述 之裝置的一光譜儀（例如具備著一旋轉分光鏡者）。 診斷系統12可包含諸如來自於Peak Sens〇r Systems或 Verity Instruments公司的一高解析度光學放射光譜(〇ES)感測 器。這樣的0ES感測器具有跨越紫外光⑽）、可見先盘…、 外光⑽)光譜的-寬光譜。解析度是約為h 4埃見^卩^= 夠收集從240至100〇nm的5550個波長。〇ES感測器係可裝備著依 序整合著2048像素線性CCD陣列的高靈敏性微型光纖uvus—nir 光譜儀。 光譜儀會減經由單-或成批光纖所轉移的光線，其中是使 用固定分光鏡來將來自於光纖所輸出之光線分散跨越CCD陣列 ^而與上述構造_，是透過—凸面球形透鏡來將穿過光學直 =的光線放射聚焦，光_輸人端上。而侧針對既定光譜範 5 'ΓϋΓΐΓΙ碰的三個光譜儀可形成處理室所用的一感 1二ίϊ : ΐ一獨立A/D轉換器。且最後，根據感測器 的利用，故可g錄下母G. 1至1. 〇秒的—全放射 _Ϊ=4所ΓΪ實施例中’電聚處理系統比可曰為娜或3 的實域娜，且為了潛在增加絲蚊 性、除了參照圖2與圖3所述那些組成之外二J 機械性或電性旋轉磁場系統6Q。再者 卜場3 安裝係為該項技術之相_人士=^。60。而旋轉磁場的設計與 在如圖5所示的實施例中，電裝處理系統1〇可為與圖2或3 200529320 =實施例類似，且其可^含可讓RF神從 抗匹配網路74連接的一上雷炻7n。田冰脸屋生裔72、、工由阻 的頻率可落在從的n nm 末將砂功率施加至上電極 裝係為路74°而上電触設計與安 f如圖6所示的實施例中，電漿處理系統M可為與圖2 的貝鉍例類似，且其可更包含可讓RF功率 ^ 8〇〇rf
n 未圖不）誘導連接至電漿處理區45處。用來將功率 誘f線圈80的典型頻率可落在從約10MHz至約100MHz的 乾圍内。類似的，用來將功率施加至夾盤電 〇. 1MHz 10〇MHz 〇 ,b,h , 遮蔽(未圖不）來減少誘導線圈80與電漿間的電容耦合。再者，為 了^制施加至誘導線圈8〇的功率，故可將控制器14連接至卯產 生器82與阻抗匹配網路84。在另一實施例中，如同在一變壓耦合 ^電漿crcp反應n内般，誘導線圈⑼可為從上面處與電滎處理 區15進行交流的「螺旋」線圈或「薄餅」線圈。而誘導耦合電漿
(ICP)源或變壓耦合電漿(Tcp)源的設計與安裝係為該項技術之相 關人士所熟知者。 又，可使用電子迴旋共振(ECR)來形成電漿。在又另一實施例 =，乃是從發動螺旋波來形成電漿的。在又另一實施例中，則是 從傳播表面波來形成電漿的。上述之電漿源係為該項技術之相關 人士所熟知者。 在以下的討論中，將展現出一種利用電漿處理裝置來蝕刻諸 如一有機ARG層、一有機遮罩層、與其組合等等之一有機層的方 法。電漿處理裝置可包含諸如圖2至6所示的各種元件、或其組 合亦可。 11 200529320 在-=施例中’有機層之餘刻方法包含一祕基礎 例來說，處理參數空間可包含約20至約1〇〇〇毫托的一室壓、落 ίT範圍内的’處理氣體流速、落在約_ 的=二f ^頻率可落在約G.—至約2_Z 的耗圍内’例如約60MHz。此外，下電極 至約100MHz的範圍内，例如約2MHz。 料7洛在加1MHz 在另-實施例中，有機層之钱刻方法 〇 理參數賴可包含約20至約咖聽的—室壓、f mr丨r^f例如圖5中的元件職f偏置。 理參數空間;包含約20至約^ %礎化學。處 1000 scon範圍⑽-Μ處理氣體流速、H約m〇 : 丨ΐ—Τ (例如圖5中的元件2G)RF偏置。 在另-實施射’财_其任何齡物。 揚1 通常’可利用實驗設計⑽E)技術來決定姓刻時 點來決定它。—種可能的終點偵測法是監Ϊ來 區所放射之光線光譜、表示著因實f上接 於電水 下方材料膜接觸而導致賴化性變化時的 711成並與 著這樣變化之光譜部份包含387==^；)舉^=，表明 量。在姉應 =過-指定臨限值(例如，下跌至實質上為零， 上)ί\’可認為已經完成終點。亦可使用提供二$自的1 他波長。此外，可將蝕刻時間延伸至包含一、”，、訊心的其 _時期指定糊處理開始與相當於終點侧以兩= 12 200529320 一時間比率（亦即1至100%)。 圖7是展現出本發明一實施例中用來蝕刻位在電漿處理系統 中的，板上、諸如一有機抗反射塗佈（施])層、一有機遮罩層、 f組合^等之一有機層的蝕刻方法之流程圖。製程400開始於將 處理氣體導入至電漿處理系統的步驟41 〇，其中該處理氣體包含 t〇y，又其中x、y代表大於或等於1的整數。舉例來說，該處理 氣，y包言NO、N〇2或M)。又，該處理氣體可包含諸如稀有氣體（亦 _ 即氦氣、氖氣、氬氣、氪氣、氙氣、氡氣）的一惰性氣體。 在步驟420中，使用如圖2至6所述之任一系統與其組合者， •在電漿處理系、统中、由處理氣體來形成電聚。 籲 • ♦在步驟43^0中，將包含機層之基板曝露在步驟42〇中所形成 的屯漿下。在第一期間後，製程4〇〇結束。期間將具備著有機層 之基板曝露在電聚下的第—期間係可通常表示成侧有機層所需 的時間、或將光阻圖案轉移至有機層所需的時間。通常，將光阻 圖案轉移過有機層厚度所需的第一期間乃是預定的。又，第一期 間係可更增加以一第二期間或一過姓刻時期。如上所述，過餘刻 時期可包含一比率時間，諸如i至的第一期間，且過姓刻時 期可包含終點偵測以外的延伸蝕刻。 圖8疋展現出本發明另一實施例中用來钱刻位在電漿處理系 統ί的一基板上之薄膜的一雙層遮罩形成方法之流程圖。本方法鲁 係，明於開始於在基板上形成薄膜之步驟510的流程圖500中。 該薄膜可包含諸如二氧化；5夕(SiQ2)的一氧化物層，且其係可藉著包 • 含化學氣相沉積(CVD)之各種製程來形成的。 、 在步驟520中，將諸如一有機抗反射塗佈（ARC)層、一有機遮 罩層^其組合等等之一有機層以橫臥於該薄膜上的方式形成於基 板上。該有機層係可制諸域触佈祕之胃服術來形成的。 在步驟530中，將光阻圖案以橫臥於該有機層上的方式形成 =基板上。該光阻膜係可使用諸如光阻旋轉塗佈系統之習用技術 來形成的。而該圖案則係可使用諸如一階段性微平板印刷系統與 13 200529320 一顯影溶劑之習用技術來形成於光阻膜内。 紗在tL540，，為了行程雙層遮罩，故將光阻圖案轉移至有 4氣、氡氣）的—惰性氣體。使用如圖2至6所述之 Α:2ίίί處理系統中、由處理氣體來形成電漿’然後將包 曝露在所形成之霞下。期間將具備著有機層之基 ί 係可通常表示成侧有機層所需的時 轉移過有機層厚度所需的第—期間乃是預定的。 含-比率時間，諸如！至_的第—_，且過^忿 可包含終點偵測以外的延伸蝕刻。 子d # 賴僅就本發_某些實施例作較詳細描述，但是孰知 2技，之_人士當知：在實質上不脫離本發明之教示内‘ 優點之情況下’仍可就鱗實施例作許多修正。因此， ^ 修正均欲包含於本發明的範圍内。 寺 五、【圖式簡單說明】 _ 在附圖中： 一立圖ΙΑ、1B與1C係顯示用於-薄膜的圖案蚀刻之典型步驟之 不意圖； 圖2係顯示本發明一實施例的電漿處理系統之簡化示意圖； 圖3係顯示本發明另一實施例的電漿處理系統之示意圖·， 圖4係顯示本發明另一實施例的電漿處理系統之示意圖； 圖5係顯示本發明另一實施例的電漿處理系統之示意圖； 圖6係顯示本發明另一實施例的電漿處理系統之示g圖’； 14 200529320 圖7係顯示依本發明一實施例的電漿處理系統内一基板上的 有機層之蝕刻方法；以及， 圖8係顯示依本發明另一實施例，用來蝕刻一基板上之一薄 膜的一雙層遮罩之形成方法。 【主要元件符號說明】 1 電漿處理系統 la 電漿處理系統 lb 電漿處理系統 lc 電漿處理系統 Id 電漿處理系統 2 圖案 3 光敏層 4 餘刻薄膜 6 雙層遮罩 7 有機層 10 電漿處理室 12 診斷系統 14 控制器 15 處理區 20 基板支架 25 基板 30 真空幫浦系統 40 RF產生器 50 阻抗匹配網路 60 磁場系統 70 上電極 72 RF產生器 74 阻抗匹配網路
15 200529320 80 82 84 400 410 420 430 500 510 520 530 540 誘導線圈 RF產生器 阻抗匹配網路 製程 導入處理氣體 形成電漿 曝露基板 流程圖 形成薄膜 形成ARC層 形成光阻圖案 將光阻圖案轉移至ARC層
16

Claims (1)

  1. 200529320 十、申請專利範圍： 1· 一種有機抗反射塗佈層之蝕刻方法，用以蝕刻在一 統之-基板上的-有機抗反射塗佈()層，包含如下步理系 處理氣體導入步驟，將包含Nx0y之一處理氣體導/ = · y是大於或等於1的整數； 賴R ’其中x、 電漿電3成步驟’於該電㈣理系統中，由該處理氣體形成- 曝露於該 c有機ARC層曝露步驟，將該基板上之該有機縱； 電漿下。 曰 其中 者 範圍第1項之有機抗反射塗饰層之侧方法，其中， β處理氧體導人步驟更包含導人—惰性氣體。 該Hi 圍第3項之有機抗反射塗佈層之侧方法，其中， 月陡乳體之導入步驟包含導入一稀有氣體。 範圍第1項之有機抗反射塗佈層之侧方法，其中， ^+路v驟包含將該有機ARC層曝露達到一第一期間。 兮專利範圍第5項之有機抗反射塗佈層之蝕刻方法，其中， 該曝露步驟包含藉著終_測來決定該第-期間。 夢利乾圍第6項之有機抗反射塗佈層之侧方法，其中’ 細決定該第—_之步驟包含細光學放射光譜儀。 申月專利範圍第5項之有機抗反射塗佈層之姓刻方法，其中， 17 200529320 於該第一期間之該曝露步驟之後’接著將該基板或該有機ARC層 曝露在該電漿下達一第二期間。 ㈢ 9·如申請專利範圍第8項之有機抗反射塗佈層之姓刻方法，其中， 该第二期間之該曝露步驟包含將該基板曝露在該電漿下達到該第 一期間的一部份。 1+0· —種雙層遮罩之形成方法，該雙層遮罩用於蝕刻一基板上之一 薄膜，該方法包含如下步驟： 於該基板上形成該薄膜； 將一有機抗反射塗佈（ARC)層形成於該薄膜上； 整數。 將一光阻圖案形成於該有機ARC層上；以及 >藉著使用包含Nx〇y之處理氣體的電漿來蝕刻該ARC層，以便 將該光阻圖案轉移至該有機ARC層，其中x、y是大於或等於}的 1\如申請專利範圍帛10項的雙層遮罩之形成方法，其中，該處 理軋體之使用步驟包含使用NO、N〇2或M)至少其中一者。
    一惰性氣體。
    ’其中，該惰 其中，該轉 15.如申請專利範圍第14項的雙層遮罩之形成方法，其中，達到 200529320 遠第-期間之轉移步_祕點制來決定的。
    申請專利範圍第15項的雙層遮罩之形成方法，其中，藉 〜f偵測的該®-期間之決定步驟包含湘光學放射光譜儀。 專利範圍®14項的雙層遮罩之形成方法，其中，於達 f!!〒一期間之該轉移步驟之後，接著電漿蝕刻該基板或該有機 ARC層達一第二期間。 恢 申請專利範圍第17項的雙層遮罩之形成方法，其中，達到 該第二期間之該電漿蝕刻步驟包含將該基板曝露在該電漿下達到 5亥第一期間的一部份。 19· 一種電漿處理系統，用來蝕刻一基板上之一有機抗反射塗佈 (ARC)層，該電漿處理系統包含： 一電漿處理室，用以促進從一處理氣體形成一電漿；及 一控制器’連接至該電漿處理室，並用以執行利用該處理氣 體來敍刻該有機ARC層的一處理處方，其中該處理氣體包含Nx〇y， 且x、y為大於或等於1的整數。 20·如申請專利範圍第Μ項的電漿處理系統，更包含連接至該電 聚處理室且連接至該控制器的一診斷系統。 M·如申請專利範圍第20項的電漿處理系統，其中，該診斷系統 係用以接收與從該電漿所放射之光線有關的一信號。 22.如申請專利範圍第19項的電漿處理系統，其中，該處理氣體 包含NO、N〇2或n2〇至少其中一者。 19 200529320 23. 如申請專利範圍第19項的電漿處理系統，其中，該處理氣體 更包含一惰性氣體。 24. 如申請專利範圍第23項的電漿處理系統，其中，該惰性氣體 包含一稀有氣體。 25. 如申請專利範圍第20項的電漿處理系統，其中，該控制器使 該有機ARC層曝露在該電漿達到一第一期間。 26. 如申請專利範圍第25項的電漿處理系統，其中，該第一期間 係由猎者該診斷系統所決定之終點偵測而決定者。 27. 如申請專利範圍第26項的電漿處理系統，其中，該診斷系統 包含一光學放射光譜儀裝置。 28. 如申請專利範圍第25項的電漿處理系統，其中，該第一期間 相當於蝕刻該有機ARC層的時間，且受延伸了第二期間。 29. 如申請專利範圍第28項的電漿處理系統，其中，該第二期間 是該第一期間的一部份。 30. —種有機層之餘刻方法，用以姓刻在一電漿處理系統之一基板 上的一有機層，該蝕刻方法包含如下步驟： 將包含Nx〇y之一處理氣體導入，其中x、y是大於或等於1的 整數； 於該電漿處理系統中，由該處理氣體形成一電漿；及 將位在該基板上之該有機層曝露在該電漿下。 31. 如申請專利範圍第30項的有機層之蝕刻方法，其中，該處理 200529320 氣體導入步驟包含導入NO、N〇2或N2〇至少其中一者。 32.如申請專利範圍第30項的有機層之蝕刻方法，其中，該處理 氣體導入步驟更包含導入一惰性氣體。 〃 ^ 33·如申請專利範圍第32項的有機層之蝕刻方法，其中，該惰性 氣體之該導入步驟包含導入一稀有氣體。 34·如申請專利範圍第30項的有機層之韻刻方法，其中，該曝露 步驟包含將該有機層曝露達到一第一期間。 X
    35·如申請專利範圍第34項的有機層之蝕刻方法，其中，該第一 期間之該曝露步驟包含藉著終點偵測來決定該第一期間。κ 36·如申請專利範圍第π項的有機層之蝕刻方法，其中，藉著終 點偵測的該第一期間之該決定步驟包含利用光學放射光譜儀曰。、’、 37·々如申請專利範圍第34項的有機層之蝕刻方法，i中，於達到
    之該曝露步驟之後，接著將織板或該有機層曝露在 邊電漿下達一第二期間。 ％ =·如申請專利範圍第37項的有機層之蝕刻方法，其中，達到該 —期間之該曝露步驟包含將該基板曝露在該電漿下達到該第二 期間的一部份。 申請^利範圍第30項的有機層之蚀刻方法，其中，該有機 曝露步驟包含一有機抗反射塗佈（ARC)層與一有機遮罩層 ^、、中一者之曝露。 9 21 200529320 一種雙層遮罩之形成方法，該雙層遮罩用於钱刻一基板上之一 薄膜’該方法包含如下步驟·· 將該薄膜形成於該基板上； 將一有機層形成於該薄膜上； f二光阻圖案形成於該有機層上；以及， ，著使用包含Nx〇y之一處理氣體的電漿來蝕刻該有機層，以 ，將該光阻圖案轉移至該有機層，其中x、y是大於或等於1的整 數0
    H申請專利範圍第40項的雙層遮罩之形成方法，其中，該處 軋體之使用步驟包含使用N0、N02或N20至少其中一者。 申凊專利翻第4G項的雙層遮罩之形成方法，《中，該處 氟-之使用步驟更包含使用一惰性氣體。 圍弟42項的雙層遮罩之形成方法，其中，該惰 乳體之該使用步驟包含使用一稀有氣體。
    申專利範圍第40項的雙層遮罩之形成方法，其中，該轉 移步驟係執行達到一第一期間。 Ϊ·第清專利範圍第44項的雙層遮罩之形成方法，其中，達到 X 期間之該轉移步驟係由終點偵測來決定的。 46 & 線專利範圍第45項的雙層遮罩之形成方法，其中，藉著 叫貝測的該第-期間之決定步驟包含彻光學放射光譜儀。 H如:請專利範圍第44項的雙層遮罩之形成方法，其中，於達 ^ 期間之該轉移步驟之後，接著電漿蝕刻該基板或該有機 22 200529320 層達一第二期間。 f·/0申請專利範圍第47項的雙層遮罩之形成方法，其中，達 ^亥，二期間之該電漿蝕刻步驟包含將該基板曝露在該電襞下1 5亥第*一期間的一部份。 49·如申請專利範圍第40項的雙層遮罩之形成方法，其中，該有 -機層之形成步驟包含形成一有機抗反射塗佈（ARC)層與一有^遮 罩層至少其中一者。 〜 50·-種钱處理系統，用來侧—基板上之—有機層，其包含：⑩ 一處理室，用以促進從一處理氣體形成一電漿；及 尸一控制器，其係連接至該電漿處理室並用以執行利用著該處 理氣體來餘刻該有機層的-處理處方，其中該處理氣體包含紙， 且X、y是大於或等於1的整數。 51·如申請專利範圍第5〇項的電漿處理系統，其更包含連接至該 電聚處理室且連接至該控制器的一診斷系統。 口 52·如申請專利範圍第51項的電漿處理系統，其中，該診斷系統 鲁 係用以接收與從該電漿所放射之光線有關的一信號。 ， 53·如f請專利範圍第5〇項的電漿處理系統，其中，該處理氣體 、 包含no、n〇2或N2〇至少其中一者。 54·如申請專利範圍第5〇項的電漿處理系統，其中，該處理氣體 更包含一惰性氣體。 55.如申請專利範圍第54項的電漿處理系統，其中，該惰性氣體 23 200529320 包含一稀有氣體。 56·如申請專利範圍第51項的電漿處理系統，其中，該控制器使 該有機層曝露在該電漿達到一第一期間。 57. 如申請專利範圍第56項的電漿處理系統，其中，該第一期間 係由猎著該診斷系統所決定之終點偵測來決定的。 58. 如申請專利範圍第57項的電漿處理系統，其中，該診斷系統 包含一光學放射光譜儀裝置。 I 59. 如申請專利範圍第56項的電漿處理系統，其中，該第一期間 相當於蝕刻該有機層的時間，且受延伸了第二期間。 60. 如申請專利範圍第59項的電漿處理系統，其中，該第二期間 是該第一期間的一部份。 61. 如申請專利範圍第50項的電漿處理系統，其中，該有機層包 含一有機抗反射塗佈（ARC)層與一有機遮罩層至少其中一者。 24
TW093139975A 2003-12-23 2004-12-22 Method and apparatus for etching an organic layer TW200529320A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US74325603A 2003-12-23 2003-12-23
US10/787,898 US20050136666A1 (en) 2003-12-23 2004-02-27 Method and apparatus for etching an organic layer

Publications (1)

Publication Number Publication Date
TW200529320A true TW200529320A (en) 2005-09-01

Family

ID=34753181

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093139975A TW200529320A (en) 2003-12-23 2004-12-22 Method and apparatus for etching an organic layer

Country Status (3)

Country Link
US (1) US20050136666A1 (zh)
TW (1) TW200529320A (zh)
WO (1) WO2005067024A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI409866B (zh) * 2005-09-08 2013-09-21 Lam Res Corp 自低ｋ介電材料移除光阻及後蝕刻殘留物之氣體混合物及其使用方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9933307B2 (en) * 2014-10-10 2018-04-03 Orthobond, Inc. Method for detecting and analzying surface films
US20240210325A1 (en) * 2022-12-21 2024-06-27 Thermo Electron Scientific Instruments Llc Microcavity Plasma Array for Optical Emission Spectroscopy

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2065643B (en) * 1979-12-13 1983-08-24 Kanegafuchi Chemical Ind Optically active n-mercaptoalkanoylamino acids
NL8004008A (nl) * 1980-07-11 1982-02-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting.
JPS59163826A (ja) * 1983-03-08 1984-09-14 Toshiba Corp ドライエツチング方法
JP3254064B2 (ja) * 1993-09-27 2002-02-04 株式会社半導体エネルギー研究所 プラズマ処理方法
US5910453A (en) * 1996-01-16 1999-06-08 Advanced Micro Devices, Inc. Deep UV anti-reflection coating etch
FR2756252B1 (fr) * 1996-11-22 1999-01-22 Eurocopter France Systeme de commande de vol pour aeronef a voilure tournante, notamment pour un helicoptere
US5972796A (en) * 1996-12-12 1999-10-26 Texas Instruments Incorporated In-situ barc and nitride etch process
US6294459B1 (en) * 1998-09-03 2001-09-25 Micron Technology, Inc. Anti-reflective coatings and methods for forming and using same
US6284149B1 (en) * 1998-09-18 2001-09-04 Applied Materials, Inc. High-density plasma etching of carbon-based low-k materials in a integrated circuit
US6417080B1 (en) * 1999-01-28 2002-07-09 Canon Kabushiki Kaisha Method of processing residue of ion implanted photoresist, and method of producing semiconductor device
US6576546B2 (en) * 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
US6635528B2 (en) * 1999-12-22 2003-10-21 Texas Instruments Incorporated Method of planarizing a conductive plug situated under a ferroelectric capacitor
US6350390B1 (en) * 2000-02-22 2002-02-26 Taiwan Semiconductor Manufacturing Company, Ltd Plasma etch method for forming patterned layer with enhanced critical dimension (CD) control
WO2002029879A1 (de) * 2000-10-04 2002-04-11 Infineon Technologies Ag Verfahren zum ätzen von organischen antireflexionsschichten
US6599437B2 (en) * 2001-03-20 2003-07-29 Applied Materials Inc. Method of etching organic antireflection coating (ARC) layers
US6699795B1 (en) * 2002-03-15 2004-03-02 Cypress Semiconductor Corp. Gate etch process
US20040077160A1 (en) * 2002-10-22 2004-04-22 Koninklijke Philips Electronics N.V. Method to control dimensions of features on a substrate with an organic anti-reflective coating
US6780782B1 (en) * 2003-02-04 2004-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-level resist structure and fabrication method for contact holes on semiconductor substrates
US6916697B2 (en) * 2003-10-08 2005-07-12 Lam Research Corporation Etch back process using nitrous oxide

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI409866B (zh) * 2005-09-08 2013-09-21 Lam Res Corp 自低ｋ介電材料移除光阻及後蝕刻殘留物之氣體混合物及其使用方法

Also Published As

Publication number Publication date
WO2005067024A1 (en) 2005-07-21
US20050136666A1 (en) 2005-06-23

Similar Documents

Publication Publication Date Title
CN100595891C (zh) 用于低k刻蚀后的无损灰化工艺和系统
TWI390592B (zh) 利用二氧化碳以進行基板灰化之方法及裝置
KR100989107B1 (ko) 다층 포토레지스트 건식 현상을 위한 방법 및 장치
TWI417960B (zh) 利用ｃｏ／ｃｏ基處理以灰化基板之低損害方法
US7846645B2 (en) Method and system for reducing line edge roughness during pattern etching
KR101142709B1 (ko) 마스크 에칭 시스템 및 방법
JP5106424B2 (ja) シリコンに対する誘電材料の選択エッチング方法及びシステム
JP2006512783A (ja) ２層フォトレジストのドライ現像方法及び装置
CN100557776C (zh) 用于利用基于sf6的化学物质刻蚀掺杂硅的方法和系统
TWI295815B (en) Method and system for treating a hard mask to improve etch characteristics
KR20060124663A (ko) 기판에서 포토레지스트를 제거하기 위한 방법 및 장치
JP4335441B2 (ja) 有機反射防止膜のエッチングプロセス
US7344991B2 (en) Method and apparatus for multilayer photoresist dry development
TW200529320A (en) Method and apparatus for etching an organic layer
CN100423192C (zh) 用于多层光致抗蚀剂干式显影的方法和装置
KR20070051846A (ko) 게이트 스택 에칭을 위한 방법 및 시스템
TWI390627B (zh) 利用側壁鈍化及遮罩鈍化的多層遮罩乾式顯影方法與系統
US8048325B2 (en) Method and apparatus for multilayer photoresist dry development
CN100521088C (zh) 双层光刻胶干法显影的方法和装置