TW200529241A - Method for determining integrity of memory - Google Patents

Method for determining integrity of memory Download PDF

Info

Publication number
TW200529241A
TW200529241A TW093118607A TW93118607A TW200529241A TW 200529241 A TW200529241 A TW 200529241A TW 093118607 A TW093118607 A TW 093118607A TW 93118607 A TW93118607 A TW 93118607A TW 200529241 A TW200529241 A TW 200529241A
Authority
TW
Taiwan
Prior art keywords
memory
test
environment
item
under
Prior art date
Application number
TW093118607A
Other languages
English (en)
Other versions
TWI234166B (en
Inventor
Po-Wei Liu
Chang-Lian Wu
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Application granted granted Critical
Publication of TWI234166B publication Critical patent/TWI234166B/zh
Publication of TW200529241A publication Critical patent/TW200529241A/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26Accessing multiple arrays
    • G11C29/28Dependent multiple arrays, e.g. multi-bit arrays

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

200529241 玖、發明說明: 【發明所屬之技術領域】 -具有顧之記題在魏_作環境下魏題完紐。用采决疋 【先前技術】. 在現今常見的各種電子輕(例如交換器、路 電子裝置μ,記㈣是個轉重要的組成元件,=他^^ (header _e) «封包緩衝器(ρ由 buffer)=== 體來提供畴空間。而由於記憶體在各種電子裝置中f會佔 ^ f的::在使用上,一般而言都會盡量使用不具缺陷(tec; ree)的‘體。然而,這並不代表可正常使用 須完全不具任何缺陷,若能使肢翻技術,職造商亦可== 缺陷區段的記憶體賴於電子I置中,且電子駭依舊可以與使用 1 具缺陷區段之記憶體時具有相同的功能。 然而,在將具有缺陷的記憶體使用在一電子裝置中之前 是必須要先確定記憶體的完整性(lntegrity)。亦即,任—個製造出 的記憶體在-特定範圍之操作環境料同狀態設定之下均具有一致性 (consistency)。而-個具備完整性的記憶體,通常指的就是一個不 論在電子裝置(包含有該記麵)所可能硫的各種操作環境下,其 缺陷區段的數量以及各缺陷區段驗置都是固定的。舉例來說,若二 個電子產品必須要運作在兩種㈣_作環境(―低霞環境盘一中 電壓環境),而麵m結紐,發現製賴錢用於錢品中的織體 在低電_境下是具有缺_段的記㈣,共有兩個缺陷區段,分別 為區& 1與區段5,則除非該記憶體在巾電壓環境下亦有兩個缺陷區段 (需分別為區段1與區段5),該記憶體才可算是具備完整性的記憶 200529241 體。若在低電壓環境與中電舰境下具有不·量的缺陷區段(或是 兩個,境下缺·段的位置不相同),該記憶體就不能算是具有完整性 的5己憶體。 對-具有缺陷的記憶體而言,檢查其完整性是一件非常重要的工 =因為若-具有缺_記憶體不具備完整性,則當其使用在電 ^中時,就很容將致運作上__題。舉例來說,若將一不呈^ 記憶體制在賴器之巾(例如絲作為標頭表記憶體或封包 声=雜體),當交換器的電路(包括該具缺陷的記憶體)的操作溫 度(thres_teinperature)時,記憶體具有之缺陷數 二可^增加。雖朗時,電路可以操作於關溫度更低的溫度 ㈣=經!1—段時間後,電路的溫度就有可能變的比閥溫度更高, =父換ϋ要縣存取該記鐘中—個在較低溫度下可正常使用的 \士1區t卻可此已^成了缺陷區段(因為操作溫度超過了閥溫 換㈣就會異f玉作(例如,無法正確蝴辦表或封包 、友衝裔建立起並使用相關的網路鍊結表)。. 【發明内容】 種用來測試一記憶體之完整性 因此本發明的一個目的在於提供一 的方法。 個4=^^月―,例所揭露的方法係可用來測試一記憶體在複數 條:;整t,該方法包含有以下步驟:對欲測試的-測試 行、、則;疋::錚;二作環境;分別於該複數個操作環境下對該記憶體進 比卓:二複數個操作環境下進行測試的測試結果;以及’ &从細數個操作環境下進行測試的測試結果。 200529241 【實施方式】 情^閱立圖円一。為用細康本發明所提出之實施例進行測試之記 Γ-Γ中 記憶體。而在實際的應用下,記憶體1G可以是一交 的—標頭表或是—封包緩衝11 (或者是於其他電子產品中之 其他類似的記憶裝置)。 在^-_子t,記憶體1G共可區分為n倾段。本發明之實施 、歹 1所提供的方法係用來測試具有缺陷區段的記憶體於_測試條件的 =不壤境中’記憶體的完整性。至於特定的狀況或是各 1 %境則可由進行職人貢自行設計。舉例來說,測試人 ft擇測試兩種測試條件(例如電壓與溫度)。每一個測試條件測 二貝貝’遥擇二種不同的操作環境,例如低電壓(溫度)環境、中電 境、以及高電壓(溫度)環境。當然,測試人員在定義 it錢時亦可以給定更明確的環境參數,例如電壓這個測試條 八1、RR1。· 8V、3· 3V、與5V三種不同的操作環境;溫度這個測試條件則 二10〇、與130°三種不同的操作環境。當然,前述的例子僅 t、多考,並不是本發明的限制條件。 %、二> 閱,—。圖二為本發明方法的一實施例流程圖。本流程圖係假 又則口式人員在執行測試步驟之前已經先決定好了各個測試條件以及其 相對,的操作環境。以下將詳述圖二中的各個步驟。而關於「内建自 我^式」,(built-in seif test,BIST)的部分請參閱「美國電機電子 工師學會設計與測試期刊」(IEEE ―即_ W細以此)於 、年3月號中的文早「用於喪入式動態隨機存取記憶體中的可程 ^ programmable BIST core for embedded DRAM)〇 200529241 步驟200 步驟210 步驟220 : 步驟230 : 步驟240 : 步驟250 : 步驟260 : 步驟270 : :錄的測試結果係可稱 開始。 設定操作環境。測試系統需 前操作環境來對記憶體1Q〜峰作環境中選擇-目 次,系統即設定為-不同的操母當執行此步驟- 對記憶體10進行測試。測 憶體10進行内建自我測‘‘;;: 個操作環境下的測試結果皆以可以相 互比_方式贿。於梓 為「目前測試結果」。 檢查是否還有需測試的操作環境?財,即表 結束,測試系統需回到步驟2 ' 示測試已經結束,可以進 不同操作環境下的測試結果。細固測試結 果相互吻5 ’則進入步驟260。否則則進入步驟27〇。 測試合格。亦即記顏1G通過所料同簡倾境下的測 S式工作,表示記憶體10具備完整性。此-記龍10可以 適用於一電子裝置之中。 測試不合袼。表示記憶體10在不同的操作環境下具有不一 致的缺陷區段位置(或數目),因此記憶體1G並不具備完 200529241 整性。此一記憶體10無法適用於一電子裝置之中。 步驟280 ··結束。 假設欲對-記憶體1G (共包含有N個區段)依序於—低電壓 境、-中電壓操作環境、以及—高電壓操作環境下進行測 糸統需先於步驟2H)中將操作環境設定為低籠的操作環境。=武 於步驟220中對記憶體1〇進行測試,並於步驟23〇中記錄測試 中充會檢查疋否逛有需要進行測試的操作環境。由於 ,作環境以及高電壓操作魏都還沒有作過戦, = 步驟210重新設定操作環境。 予、死《π到 立此時於步驟210中測試系統會將操作環境設定成中電壓的摔作 i兄。之後,於步驟220中對記憶體1〇進行測試,並於步驟23〇錚 ^式結果(假設測試系統於此時發現了區段丨是—個缺陷區段)。接下、 二’在步驟24G f測試系統會檢查是否還有需要進行職的操作環产。 ? 21〇 重新叹疋祐作壞3兄,並重新執行步驟22〇、23〇各一次。 圮錄下三個不同操作環境的測試結果後,於 :==:=玆 -電子裝=中的疏體:故通過測試的記憶體10即可被使用於 ΛΛ:而,右在局電壓測試環境下發現區段1盘^ ^只 個操作環境下的測試結果並不吻合,、故“ …曰V驟270 t,並將記憶體10判斷為不具完整性的記憶體。 200529241 故此一未通過測試的記憶體10並不能適用於_電子裝置之中 ”在圖二中所示的流程圖僅為—個 制本發明的限制條件,並請注意,以·或溫度定義三疋限 不同的操作魏祕是枝說日⑽制_子,在實施本ς = 的方法時,習知技術者可以自行決定所要進行 出 的各麵境錄。 ;、在前述實施例中的步驟22〇中,對記憶體10所執行的内建 忒可以配合-狀態記錄記紐(status reeQni 2(^彳ϋ 圖三所示。在圖三中,狀態記錄記憶體20中的每一個區段皆對應於記 憶體10中的-個相對應的區段,絲記錄記憶體财相對應二區^ 的缺陷狀態(有缺陷或無缺陷)。在本實施例中,於進行完「;建自^ 測試」之後’狀態記錄記憶體20中對應於記憶體1〇巾缺陷區段 個區段都會《示起來⑽,三巾晝χ的區段2,絲表示區段2 是-個缺陷區段)。至於於步驟23〇巾所執行的紀錄動作即可以記^狀 態記錄記憶體20中所儲存的内容這樣的動作來完成。 、 在前述的實施例中,内建自我測試所需的測試㈣可以由测試系统 透過-電子裝置(包含有要進行測試的記憶體)中的複數個輸入/輸出 介面(I/O interface)輸入至該電子裝置之中。而於步驟25〇所進行 的比較動侧可以由該電子裝置中内建的比較電路來貞責進行(但這 並非本發明的限制條件)。而比較所得到的結果可以被鎖存入(丨肘吐) 該電子裝置巾内建的-暫存器巾,以於後續判斷是否通過_時使用。 本發明係提供了-種用麵試具有缺陷區段之記憶體的完整性的 方法。藉敏肖本伽所提㈣方法,製造商可以林影響產品可靠 度(reliability)的情形下使用具有缺陷區段的記憶體。故在記憶體 製ie元成之後,有更多數的記憶體可以被判斷為可使用的記憶體,故 200529241 製造商可以降低系統成本、並增加生產效能。 =上所述僅為本發明之較佳實施例,凡依本發明申請專利範園所做 之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。 【圖式簡單說明】 圖式之簡單說明 圖一為用來依據本發明所提出之實施例進行測試之記憶體的示意圖。 圖二為本發明方法的一實施例流程圖。 圖三為本發明實施例中被測試記憶體與配合使用之狀態記錄記憶體的 示意圖。 記憶體 狀態記錄記憶體 圖式之符號說明 10 20

Claims (1)

  1. 200529241 拾、申請專利範圍 環境下的完整性,該方法 包U法,物猶—記鐘在複數個操作 對欲測試的—測試條件設定複數個操作和. 該複數個操作環境τ對該記憶體:. 以及 比較於該複數個操作環境下進行__^、=果, 2. 3. 含=專利第1項所述之方法’其中對該記憶體進行測試的步驟另包 於母-個操作環境下對該記憶體執行—内建自我測試。 如申請專利第2項所述之方法,其另包含有: 依據該=建自我測試的結果對—狀態記錄記憶體進行標示動作,i ^ :,该狀態記錄記憶體係對應於該記憶體;以及 八 δ己錄於每一個操作環境下該狀態記錄記憶體的内容。 環境係分別對應於 4· 請專利第1項所述之方法,其中該複數個操作 複數個不同的供應電壓。 述之方法’其中該複數個操作環境係分別對應於 包 6·=請專利第i項所述之方法,其中對該記憶體進行測試的步驟另 檢測該記憶體中缺陷的存在狀況。 驟另包含有·· 如申請專利第6項所述之方法,其中記錄測試結果的步 12 200529241 量0 圮錄於該記憶體中所檢測到的缺陷的數 8·如中請專卿7項所述之方法,其中比較測試結果的 判斷於該複數個操作環境下所檢測到的缺陷數量是否相等。。含有· 驟另包含有: 9.如申請專利第6項所述之方法,其中記錄測試結果的步 記錄於該記憶體巾所檢卿的每—個缺陷的位置。^ 判__個:ίί下方所 以 11. -種方法,用來__記憶體的完整性,該方法包含有· 於一第一,作環境下對該記憶體進行測試;. · 果; 記錄於該第-操作環境下對該記㈣進行測試的—第 於-第二操作環境下對該記憶體進行測試; ’、〜α 記錄於^二操作環境下對該記赌進行測試的—第二測試結果以 比較該第一測試結果與該第二測試結果。 12•如申請專利㈣項所述之方法,其中於該第一 該記憶體進行測試的步驟另包含有:弟―“作%境下對 對該記憶體執行一内建自我測試。 13.如申請專利第12項所述之方法,其另包含有: 依據該内建自我測試的結果對一狀一 :坌該狀態記錄記憶體係對應於該:憶體:二不動作,其 記錄弟—與該第二操作環境下該狀態記錄記憶體的内容。 14·如帽專利第11項所述之方法,其中該第一觸二操作環境的差異 13 200529241 係在於兩者具有不同的供應電壓。 15.如申請專利第11項所述之方法,其中該第一與該第二操作環境的差異 係在於兩者具有不同的溫度。
    14
TW093118607A 2004-02-20 2004-06-25 Method for determining integrity of memory TWI234166B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/708,276 US7496817B2 (en) 2004-02-20 2004-02-20 Method for determining integrity of memory

Publications (2)

Publication Number Publication Date
TWI234166B TWI234166B (en) 2005-06-11
TW200529241A true TW200529241A (en) 2005-09-01

Family

ID=34860636

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093118607A TWI234166B (en) 2004-02-20 2004-06-25 Method for determining integrity of memory

Country Status (2)

Country Link
US (1) US7496817B2 (zh)
TW (1) TWI234166B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7496817B2 (en) 2004-02-20 2009-02-24 Realtek Semiconductor Corp. Method for determining integrity of memory
US7149931B2 (en) * 2004-02-25 2006-12-12 Realtek Semiconductor Corp. Method and apparatus for providing fault tolerance to memory
US20050210205A1 (en) * 2004-03-17 2005-09-22 Chang-Lien Wu Method for employing memory with defective sections
US8418005B2 (en) * 2010-05-06 2013-04-09 Hewlett-Packard Development Company, L.P. Methods, apparatus and articles of manufacture to diagnose temperature-induced memory errors
US9576682B2 (en) 2014-03-20 2017-02-21 International Business Machines Corporation Traffic and temperature based memory testing
WO2017184840A1 (en) * 2016-04-21 2017-10-26 Mastercard International Incorporated Method and system for contactless transactions without user credentials

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2673298B2 (ja) * 1987-12-17 1997-11-05 三菱電機株式会社 セルフテスト機能付半導体集積回路
US6550023B1 (en) * 1998-10-19 2003-04-15 Hewlett Packard Development Company, L.P. On-the-fly memory testing and automatic generation of bitmaps
US6374370B1 (en) * 1998-10-30 2002-04-16 Hewlett-Packard Company Method and system for flexible control of BIST registers based upon on-chip events
DE19852430C2 (de) * 1998-11-13 2000-09-14 Siemens Ag Schaltungsanordnung mit temperaturabhängiger Halbleiterbauelement-Test- und Reparaturlogik
JP3866436B2 (ja) * 1999-03-18 2007-01-10 株式会社東芝 半導体装置及びこれを備えた半導体システム
US6615378B1 (en) 1999-12-22 2003-09-02 Advanced Micro Devices, Inc. Method and apparatus for holding failing information of a memory built-in self-test
US6857092B1 (en) * 2000-08-17 2005-02-15 Xilinx, Inc. Method and apparatus to facilitate self-testing of a system on a chip
TW567414B (en) 2002-01-29 2003-12-21 Admtek Inc Dynamic built-in-self-skip method for shared memory fault recovery
US6952623B2 (en) * 2002-07-02 2005-10-04 Texas Instruments, Inc. Permanent chip ID using FeRAM
KR100759169B1 (ko) 2002-07-22 2007-09-14 엘지노텔 주식회사 네트워크 스위치의 서버관리 및 패킷 전송방법
US6781898B2 (en) 2002-10-30 2004-08-24 Broadcom Corporation Self-repairing built-in self test for linked list memories
US7009905B2 (en) * 2003-12-23 2006-03-07 International Business Machines Corporation Method and apparatus to reduce bias temperature instability (BTI) effects
US7496817B2 (en) 2004-02-20 2009-02-24 Realtek Semiconductor Corp. Method for determining integrity of memory

Also Published As

Publication number Publication date
US20050188286A1 (en) 2005-08-25
US7496817B2 (en) 2009-02-24
TWI234166B (en) 2005-06-11

Similar Documents

Publication Publication Date Title
US6768694B2 (en) Method of electrically blowing fuses under control of an on-chip tester interface apparatus
US5519333A (en) Elevated voltage level IDDQ failure testing of integrated circuits
US8159255B2 (en) Methodologies and tool set for IDDQ verification, debugging and failure diagnosis
Cockburn Tutorial on semiconductor memory testing
US7213186B2 (en) Memory built-in self test circuit with full error mapping capability
TW200529241A (en) Method for determining integrity of memory
JPS58115828A (ja) 半導体集積回路
TW200822261A (en) Method and system of analyzing failure in semiconductor integrated circuit device
CN114823402B (zh) 半导体芯片测试方法、测试系统、计算机可读存储介质
TWI220545B (en) Test method of dynamic procedure for semiconductor chip
CN116259351A (zh) 一种存储器的测试方法
CN112017726A (zh) 闪存芯片的读干扰测试方法、装置及可读存储介质
CN114974386B (zh) 非易失存储芯片数据保持能力异常测试方法
TWI384245B (zh) 測試模組、測試裝置以及測試方法
CN112309492B (zh) 内存芯片超频测试模块及其方法
US8531200B2 (en) Semiconductor device for performing test operation and method thereof
CN113917305A (zh) 一种测试方法、测试系统、电子设备和可读存储介质
CN115019872A (zh) 芯片的筛选方法
Cowan et al. On-chip repair and an ATE independent fusing methodology
US6978407B2 (en) Method and architecture for detecting random and systematic transistor degradation for transistor reliability evaluation in high-density memory
TWI865372B (zh) 記憶體測試驗證系統及記憶體測試驗證方法
JP2008082976A (ja) Fbm生成装置、fbm生成方法
TWI728161B (zh) 在多階段溫度測試期間用於連續測試器操作之方法
KR20100062527A (ko) 2개의 로딩 메모리를 이용한 메모리 디바이스의 테스트 방법 및 그 장치
CN106057248A (zh) 一种验证数据保持能力的系统及方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent