TW200522622A - Device with adaptive equalizer - Google Patents

Device with adaptive equalizer Download PDF

Info

Publication number
TW200522622A
TW200522622A TW093127771A TW93127771A TW200522622A TW 200522622 A TW200522622 A TW 200522622A TW 093127771 A TW093127771 A TW 093127771A TW 93127771 A TW93127771 A TW 93127771A TW 200522622 A TW200522622 A TW 200522622A
Authority
TW
Taiwan
Prior art keywords
sequence
sampling
sub
asynchronous
synchronous
Prior art date
Application number
TW093127771A
Other languages
English (en)
Inventor
Rob Otte
Johannes Wilhelmus Maria Bergmans
Original Assignee
Koninkl Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninkl Philips Electronics Nv filed Critical Koninkl Philips Electronics Nv
Publication of TW200522622A publication Critical patent/TW200522622A/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H04L25/03044—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure using fractionally spaced delay lines or combinations of fractionally integrally spaced taps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03477—Tapped delay lines not time-recursive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H04L2025/03611—Iterative algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H04L2025/03681—Control of adaptation

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

200522622 九、發明說明： 【發明所屬之技術領域】 本發明係關於數位傳輸及記錄領域。本發明之一或多個 貫施例關於一種用於非同步的基於LMS之調節性等位之新 穎拓撲。 【先前技術】 以引用的方式倂入本文之1；3 5,999,355揭示一非同步接 收裔，其包含一耦接至一取樣率轉換器（SRC)之具有Ts秒子 取樣間隔的子取樣延遲線等位器（tapped delay line equalizer)。對等位器係數之控制係基於LMS(最小均方）演 算法，且可藉由與適當誤差序列之相關來更新等位器子取 樣係數。習知LMS技術應用於同步接收器，其中誤差及子 取樣訊號序列具有相同取樣率且為相位同步的。因此，此 文獻中所描述之非同步接收器包括至少兩種措施，以確保 子取樣訊號及誤差序列具有相同取樣率且為相位同步的。 後一條件暗不誤差序列中任一等待時間應藉由相應地延遲 子取樣訊號序列來加以匹配。此等兩個規定可藉由以下步 驟來貫施·使用逆取樣率轉換（ISRC)以將原本在資料率1/τ 的同步5吳差序列轉換為具有1 /Ts之取樣率的等效誤差序 列，並使用延遲構件以產生等位器子取樣訊號序列之延遲 版本來匹配在來自4位器輸出之等效誤差序列之形成中出 現的”往返”延遲。因為SRC及逆SRC皆引入各別的時變延 遲，所以此’’往返’’延遲是時變的。該匹配延遲表示，，往返，， 延遲之預期或平均值。”往返”延遲與匹配延遲間的差異趨 96140.doc 200522622 於導致調郎方案收斂於一次最優之解決方案。此外，因為 該匹配延遲不一定為符號間隔Ts之整數倍，所以該匹配延 遲之實施可能要求某些形式的内插。除了使用ISRC以外， 此亦增加了系統之複雜性，使得該調節相關之 (adaptation-related)電路的總體複雜性超過同步基於lMS之 調節之複雜性。 已構想了另一種解決方案來克服上述問題。2002年丨1月 21日申請之本發明之相同受讓人的歐洲專利申請案 0102988.8中揭示了此種解決方案，此文獻以引用的方式併 入本文中。在此文獻中，於同步域中在一時序恢復迴路的 控制下调即等位器子取樣係數’其與us 5,999,355所提出的 於非同步域中執行該調節之解決方案相反。為達到此目 的’藉由輔助SRC將等位器輸入轉換至同步；或，且部分移 位暫存⑽aeti〇nal shift 產生子取樣訊號序列之 5 v版本將此等同步子取樣訊號序列與同步誤差序列相 、產生子取樣更新貝机，隨後經由一組積分器將其轉化 為子取樣係數。為閉合該調節迴路，藉由isrc將積分器組 1㈣換回非同㈣脈域1為子取樣係數相對於1/T及 ，兩者僅緩慢變化，所以可以—簡單可能的方式，即經 由一組鎖存器，來完成該逆取樣率轉換。 =部分移位暫存器係用以模仿等位器子取樣序列，其以 重新取樣。為使調節正確進行，在相關前將部分移 位暫存器輸出與誤差序列 相應刀3：相位同步，意即，其 不應相對於實際的重新取揭 取樣子取樣訊號序列有顯著延遲。 96140.doc 200522622 對於固U部分移位暫存器而言，僅能在有限的超取樣 (㈣：rnpllng)率T/Ts範圍内滿足此條件。發明者已經由實 驗而意識到必須將可允許範圍限制於± 5 %來獲得可接受二 延遲U，目前及將來的記錄系統及數位傳輸系統二展 不一更大範圍，且該問題之_解決方案可為：將整個範圍 ::分為：區間，且針對每一子區間使用單一部分移位暫存 益。仏官使用複數個部分移位暫存器之解決方案解決了與 工作超取樣率（0Ρ⑽ting GV⑽mpling mi。)之範圍相關聯 的mi冑，但其最終可導致時序恢復迴路之—相當複雜 的貫施。 【發明内容】 因此，本發明者已找到一種設計，其克服了與本文中所 描述之兩個先前技術系統相關聯之問題，同時提供一種就 其實施而言另人滿意的折衷。因此，本發明係關於一種包 括調節性等位器之裝置，該調節性等位器具有等位器子取 樣係數及相應子取樣訊號值之向量，且組態此裝置以便傳 遞一彳寸自以非同步資料率提供之輸入序列的非同步等位化 序列。该裝置亦包括一主取樣率轉換器，其以與所謂非同 步資料率非同步之鮑率將非同步等位化序列轉換至同步 域。一誤差偵測器自同步等位化序列獲取一誤差序列，以 後控制迴路使用該誤差序列來控制對等位器子取樣值之向 ϊ的更新。為此目的，該控制迴路包含將等位器子取樣係 數之向量轉換至同步域之次級取樣率轉換器之配置。一旦 向里被轉換至同步域’將其與誤差序列相關，且基於該相 96140.doc 200522622 關，一調節配置控制在非同步域中等位器子取樣係數之更 新向量的產生。 本發明描述了Μ所提及之解決方案的替代解決方案。 本發” w前提：可基於等位器子取樣值之向量而 非如歐洲文獻所提出之等位器輸人序列來進行與誤差序列 之相關。因此’存在於歐洲文獻所詳述之結構内的取樣率 轉換器可由本發明之取檨率艎她 、 —^ ^ <取银半轉換裔之配置所取代。此等替 代看似增加了結構的複雜性，然而該配置内之取樣率轉換 器為類似的且在相同取樣相位操作。此允許簡化實際實 施^吏料個取樣率轉換器可部分合併（尤其就其控制部分 而5 ) °而且’與其中假訊及雜訊抑制可影響位元誤差率的 先前技術之取樣率轉換器相_，可以更簡單之方式實施 每-個別取樣率轉換器。實際上，此兩種障礙，假訊及雜 訊’對於控制路徑而言實質上是不重要的，因為假訊及雜 訊抑制不影響穩定狀態的等位器子取樣係數，從而允許使 用簡單的取樣率轉換器（如在本發明中）。另外，使用與各別 等位器子取樣訊號值相關聯的個別取樣率轉換器可在等位 器僅有少許係數之系統中顯得更簡單。 【實施方式】 圖1是-用於數位傳輸及記錄系統之習知非同步基頻帶 系統100。系統100包含（例如）—基頻帶接收器。系統1〇〇以 鮑率1/Τ自-接受到的訊號R⑴產生一資料序列Ak。接受到 的訊號R⑴被施加於一主要功能為抑制頻帶外雜訊的類比 低通濾波益LPF 110。藉由以一與資料率1/τ非同步的晶體 96140.doc 200522622
控制自由振盪取樣率（cryStal_contr〇lle(i free-running sampling rate) 1/Ts操作之類比數位轉換器（ADC)丨2〇，將LpF 110輸出數位化，且該非同步資料率17丁8高至足以防止假 /訊。將ADC'120之輸出以取樣率1/Ts施加至等位器13〇。主傳 輸路徑中之第一取樣率轉換器（SRC)14〇產生一等效同步輸 \/出等位化序列，其用作傳遞資料序列之位元偵測器15〇 的輸入。SRC 140係包含於圖！中未明確描述的一時序恢復 迴路中。 為應付系統100之參數變化，等位器13〇通常需針對新環 境具有調節性。因此，藉由誤差構成電路16〇自位元誤差偵 測器150提取誤差資訊，且此誤差資訊被用於經由一控制模 組180而控制對等位器130之等位器子取樣係數的向量之更 新。該誤差資訊的產生發生在同步時脈域内，而對調節之 控制則發生在非同步域内。藉由耦接至控制模組1 8〇之輸入 的逆向SRC 170將該誤差資訊轉換至非同步域。控制模組 1 80基於接受到的非同步誤差資訊而獲取一控制訊號，且導 致對等位器130之設定的更新。等位器13〇可為具有丁8秒子 取樣間隔之子取樣延遲線或有限脈衝響應濾波器。對其設 定之更新可包括對其子取樣係數的更新。
現有非同步調節技術在某些情況下係基於最小均方 (LMS)演算法。藉由LMS，用於等位器130子取樣係數之更 新資訊係藉由將子取樣訊號序列與一適當誤差序列交又相 關而獲得。要使其可行，子取樣訊號序列及誤差序列在其 取樣率及相位兩方面皆需為同步的。該第一條件可用ISRC 96140.doc -10- 200522622 170來滿足。該第二條件要求於交叉相關之前，藉由相應地 延遲子取樣訊號值序列來匹配SRC 140、位元偵測器150、 誤差構成電路160&ISrC 170之總等待時間。ISRC及延遲匹 配都增加了該解決方案之複雜性。而且，因為SRC 140及 ISRC 170之時變特性，延遲匹配可能不精確。結果，調節 效能可能降級。 圖2疋一裝置2〇〇之一例示性實施例之方塊圖的一部分。 舉例而言，裝置200可包含一基頻帶接收器，圖2中展示了 其一部分，即執行數位等位化的部分。裝置2〇〇包含一克服 上述一些缺點之調節結構。裝置200包含以下功能模組。首 先，一調節性等位器21 〇接收一先前藉由一 ADC以非同步取 樣率l/Ts加以數位化之非同步輸入序列尺11。在操作中，等 位器210加載有專位器子取樣訊號值之向量v n，子取樣間隔 為Ts。等位器210耦接至第一取樣率轉換器SRC 212及誤差 產生器214，該誤差產生器包含一自所接收之輸入序列如 提供一輸出通道資料序列Ak之位元偵測器2丨6。裝置2〇〇進 一步包含一用於調節性等位之調節迴路234。 迴路234包含一第二SRC 230、 一可選用延遲組塊232、一 第一倍增器222、一第二可選用倍增器224、一積分器配置 226及-時間内插器（temporal interp〇lat〇r)228。迴路⑽藉 由將等位器子取樣訊號值之向量Vn與產生於模組214中之 誤差訊號序列相關而產生子取樣更新資訊。誤差及等位器 子取樣訊號值具有相同取樣率且為相位同步的，且因此誤 差 遲子取樣訊號值 訊號Ek中之任何等待時間應由相應地延 96140.doc -11 - 200522622 之向量V η而得以匹配。 序列Rn表示藉由對（例如）來自記錄通道（rec〇rding channel)之類比重放訊號進行定期取樣所獲得之序列。取樣 在自由振盈時脈率1 /Ts下執行，其一般不等於資料率1 /τ。 使序列Rn通過具有Ts間隔子取樣之等位器21 〇，以在其輸出 處產生一等位化序列γη。等位器21〇可為FIR(有限脈衝響應） 橫向濾波器或任一包含線性組合器之等位器。等位器21〇將 記錄或傳輸通道之響應成形為一規定目標響應，且調節雜 訊頻譜。等位器210移除通道干擾及假訊效應。SRC 212將 Ts間隔的等位化序列Υη轉換成一提供於誤差產生器214之 輸入處的等效Τ間隔序列Xk。該Τ間隔序列Xk被同步至通道 資料序列Ak之資料率1 /τ。假定包含於誤差產生器214内之 位偵測器2 16產生正確決策，則資料序列Ak與其估計值是 相同的。因此，誤差產生器214或更準確地說内置位元偵測 器2 16之輸出表示為Ak。已達成一致的是：偶然的位元誤差 並不顯著影響系統之效能。 或者，在傳輸開始時，一預定資料序列（通常稱為序文或 訓練序列）可先於實際資料序列Rn,以便使初始調節基於此 預定資料序列之一複本，其可儲存或合成於裝置200本端處 而無任何位元誤差。在所謂的訓練模式中執行初始調節階 丰又且旦调節迴路已收斂，就切換至如圖2所呈現的決策 導向操作模式是習慣作法。雖然此處未描述，但應瞭解本 發明亦包含上述訓練模式。 組態控制迴路234以調節性地更新使用LMS技術判定等 96140.doc 200522622 位器子取樣係數之控制向量序列Sn。在控制迴路234中執行 之所有數位操作（其中某些在下文描述）可藉由執行相應電 腦指令之微處理器而實現。在圖2中，組塊間的粗箭頭表示 向量訊號，而細箭頭表示純量訊號。 在此例不性實施例中，控制迴路234包含以下元件·· -取樣率轉換器之配置23〇，其用於分別將等位器子取樣 訊號值之向量Vn的要素以資料率1/τ轉換至一中間向量序 列Ik， -可選用延遲子取樣232，其用於相對於誤差序列扯而延 遲中間向量序列Ik以獲得一中間延遲向量序列Jk， -倍增器222，其用於用中間向量序列Jk來乘誤差序列，· -可選用倍增器224 -修正器226，其自誤差序列Ek與中間向量序列几之間的 相關以資料率1 /T產生同步控制資訊向量Zk， -及時間内插器228，其用於獲取在非同步時域中的控制 向量序列Sn，該序列最終用於控制對等位器子取樣係數之 更新。 藉由包含與向量序列Vn之每一分量相關聯的個別取樣率 轉換器之配置230,將等位器子取樣訊號值向量序列… 轉換至同步資料率域。因此，配置23〇包括與等位器2i〇所 進行之子取樣-樣多之個別SRC，意即可藉由組合該等相 同取樣率轉換器之共同功能（諸如控制功能）來簡化配置230 之N個實體實施。因此可達成一簡單實施。 為說明此等簡化’圖3描述了 一取自j.w. Μ·…哪臓之 96140.doc 13 200522622 ’’數位基頻帶傳輸及記錄（Digital Baseband Transmission and Recording)’’（Kluwer Academic Publishers，1996)之附錄 9A的典型取樣率轉換器300。轉換器300之定步元件為一數 值控制的振盪器（NCO)310,其頻率由NCO控制訊號305來控 制。NCO 310之輸出具有一整數部分350及一分數部分360。 整數部分350用來限定連續樣本之一窗口，該窗口係在樣本 選擇器組塊330中選自傳入訊號V(n)。隨後，選定的樣本窗 口被施加至一内插器340，該内插器之係數根據分數NCO部 分360來選擇。整數部分350及分數部分360對於圖2中所有 SRC是相同的，且因此只需單個NCO 330。此外，内插係數 是相同的，各別内插器340完全執行相同轉換，且原則上僅 使用單個實體内插器340並針對N個各別訊號分量將其重複 使用N次可以滿足要求。此等選擇均有助於簡化配置230之 實體實施。 為了達成高延遲精度及對假訊成份及頻帶外雜訊之充分 抑制，可能需要SRC 212以服從高精度要求。包含於SRC 212 内之内插器傾向於複雜，且傾向於在整體上增加取樣率轉 換器212之複雜性。相較而言，配置230之取樣率轉換器無 需達成對假訊成份及頻帶外雜訊之較大抑制，因為此等兩 種非自然訊號不影響穩定狀態等位器設定，且由此不影響 位元偵測器21 6之效能。因此，包含於配置230内之内插器 可比SRC 212内之内插器簡單得多，且因此整個配置230可 比SRC 212内之内插器簡單得多，且尤其若以上概述之簡化 亦被解決，則整個配置230之複雜度可比SRC 212小N倍以 96140.doc -14- 200522622 上。對於小的N而言，事實上配置230之整體複雜性可與SRC 212的複雜性相較或比其更小。 藉由配置230產生之中間序列Ik在同步域内，且可視情況 在組塊232中以一預定延遲將其加以延遲以獲得延遲的中 間序列Jk。延遲組塊232引入預定延遲以補償經由SRc 212 及疾差構成電路2 14之訊號主路徑之任何操作延遲。此預定 延遲僅取決於SRC 212及誤差構成電路214之實施，且因此 其為精確可知的而無關於裝置2〇〇之實際操作參數。
由修正器226產生之同步控制向量序列Zk獲取自交又乘 積ek.Jk，其中Jk是獲取自向量序列Vn的在同步域中的中間 延遲向量序列。向量Zk可具有Ni個分量且可由修正器 中所包含之一組Ni個積分器產生。 表示為Z〆的在修正器226之輸出處的變數遵循以下數與 關係式（1): 予 + μν， i=〇5...3N-l ⑴ 其中：
-zki是在時刻k時第J•個積分器之輸出 -μ是-小標度因子(或步長），其W定閉合迴路 是在疊代k時之子取樣誤差估計值，且 -N是等位器子取樣數。 根據LMS機制 Ak1=ek . Jk.j5 其中： 以下數學關係式（2)給出估計值△〆·：
(2) -ek是SRC 212之輸出與 所要偵測器輸入dk: :(a*g)k 之間 96J40.doc -15- 200522622 的誤差’ gk是儲存於組塊218中的用於等位器調節之目標響 應， -Jk-j是轉換至資料率1/T之等位器子取樣值之向量vn的延 遲版本的一分量。 應注思的疋方私式（2)及圖2只描述了自誤差序列jgk及向 量Vn獲取子取樣誤差估計值之各種可能途徑之一。舉例 而言，可將兩個序列Ek或Vn中任一序列量化，以便簡化控 制迴路234之實施，且方程式（2)中之乘法運算可由一選擇性 更新機制所取代。 圖2展示了每T秒鐘（同步域）更新修正器226之輸出處的 同步控制向量序列Zk，而因為等位器在非同步域中操作， 可能需每Ts秒鐘更新等位器子取樣係數。藉由時間内插模 組228執行必要的時基轉換，以自修正器226及其積分器組 之輸出處的同步控制向量序列Zk獲取取樣率為丨/Ts的非同 步控制向量序列Sn。因為子取樣值僅相對於兩種取樣率緩 慢變化，所以時間内插可以一簡單可能的方式實行，例如 藉由執行第零階内插之一組鎖存器。當Ts偏離於丁太多時， 會產生一可能需要空間内插之額外問題。就此問題，參考 先則以引用的方式併入本文中之歐洲專利申請案 010298 8.8。此文獻描述一種可能的空間内插實施，其可變 換至圖2之實施例。 本文提供之諸圖式及其描述說明而非限制本發明之範 牛例而5，可1化圖2中之誤差序列Ek至一個位元之大 小，以便進一步簡化裝置200之實施。而且，若誤差序列处 96140.doc 200522622 是著色的d) ’則可將適當濾波器插人相關器M2之兩 個輸入刀支中任一者中或兩者中，以便改良調節效能。 對於热習此項技術者而言报明顯衆多其它替代實施例均 屬於附加之中請專利範圍之範田壽。在此問題上作出以下結 束^論° #由硬體項目或軟體項目或兩者，存在衆多實^ 功此之方式。舉例而言，此處提供之圖式為概略的，每一 個僅表示-個實施例。因此，儘管―圖式將不同功能展示 為不同組塊，但此絕不排除單個硬體或軟體項目執行若干 力月b其亦不排除由硬體項目的組合或軟體項目的組合或 兩者的組合來執行一功能。 【圖式簡單說明】 圖1是内置有非同步調節性等位器之裝置的習知方塊圖； 圖2是本發明之裝置的一替代結構；及 圖3是一取樣率轉換器之例示性實施例。 圖式中具有類似或相應特徵之要素由相同參考數字加以 識別。 【主要元件符號說明】 100 非同步基頻帶系統 110 低通濾波器 120 類比數位轉換器 130 等位器 140 取樣率轉換器 150 位元偵測器 160 誤差構成電路 96140.doc -17- 200522622 170 逆向取樣率轉換器 180 控制模組 200 裝置 210 調節性等位器 212 第一取樣率轉換器 214 誤差產生器 216 位元偵測器
218 組塊 222 倍增器 224 可選用倍增器 226 積分器配置/修正器 228 時間内插器 230 取樣率轉換器之配置 232 可選用延遲組塊 234 調節迴路
305 NCO控制訊號 310 數值控制振盪器 330 樣本選擇器組塊 340 内插器 350 整數部分 360 分數部分 96140.doc -18-

Claims (1)

  1. 200522622 十、申請專利範圍： 1. 一種裝置，其包含 一調節性等位器 成傳遞一得自一以 同步等位化序列； 其具有等位器子取樣係數，且組態 非同步資料率提供的輸入序列的非 取樣率轉換為，其用於以一與該非同步資料率非 同步之同㈣率將該非同步等位化序列轉換成一同步等 位化序列； 。吳差谓測器’其用於自該同步等位化序列判定一同 步誤差序列； 一控制迴路，其組g成控制對該等等位ϋ子取樣係數 之一更新，該控制迴路包含·· 次級取樣率轉換器的一配置，其用於將分別與該等等 位器子取樣係數相關聯之等位器子取樣值之一向量轉換 至同步域； 一相關器，其用於將該誤差序列與轉換至該同步域之 等位器子取樣值之該向量相關； 一修正配置，其用於致使在非同步時域中一控制訊號 之產生’導致對該等等位器子取樣係數之一更新，該 控制訊號係基於該相關而產生。 2·如請求項1之裝置，其中該修正配置包含： 至少一積分器，以自該相關產生一更新資訊； 一時間内插器，以藉由將該更新資訊轉換至該同步域 而產生6亥控制訊说’且遠控制訊號被饋送回至該等位 96140.doc 200522622 器^致對該料位好取樣係數之該更新。 件。、、員2之^置，其中該時間内播器包含第零階内插構 4. 如响求項2之裝置，其中該時間内插器包含與該更新資訊 之一为量相關聯之至少一鎖存器。 5. 如請求項丨之裝置，其進—步包含： ▲ ^遲組塊，其以—延遲來延遲該同步等位化序列， «亥延遲係基於—由該主取樣率轉換器所引人之功能 來判定。 6.
    一種系統，其包含： =用於經由一通信通道傳輸—通信訊號之傳輸器； 一用於自料料道提取該通信訊號之接收器， 收器包含： 凋即性等位器’其具有等位器子取樣係數，且組態
    成傳遞―得自―以―非同步資料率提供且獲取自該通信 訊號的輸入序列的非同步等位化序列； 主取樣率轉換器，其用於以—與該非同步資料率非 同步之同步鮑率將該非同步等位化序列轉換成—同步等 位化序列； 决差m ’其用於自該同步等位化序列判定一同 步誤差序列； 才二制1Q路’其組態成控制對該等等位器子取樣係數 之一更新，该控制迴路包含： -人級取樣率轉換器的_配置，其用於將分別與該等等 96140.doc -2- 200522622 位器子取樣係數相關聯之等位器子取樣值之一向量轉換 至同步域； 一相關’其用於將該誤差序列與轉換至該同步域之 等位器子取樣值之該向量相關； 一修正配置，其用於致使在非同步時域中一控制訊號 之一產生，導致對該等等位器子取樣係數之一更新，該 控制訊號係基於該相關而產生。 7· 一種等位器調節方法，該方法包含： 使用4位器子取樣係數等位化一以一非同步資料率提 供之輸入序列，導致一非同步等位化序列； 以一與该非同步資料率非同步之同步鮑率將該非同步 等位化序列轉換成一同步等位化序列； 自遠同步等位化序列判定一誤差序列； 控制對該等等位器子取樣係數之一更新，該控制包含： 將分別與該等等位器子取樣係數相關聯之等位器子 取樣值之一向量轉換至同步域； 將該誤差序列與轉換至該同步域之等位器子取樣值 之該向量相關； 致使在非同步時域中一控制訊號之一產生，導致對 族等等位裔子取樣係數之一更新，該控制訊號係基於該 相關而產生。 8· —種用於一計算一組指令之裝置的電腦程式產品，當將 其載入該裝置時，其導致該裝置執行如請求項7之方法。 9 ·種用於執行一電腦程式之訊號，該電腦程式係配置成 執行如請求項7之方法。 96140.doc
TW093127771A 2003-09-16 2004-09-14 Device with adaptive equalizer TW200522622A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP03300118 2003-09-16

Publications (1)

Publication Number Publication Date
TW200522622A true TW200522622A (en) 2005-07-01

Family

ID=34307043

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093127771A TW200522622A (en) 2003-09-16 2004-09-14 Device with adaptive equalizer

Country Status (7)

Country Link
US (1) US20070058763A1 (zh)
EP (1) EP1665263A1 (zh)
JP (1) JP2007506325A (zh)
KR (1) KR20060081412A (zh)
CN (1) CN1853233A (zh)
TW (1) TW200522622A (zh)
WO (1) WO2005027117A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101478330B (zh) * 2009-01-09 2012-08-08 重庆金美通信有限责任公司 超短波高速电台快速自适应均衡模块及其方法
KR102012686B1 (ko) 2012-12-13 2019-08-21 삼성전자주식회사 ＯＯＫ（Ｏｎ－Ｏｆｆ Ｋｅｙｉｎｇ） 수신기에서 디씨 오프셋（ＤＣ Ｏｆｆｓｅｔ） 변화에 강인하게 비트 시퀀스를 검출하는 방법 및 장치
CN111245499B (zh) * 2020-01-08 2021-07-27 西安电子科技大学 基于预整形的时域并行分数间隔均衡器及均衡方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999355A (en) * 1996-04-30 1999-12-07 Cirrus Logic, Inc. Gain and phase constrained adaptive equalizing filter in a sampled amplitude read channel for magnetic recording
KR100925670B1 (ko) * 2001-10-31 2009-11-10 코닌클리케 필립스 일렉트로닉스 엔.브이. 제로포싱 기반 적응형 비동기 수신기
US7248630B2 (en) * 2001-11-21 2007-07-24 Koninklijke Philips Electronics N. V. Adaptive equalizer operating at a sampling rate asynchronous to the data rate

Also Published As

Publication number Publication date
WO2005027117A1 (en) 2005-03-24
EP1665263A1 (en) 2006-06-07
US20070058763A1 (en) 2007-03-15
CN1853233A (zh) 2006-10-25
JP2007506325A (ja) 2007-03-15
KR20060081412A (ko) 2006-07-12

Similar Documents

Publication Publication Date Title
TWI262685B (en) Receiver, digital system, equalizer adaptation method and computer readable recording medium
KR100925670B1 (ko) 제로포싱 기반 적응형 비동기 수신기
Gardner Interpolation in digital modems. I. Fundamentals
US7274762B2 (en) Calculation circuit for calculating a sampling phase error
JPH0590904A (ja) 制御信号発生回路
Kim et al. Design of optimal interpolation filter for symbol timing recovery
Fu et al. Trigonometric polynomial interpolation for timing recovery
TW200522622A (en) Device with adaptive equalizer
US7920649B2 (en) Recovering precoded data using a Mueller-Müller recovery mechanism
US7280614B2 (en) Synchronization and equalization device for a digital transmission system receiver
JP6610742B1 (ja) 適応等化装置、適応等化方法及び通信装置
KR100957181B1 (ko) 간섭없는 엘엠에스 기반 적응형 비동기식 수신기
EP3285448B1 (en) Symbol synchronization method and apparatus
Mario et al. Design and simulation of QPSK reconfigurable digital receiver