TW200522152A - Nano-electronic devices using discrete exposure method - Google Patents

Description

200522152 玫、發明說明： 【發明所屬之技術領域】 本發明係關於一種製作奈米電子元件之 方法製作之奈米電子元件之結構，尤指—種單電：：用該 之製作方法與結構。 n+電晶體 【先前技術】 積體電路製造技術日益進步，元件尺寸 於在-定的容積内儲存，由1970年的數千個電二，： 10到目前的千萬個電晶體組成一個晶片（Chip)的情形下，曰元口 件的消耗功率仍必須維持在可控制的幾個瓦特範圍内，： 而1的消耗功率與形成電流之電子數目成正比，而單電' 子電晶體（Single electron transist〇r，SET)因其電流為抑一 電子所形成，故其消耗功率相對地也非常的低，所以=電 15子電晶體將成為未來幾千萬個電晶體組成—個晶片，為Μ 世紀新-代電子元件的主流。傳統金氧半場效應電晶體主 要取其為快速傳輸電路及可為輸出介面之功能，而單電子 電晶體則取其具低消耗功率及高密度組裝之優點，用此兩 類元件來作彈性地配合，則可擁有高速率、低消耗功率與 2〇尚tl件密度之積體電路。目前單電子電晶體之研究，以材 料上來區分，大約可分為四類，分別為（1) m_v族材料、 ⑺金屬材料、（3)超導體材料及⑷石夕材料，其中以石夕材料 較能配合VLSI和ULSI積體電路未來的發展。 200522152 單電子電晶體的基本結構是一奈米級尺寸的量子島透 過牙遂阻障連接到兩個電極，另有第三個靠近量子島的電 極’該第三個電極是用來控制量子島的電位。單電子電晶 體應用庫倫阻斷效應可操控個別電子的運動，元件的功率 損耗非常低；除此，奈米級單電子電晶體面積很小，將可 製作70件密度高於已有的積體電路元件密度，因此單電子 電晶體是快速發展的奈米電子元件中不可缺少的一員。 ίο 15 應用半導體製程技術製作出石夕基材單電子電晶體之先 前技術中，僅適用於開發單個量子島的單電子電晶體。當 元件密度增大時，將會伴隨元件間信號交互影響現象^ 大k將會限制奈米電子元件繼續縮小的影響因素之一， 因此取近對於多量子島間的交互作用研究及其相關應用也 引起相當多的注意。在單個量子島的單電子電晶體中，

Ya獅Takahash^ 1997年美國專利號5，_，154『利用熱氧 化製作庫倫阻斷部位之方、本 ^ t 辦丨位之方法 Meth〇d of Manufacturi

Cou-b B〗Gekade EWnt如吨The酿丨⑹加聰』提出 -種以石夕薄膜層形狀定義的單電子電晶體的方法 戶 =該方法在半導體材f基座2上以離子佈植 氧 化層3’再以熱氧化形成一氧化石夕層5，故： 潛氧化層3與氧化石夕層5間，再以敍刻製作細续二、 個電極1 1與12於矽薄膜4上，兮έ始 :〇〇 '、兩 朽if wm腊、μ、、、田次可提供單個量子島用以 盡以门w 里ϋ疋糟由熱氧化時細線上會 產生不同的應力造成氧化速度不同，其 電極端的寬度較窄而形成量+ ^ 、、、田次罪近 办成里子島與電極間的穿遂阻障，其 20 200522152 如圖2所示之剖面形狀。此種技術適合製作單個量子島的單 電子電晶體，但卻無法製作相連的大於單個量子島的多量 子島的單電子電晶體。 【發明内容】 ，發明之主要目的係在提供—種利料連續曝光製 作示^電子元件的方法，俾能容易地製作出具有單量子島 ，夕里子島之奈米電子元件，而先前之技術並無法製作出 10 早個量子島之多量子島的單電子電晶體，且其製作方 法並不受限於基材本身之材料。 本毛月之另一目的係在提供一種奈米電子元件之社 構，此結構可製力出單量子島或多量子島之單電子電Γ 體’其製程簡單，且由於具有多個量子島，在元件電路二 计上具有更大之應用空間。 15 $為達成上述目的，本發明之利用非連續曝光製作奈米 電子凡件的方法，其包括：提供一表面具有一導體或半導 體薄膜之基材，並塗覆—光阻層於該導體或半導體薄膜 上，·利用微影技術曝光該光阻層，其中設計之 為 至少一非連續之量子點、一第一電極圖樣、與一第二= 圖樣八中β些ϊ子點為線性排列，並夾置於該第一電極 圖樣/、孩第一電極圖樣之間；以及蝕刻該導體或半導體薄 膜，以使該導體或半導體薄膜形成相連接之一量子島群， 其包含至少一量子島與至少二穿遂阻障於每一該量子島之 200522152 ::則，該量子島群之二末端分別與一第一電極以 _ 電極相連接，嗜吾；抓+ 乐一 、V 子點之寬度大於該些穿遂阻障之寬度。 士 /、、、達成上述目I本發明之奈米電子it件之結構，係 Μ:於-基材上之—導體或半導體薄膜組成，其包括：— 兮第Si’s第一電極；至少一量子島，係'呈線性排列於 極與該第二電極之間；以及至少二穿遂阻障 ίο :於:亥些！子島之兩側，其表面寬度小於該量子島表面寬 又並用以連接該量子島與量子島、該量子島與該第-電 極〜或4里子島與該第二電極；#中該量子島係由微影技 術疋義至j -非相連之量子點製作形成，該些穿遂阻障 由微影技術之近接效應形成。 /、 【實施方式】 本發明之利用非連續曝光製作奈米電子元件的方法 15中。，該基材並無限制，可為一石夕基板、玻璃基板、高分子 材料基板、或有機基板等，該導體或半導體薄膜之材料 無限制，可為單晶石夕、多晶石夕、導電金屬、或m-v族等。 於步驟（b)中’没計之微影圖樣較佳為具有3個以上之^個量 子點，以形成η-2個量子島。言亥量子點之形狀並無限制較佳 2〇為-圓形或橢圓形，亦可為其他之形狀，而在製作單電子 電晶體之庫倫阻斷部位時，該量子點需使單一電子通過餘 刻後所形成之量子島。本方法中钱刻技術需利於钱刻形成 奈米級圖樣之薄膜為主，可為電子迴旋共振钱刻㈤喻〇η Cyclotron ReSonance，ECR)或反應性離子蝕刻等。微影技 200522152 術需使光阻產生近接效應，並其解析度接近奈米級為主， 以目财技術可為電子束微影、x_光微影、微隹 影、或雷射誘發錢奈米級短紫外光微影，其中較佳為使 用電子束微影以非連續式曝光直寫於光阻層上。”、、 5 /在製程步驟上，於步驟⑷後可包含_步驟⑷，以沈積 形成一氧化絕緣層於導體或半導體薄膜上。於步驟（幻後可 再包含：步驟⑷，以形成至少一第三電極於氧化絕緣層 上，此第三電極可為主閘極與側閘極等，以控制該些量子 島之電位。 一 1〇 纟方法中’第—電極與第二電極可作為汲極或源極， 亦可作為該等量子島之外圍金屬導線。於步驟（約中，該光 阻層車乂佳為一負光阻材料，此時步驟（b)中之微影圖樣為曝 光照射圖樣。 ’^ 本發明之奈米電子元件之結構中，該基材並無限制， 15 y為一矽基板、玻璃基板、高分子材料基板、或有機基板 等，故相較於利用熱氧化法製作之量子島，其應用範圍更 廣，因其與該導體或半導體薄膜相接觸之基板無需具有一 氧化層，該導體或半導體薄膜之材料亦無限制，可為單晶 矽' 多晶矽、導電金屬、或ΙΙΙ-ν族等。第一電極與第二電 20極為半導體薄膜時，其可分別為汲極或源極，第一電極與 第二電極為導體薄膜時，其可僅為一金屬導線。在微影技 術後通常包含一蝕刻技術，以形成量子島群之結構；此微 影技術需使光阻產生近接效應，並其解析度接近奈米級為 主，以目前技術可為電子束微影、X-光微影、微焦離子束 200522152 微影、或雷射誘發電漿奈米級短紫外光微影，其中較佳為 使用電子束微影以非連續式曝光直寫於光阻層上。 :薄膜為半導體材料時，其上更可包含一氧化絕緣 層氧化纟巴緣層上再包含至少一電極，此電極可為主閘極 5或側閘極§冑膜為導體材料時，纟上更可包含一氧化絕 緣層並於適當位置開接觸窗，以使另一金屬線透過該接 觸窗與導體薄膜相接。 為能讓貴審查委員能更瞭解本發明之技術内容，特 舉二較佳具體實施例說明如下。 10 子島之簟電子雷晶髀夕事作 在本實施例中製作奈米電子元件之方法，首先提供一 基材，先利用離子佈植機植入氧氣於基材内部，形成一潛 氧化層（buried oxide layer)作為絕緣層，使該基材表面具 15有一矽薄膜，並塗覆一負型光阻層於矽薄膜上；利用電子 束微影技術直寫於光阻層，其中掃瞄圖樣如圖3所示，為一 第一電極圖樣（源極圖樣）11〇、一第二電極圖樣（汲極圖 樣）120、三個非連續之橢圓形量子點13〇,其中量子點13〇 為線性排列於第一電極圖樣丨1〇與第二電極圖樣12〇之間； 20之後顯影該光阻層，由於在微影時會產生近接效應，造成 顯衫後里子點130相連接如圖4a所示，亦即入射電子在光阻 中及電子到達基板後反彈回光阻層的散射（scattering)，造 成電子束密度呈高斯分佈，此電子束微影技術之近接效應 %度會與電子束照射量、量子點大小、及能量等有關；餘 25刻後如圖4b所示，矽薄膜形成之量子島21丨二側具有二穿遂 11 200522152 阻障212,此二穿遂阻障212分別與接觸點2i3相接連，再分 別與第-電極220以及第二電極23G相連接，其中穿遂阻障 212之寬度h小於量子島211之寬度R，且該接觸點213係位 於其中二個橢圓形量子點130之下方形成。最後利用反應性 5離子姓刻技術敍刻石夕薄膜。最後沈積—閑極氧化層於石夕薄 膜上，再形成一多晶矽閘極於該閘極氧化層上，並對應於 該量子島211之上方，即為一具有閘極、㈣、與源極之單 電子電晶體。 10實施例2:雙量子島之單雷手電晶體之 在本實施例中製作奈米電子元件之方法，首先提供一 基材，先利用離子佈植機植入氧氣於基材内部，形成一潛 氧化層（buded oxide layer)作為絕緣層，使該基材表面具 有一矽薄膜，並塗覆一負型光阻層於矽薄膜上；利用X-光 15微影技術圖樣化光阻層，如圖5所示，其中曝光之光柵圖樣 具有一第一電極圖樣（源極圖樣）110、一第二電極圖樣（汲 極圖樣）120、四個非連續之橢圓形量子點13〇，其中這些 量子點130為線性排列於第一電極圖樣丨丨〇與第二電極圖樣 120之間；光阻層顯影時即如圖6a所示，由於光學繞射效 20應^成在微影時產生近接效應’最後利用反應性離子钱刻 技術蝕刻矽薄膜，如圖6b所示，使矽薄膜形成一量子島群 210,包含兩個量子島211與兩個接觸點213，其中量子島211 之二側具有因近接效應所產生之三個穿遂阻障212，其中一 穿遂阻障212位於二量子島211間，另外二穿遂阻障212分別 25與一接觸點213相接連，接觸點213因近接效應再分別與第 12 200522152 一電極220與第二電極230相連接，其中穿遂阻障212之寬产 h小於量子島211之寬度R，且該接觸點213係位於其中二個 橢圓形量子點130之下方形成。最後沈積一閘極氧化層於石夕 薄膜上，再形成二個多晶矽閘極於該閘極氧化層上，並對 5應於該量子島211之上方，即為具有雙閘極、汲極、與源極 之單電子電晶體。 上述實施例僅係為了方便說明而舉例而已，本發明所 主張之權利範圍自應以申請專利範圍所述為準，而非僅限 於上述實施例。 10 【圖式簡單說明】 圖1係驾知利用熱氧化製作奈米電子元件之庫倫阻斷部位 方法之示意圖。 圖2係s知利用熱氧化製作奈米電子元件之庫倫阻斷部位 15 方法之剖視圖。 圖3係本么明製作奈米電子元件之微影設計圖樣一較佳實 施例之示意圖。 圖4a係本毛曰月製作奈米電子元件之庫倫阻斷部位結構一較 佳實施例之光阻顯影後SEM圖。 20圖4b係本發明製作奈米電子元件之庫倫阻斷部位結構一較 佳實施例之俯視圖。 $ 5係本發明製作奈米電子元件之微影設計圖樣另一較佳 實施例之示意圖。 13 200522152 阻斷部位結構另 圖6a係本發明製作奈米電子元件之庫倫 較佳實施例之光阻顯影後SEM圖。' 電子元件之庫儉阻斷部位結構另 圖6b係本發明製作奈米 較佳實施例之俯視圖。 5 【圖號說明】 2 基座 5 氧化矽層 1〇 細線 11 〇第一電極圖 21〇量子島群 213接觸點 3 潛氧化層 6 閘極 11 電極 120第二電極圖 211量子島 220第一電極 4 石夕薄膜 12 電極 13〇量子點 212穿遂阻障 230第二電極

Claims (1)

1. 200522152 拾、申請專利範圍： i 一種利用非連續曝光製作奈米電子元件的方法I 包括： 〃 ⑷提供-表面具有—導體或半導體薄膜之基材，並塗 覆光阻層於該導體或半導體薄膜上； 、（b)利用微影技術曝光該光阻層，其中設計之微影圖樣 為至^ #連續之量子點、一第一電極圖樣、與一第二電

   極圖樣#中邊些s子點為線性排列，並夾置於該第一電 極圖樣與該第二電極圖樣之間；以及 10 (c)姓刻，¾導體或半導體薄膜，以使該導體或半導體薄 膜形成相連接之-量子島群，其包含至少__量子島與至少 二穿遂阻障於每-該量子島之兩側，該量子島群之二末端 分別與一第一電極以及一 度大於該些穿遂阻障之寬度。 第二電極相連接，該量子點之寬 15 •纟巾"月專利範圍第1項所述之方法，其中於步驟（b)

   中，該量子點之數目係為3個以上。 3. 如申請專利範圍第丨項所述之方法，其中於步驟⑻ 中’該ϊ子點之形狀為一圓形或橢圓形。 4. 如申請專利項所述之方法，其中於步驟⑻ 20中，該量子點之大小係使單一電子通過，以形成一單電子 電晶體之一庫倫阻斷部位。 5.如申請專利範圍第1項所述之方法，其中於步驟⑷ 中。亥餘刻方式為電子迴旋共振勉刻⑻ectr〇n Cycl〇tr〇n Resonance，ECR)或反應性離子蝕刻。 15 200522152 之方法，其中於步驟（a) 向分子材料基板、或有 6·如申請專利範圍第1項所述 中该基材為一石夕基板、玻璃基板、 機基板。 7_如申請專利範圍第丨項 ^ ^ m ^ ^ 1之方法，其中於步驟（a) 5中5亥涂體或半導體薄膜之材料為罡曰 ^ ^ 叶馬早晶石夕、多晶矽、導雷金 Μ ^ 4πΐ-ν^ 〇 /日日/令电贪 8.如申請專利範圍第1項所述之方法，1中於步驟（c 後更包含一步驟（d)，以形成—氣 、 ·

   體薄膜上。 虱化絕緣層於該導體或半導 10 15 9·如申請專利範圍第8項 从击θ人卜 T化之方法，其中於步驟（d) 後更包含一步驟（e)，以形成至少一 ^ , 4 苐二電極於該氧化絕緣 層上，用以控制該等量子島的電位。 10.如申請專利範圍第8項所述之太土甘士 .冲地 只尸77述之方法，其中於步驟（c) 中’遠第—電極與該第二電極為沒極或源極。 U·如申請專利範圍第8項所述 山分、μ ^ 只尸叮迅之方法，其中於步驟（a) 中’ 5亥光阻層為一負光阻材料

   曝光照射圖樣。 使乂驟⑻中之微影圖樣為 12 ·如申睛專利範圍第1項 甘士 # ^ _ 只吓延之方法，其中於步驟（a) 中，该微影技術為電子束微影、Χ-光矜^、^ # ^ Λ尤倣衫、彳政焦離子束微 影、或雷射誘發電漿奈米級短紫外光微影。 13.種奈米電子兀件之結構，係由位於—基材上之一 導體或半導體薄膜組成，其包括·· 一第一電極； 一第二電極； 16 200522152 至少一量子島，係呈線性排列於該第—電極與該第二 電極之間；以及 至少二穿遂阻障，係位於該些量子島之兩側，其表面 寬度小於該量子島表面寬度，並用以連接該量子島與量子 島、該量子島與該第一電極、或該量子島與該第二電極； 其中该ϊ子島係由微影技術定義至少一非相連之量子 點製作形成，該些穿遂阻障係由微影技術之近接效應形成。 14.如申請專利範圍第13項所述之結構，其中該基材為 一矽基板、玻璃基板、高分子材料基板、或有機基板。 15 ·如申請專利範圍第13項所述之結構，其中該導體戍 半導體薄膜之材料為單晶矽、多晶矽、導電金屬、或ΙΠ_ν 族0 16·如申請專利範圍第丨3項所述之結構，其中該導體或 半導體薄膜上更包含一氧化絕緣層。 / 15 17·如申請專利範圍第16項所述之結構，其中該氧化絕 緣層上更包含至少一電極，用以控制該至少一量子島之 位。

   18·如申請專利範圍第13項所述之結構，其中該微影技 術為電子束微影、χ_光微影、微焦離子束微影、或雷射誘 20發電漿奈米級短紫外光微影。 19.如申請專利範圍第13項所述之結構，其中該些量子 島係使單一電子通過，以形成一單電子電晶體之一庫倫阻 17 200522152 20.如申請專利範圍第13項所述之結構，其中該第一電 極與該第二電極為汲極或源極。

   18