TW200418169A - Semiconductor device - Google Patents

Description

200418169 (1) 玖、發明說明 【發明所屬之技術領域】 本發明是關於一種半導體裝置，特別是關於適用於使 用在1C終端等的具輻輳控制的功能的1C晶片的構成而有效 技術。 【先前技術】 例如，作爲本發明人所檢討的技術，在接收裝置與複 數1C終端之間，藉由授受信號，進行1C終端的識別時，作 爲控制來自複數1C終端的信號所產的輻輳的手段，有以下 技術（參照日本特表平1 0 — 0 2 1 6 9 1號公報，第1頁的摘要 等）。 首先，1C終端對於來自接收裝置的發送要求：一位元 一位元地發送具有於該終端中的認識號碼。接收裝置是將 接收的認識號碼的一位元回送至1C終端。如此，1C是比較 回送的一位元與發送的一位元，若相等則發送下一位元， 而若不相同則成爲存有其他I C終端之故，因而停止發送。 如此’發送所有位元’接收裝置接到正常地接收認識號碼 的連絡，則該I C終端是終了其以後的所有應答。藉由重複 該次序，即使存有複數I C終端也可個別地認識。 然而，對於控制如上述的IC終端等的輻輳的技術，經 本發明人檢討的結果，以下事項成爲明瞭。 例如’在上述的方法’爲了識別複數的〗c終端成爲需 要複雜的邏輯電路。仍由於I C終端是並不連續發送認識號 -4 - (2) (2)200418169 碼的複數位元，而在一位元單位重複與接收裝置的收發之 故，因而需要複雜的命令，動作台數較多，需要複雜的正 反器，須複雜地控制收發的切換，在記憶位址計數器需要 複雜的控制，且需要資料的比較電路。 藉由該邏輯電路的複雜性，使得半導體裝置的尺寸變 大’由此’成爲導致半導體裝置的成本上昇，也成爲妨礙 普及I C終端的主因。 如此’本發明的目的是在於提供一種在安裝於IC終端 等的I c晶片等中’以簡單邏輯構成輻輳控制功能，小尺寸 的具輻輳控制功能的半導體裝置。 本發明的上述以及其他目的與新穎的特徵，是由本發 明的說明書的記述及所附圖式就可明瞭。 【發明內容】 在本發明中所揭示的發明中，簡單地說明代表性者的 槪要者，如下所述。 解決上述課題的第一手段，是一種半導體裝置，屬於 在以非接觸送出資訊的半導體裝置中，具有記憶第一隨機 數與該第一隨機數以外的資訊的記憶體，而依照該第一隨 機數的數値，以時間並送出記憶體內的資訊的半導體裝置 ’其特徵爲：在該半導體裝置的記憶位址計數器爲了時間 差控制而設定該第一隨機數。 解決上述課題的第二手段，是一種半導體裝置，屬於 在以非接觸送出資訊的複數半導體裝置中，具有記憶第一 -5- (3) ^ (3) ^200418169 隨機數與該第一隨機數以外的資訊的記憶體，該複數半導 體裝置同步於來自外部的時鐘而動作，位在該半導體裝置 的外部的接收裝置，其特徵爲=當檢測該複數半導體裝置 進行動作時，依照該第一隨機數的數値，各該半導體裝置 以時間差送出該半導體裝置內的記憶體內的資訊。 解決上述課題的第三手段，是一種半導體裝置，屬於 在以非接觸送出資訊的複數半導體裝置中，具有記憶第一 隨機數與第二隨機數及該第一及第二隨機數以外的資訊的 φ 記憶體，該複數半導體裝置同步於來自外部的時鐘而動作 ，位在該半導體裝置的外部的接收裝置，其特徵爲：當檢 測複數半導體裝置進行動作時，依照該第一隨機數的數値 ，各該半導體裝置以時間差送出該半導體裝置內的記憶體 內的資訊，又在該接收裝置中，當檢測複數半導體裝置具 有相同的第一隨機數時，依照半導體裝置的該第二隨機數 的數値，各該半導體裝置以時間差送出該半導體裝置內的 記憶體內的資訊。 φ 解決上述課題的第四手段，是一種半導體裝置，屬於 在以非接觸送出資訊的半導體裝置中，具有記憶第一隨機 數與該第一隨機數以外的資訊的記憶體，而依照該第一隨 機數的數値，以時間差送出記憶體內的資訊的半導體裝置 ，其特徵爲：該記憶體是又記憶誤差檢測碼，當複數半導 體裝置同步於來自外部的時鐘而動作時，從該複數半導體 裝置也送出該誤差檢測碼，在接收裝置中，該誤差檢測碼 是以邏輯和被接收，在單數時認識爲未出現的誤差檢測碼 -6 - (4) (4)200418169 ’而在接收裝置中檢測複數半導體裝置進行動作。 解決上述課題的第五手段’是一種半導體裝置，屬於 在以非接觸送出資訊的半導體裝置中，具有記憶第一隨機 數與該第一隨機數以外的資訊的記憶體，而依照該第一隨 機數的數値’以時間差送出記憶體內的資訊的半導體裝置 ，其特徵爲：在半導體裝置內具有與第一隨機數相同位元 數的計數器，將第一隨機數設定在該計數器，利用來自外 部的時鐘來變更計數器，當該計數器的內容達到特定碼時 送出該半導體裝置內的記憶體內的資訊。 解決上述課題的第六手段，是一種半導體裝置，屬於 在以非接觸送出資訊的半導體裝置中，具有記憶第一隨機 數與該第一隨機數以外的資訊的記憶體，而依照該第一隨 機數的數値，以時間差送出記憶體內的資訊的半導體裝置 ，其特徵爲：搬運波信號由該半導體裝置在L位準一直到 Η位準繼續一定時間，然後一旦降低至L位準，而在經過 一定時間後再成爲Η位準時認識爲最初時鐘。 解決上述課題的第七手段，是一種半導體裝置，屬於 在以非接觸送出資訊的半導體裝置中，具有記憶第一隨機 數與該第一隨機數以外的資訊的記憶體，而依照該第一隨 機數的數値，以時間差送出記憶體內的資訊的半導體裝置 ，其特徵爲：在該半導體裝置中，保持表示該記憶體的位 址的計數器，該計數器是設定該第一隨機數的數値並兼用 爲計數動作。 解決上述課題的第八手段，是一種半導體裝置，屬於 -7- (5) (5)200418169 在以非接觸送出資訊的複數半導體裝置中，具有記憶第一 隨機數與第二隨機數及該第一及第二隨機數以外的資訊的 記憶體，該複數半導體裝置同步於來自外部的時鐘而動作 ’在接收裝置中，當檢測複數半導體裝置進行動作時，依 照該第一隨機數的數値，各該半導體裝置以時間差送出該 半導體裝置內的記憶體內的資訊，又在該接收裝置中，當 檢測複數半導體裝置具有相同的第一隨機數時，依照半導 體裝置的該第二隨機數的數値，各該半導體裝置以時間差 送出該半導體裝置內的記憶體內的資訊的半導體裝置，其 特徵爲：在該半導體裝置中，保持表示該記憶體的位址的 計數器，該計數器是設定該第二隨機數的數値並兼用爲計 數動作。 解決上述課題的第九手段，是一種半導體裝置，屬於 在以非接觸送出資訊的複數半導體裝置中，具有記憶第一 隨機數與第二隨機數及該第一及第二隨機數以外的資訊的 記憶體，該複數半導體裝置同步於來自外部的時鐘而動作 ，在接收裝置中，當檢測複數半導體裝置進行動作時，依 照該第一隨機數的數値，各該半導體裝置以時間差送出該 半導體裝置內的記憶體內的資訊’又在該接收裝置中’當 檢測複數半導體裝置具有相同的第一隨機數時’依照半導 體裝置的該第二隨機數的數値’各該半導體裝置以時間差 送出該半導體裝置內的記憶體內的資訊的半導體裝置’其 特徵爲：在該半導體裝置中，保持表示該記憶體的位址的 計數器，該計數器是設定該第二隨機數的數値並兼用爲計 (6) (6)200418169 數動作，用以設定該第二隨機數的數値的信號，是來自外 部的最後時鐘信號從Η位準變更成L位準之後存有特定調 變期間，在該一定時間後利用得到搬運波回到初期的搬運 波振幅的定時能實現。 解決上述課題的第十手段，是一種半導體裝置，屬於 在以非接觸送出資訊的複數半導體裝置中，具有記憶第一 隨機數與第二隨機數及該第一及第二隨機數以外的資訊的 記憶體，該複數半導體裝置同步於來自外部的時鐘而動作 ，在接收裝置中，當檢測複數半導體裝置進行動作時，依 照該第一隨機數的數値，各該半導體裝置以時間差送出該 半導體裝置內的記憶體內的資訊，又在該接收裝置中，當 檢測複數半導體裝置具有相同的第一隨機數時，依照半導 體裝置的該第二隨機數的數値，各該半導體裝置以時間差 送出該半導體裝置內的記憶體內的資訊的半導體裝置，其 特徵爲：在該半導體裝置中，保持表示該記憶體的位址的 計數器，該計數器是設定該第二隨機數的數値並兼用爲計 數動作，在該半導體裝置內，該計數器存有表示使用作爲 表示記憶體的位址的計數器的正成器。 因此，依照上述半導體裝置，以簡單的電路構成成爲 可實現輻輳控制功能。又，成爲以小尺寸亦即〇 . 5 m m四方 以下的尺寸可構成可輻輳控制的半導體裝置。 【實施方式】 以下，依據圖式詳述本發明的實施形態。又，在用以 - 9- (7) (7)200418169 說明實施形態的所有圖式中’在相同構件附於相同記號’ 而省略其重複說明。 (實施形態1 ) 第1圖是表示本發明的實施形態1的半導體裝置的構成 的方塊圖。 首先，利用第1圖說明本實施形態1的半導體裝置的構 成的一例。實施形態1的半導體裝置是例如作爲1C晶片1 2 · ，由記憶位址計數器〗3、天線14、整流電路15、記憶體16 、第一正反器〗8等所構成。 在記憶體1 6內’事先寫入有第一隨機數1 1、認識號碼 i 7等的資訊。 記億位址計數器1 3是表示記憶體1 6的位元位址的計數 器：具有與第一隨機數Π相同的位址數。 以下，利用第1圖，說明本實施形態1的半導體裝置的 動作。首先，天線1 4接受來自外部的電磁波，在整流電路 肇 1 5生成直流電壓。 第一正反器〗8是作爲初期狀態被設定在'' Η 〃 ，這時 候，記憶體I 6內的第一隨機數1 1被設定在記憶位址計數器 1 3 〇 之後，接收來自在外部的接收裝置的時鐘，而記憶位 址計數器1 3是進行計數遞增或遞減。 然後，記憶位址計數器1 3的內容達到特定碼（例如'、 〇〃 ）時，第一正反器被設定在L〃，而認識號碼17等 -10- (8) (8)200418169 的記憶體1 6內的資訊，經由整流電路丨5及天線〗4被發送至 外部的接收裝置。 亦即，依照第一隨機數1 1的數値，以時間差，成爲認 識號碼1 7等的記憶體1 6內的資訊從1 C晶片〗2被送出。 又，以非接觸送出資訊的1C晶片1 2存有複數個時，則 該複數1C晶片1 2同步於來自外部的時鐘而同時地動作。這 時候’在各該1C晶片12的記憶體16中，事先無作爲地寫入 第一隨機數1 1之故，因而依照該第一隨機數1 1的數値，各 該1C晶片12以時間差送出該1C晶片12的記憶體16內的資訊 〇 又，記憶位址計數器1 3是表示記憶體1 6的位元位址， 而且兼用設定第一隨機數1 1的數値而進行計數動作之故， 因而成爲以簡單的電路構成進行輻輳控制。 以下，簡單地說明第一正反器1 8的功能。欲實現上述 動作，必須將位於記憶體1 6內的第一隨機數1 1 一旦設定在 記憶位址計數器1 3的級數。此爲第一正反器1 8的輸出在'' Η 〃時被設定。被設定在記憶位址計數器1 3的第一隨機數 1 1，利用來自接收裝置的時鐘，進行計數遞增或遞減而成 爲'、〇 〃時，第一正反器1 8的輸出被設定在L 〃 ，依照記 憶位址送出認識號碼1 7等的記憶體1 6內的資訊。 (實施形態2 ) 第2圖是表示本發明的實施形態2的半導體裝置的構成 的方塊圖。 -11 - (9) (9)200418169 如第2圖所示地，本竇施形態2的半導體裝置是例如作 爲I C晶片；[2，在上述實施形態1的半導體裝置，又設置第 二正反器21，作爲記憶體16內的資訊追加第二隨機數22者 〇 以下，利用第2圖說明本實施形態2的（A )的動作。 首先’作成與上述實施形態丨同樣，接受來自外部的電磁 波，在整流電路1 5生成直流電壓，記憶體1 6內的第一隨機 數1 1被設定在記憶位址計數器1 3，而記憶位址計數器1 3是 修 進行計數遞增或遞減。 然後，記憶位址計數器1 3的內容達到特定碼（例如'' 〇〃 ）時，第一正反器18被設定在'' L〃，而認識號碼17等 的記憶體1 6內的資訊，經由整流電路1 5及天線1 4被發送。 之後，複數1C晶片1 2同步於來自外部的時鐘而同時地 動作，而1C晶片12外部的接收裝置中，檢測有複數1C晶片 12進行動作，依照第一隨機數1 1的數値，各該1C晶片12以 時間差送出位於1C晶片1 2內的記憶體1 6內的資訊後，又在 · 該接收裝置中，檢測複數IC晶片12具有相同的第一隨機數 Π時，第二正反器2 1被設定在'' Η 〃 。 這樣，第二隨機數2 2被設定在記憶位址計數器1 3，進 行計數遞增或遞減。 然後，記憶位址計數器1 3的內容達到特定碼（例如'' (Τ )時，認識號碼1 7等的記憶體1 6內的資訊經由的整流 電路15及天線14被發送。 因此，依照第一隨機數1 1的數値，以時間差，成爲認 -12- (10) (10)200418169 識號碼1 7等的記憶體1 6內的資訊被送出之後，又在接收裝 置中，檢測複數1C晶片1 2具有相同第一隨機數1 1時，依照 第二隨機數22的數値，成爲各該1C晶片12以時間差，送出 認識號碼1 7等的記憶體1 6內的資訊。 又，記憶位址計數器1 3是表示記憶體1 6的位元位址， 而且兼用設定第二隨機數22的數値而進行計數動作。 以下，簡單地說明第二正反器2 1的功能。欲實現上述 動作，必須將位於記憶體1 6內的第二隨機數22—旦設定在 φ 記憶位址計數器〗3的級數。此爲第二正反器2 1的輸出在'' Η 〃時被設定。被設定在記憶位址計數器1 3的第二隨機數 22，利用來自接收裝置的時鐘，進行計數遞增或遞減而成 爲0 〃時，第二正反器2 1的輸出被設定在'' L 〃 ，依照記 憶位址送出認識號碼〗7等的記憶體1 6內的資訊。 具有第一隨機數1 1與第二隨機數22的理由是依輻輳控 制的離散機率。第一隨機數1 1或第二隨機數22是決定送出 記憶體資料的定時，及藉由使用者在製造1 C晶片1 2時事先 馨 隨機地寫入之故，因而成爲有限位元長度。 因此，在某一機率原理上無法避免相同隨機數相撞的 情形。是否相撞是因攪亂誤差檢測碼而在接收裝置可檢測 〇 因此，這時候藉由從接收裝置側將模態切換的調變信 號發送至1C晶片12 ’而藉由各1C晶片12所具有的第二隨機 數再送出記憶資料。第一隨機數1 1與第二隨機數2 2完全相 同而相撞的機率是一般不是零’惟變極小。 -13- (11) (11)200418169 (實施形態3 ) 本發明的實施形態3是例如作爲安裝I C晶片的I C終端 ，作爲上述實施形態1或2的半導體裝置（1C晶片I2 )的記 憶體1 6內的資訊，又追加誤差檢測碼者。 第3圖是表示本發明的實施形態3中半導體裝置的接收 信號的信號波形圖。 利用第3圖，說明本實施形態3的半導體裝置的動作。 · 首先，在1C晶片1 2中，接收來自外部的信號，則載波調變 信號3 1是如第3圖所示地從沒有載波的'' L 〃位準變更成具 載波的'、Η 〃位準。又一定時間繼續在Η 〃位準，之後 ，一旦降至、' L 〃位準，在經過一定時間之後成爲'' Η " 位準時被認識爲最初的定時信號3 2。 之後，連續地定時信號從接收裝置的天線給予包含1 C 晶片1 2的I C終端。利用該定時信號，所有I C終端是送出所 定的記憶體1 6的內容。 φ 這時候，接收裝置接收所定位兀’來確認誤差檢測碼 ，當有誤差，則是否有複數的I c終端，或是真的成爲誤差 的任一方之故，因而接收裝置是仍繼續送出定時信號。 各1C終端是將自己的記憶體1 6內的第一隨機數1 1設定 在自己的記憶位址計數器】3，依照第一隨機數1 1 ’利用定 時信號來進行計數遞增或遞減。在記憶位址計數器1 3成爲 '、〇〃時，利用定時信號送出自己的記憶體16的內容。 又，接收裝置是接收所定位元，來確認誤差檢測碼。 -14- (12) (12)200418169 當有誤差，則是否有複數的I c終端，或是真的成爲誤差的 任一方之故，因而接收裝置是將所定時鐘發送至1C終端之 後，發送模態切換調變信號3 3。 由此，各1C終端是將各1C標籤中的記憶體16內的第二 隨機數22設定於自己的記憶位址計數器1 3，利用定時信號 來進行計數遞增或遞減。當記憶位址計數器1 3成爲0 〃 時，利用定時信號送出自己的記憶體1 6內的資訊。 如上述地，在以非接觸送出資訊的1C晶片12中，具有 記憶事先寫入第一隨機數1 1與第一隨機數以外的資訊的記 憶體1 6，隨著第一隨機數1 1的數値，以時間差送出記憶體 1 6內的資訊的I C晶片1 2中，在第一隨機數1 1以外具有誤差 檢測碼，複數I C晶片1 2利用外部的時鐘，同時地動作時， 誤差檢測碼也從複數I C晶片1 2同時地送出，而在接收裝置 中，該誤差檢測碼是以邏輯和被接收，認識在單數時未出 場的誤差檢測碼，又在接收裝置中檢測複數I C晶片1 2進行 動作的狀態。 又，在以非接觸送出資訊的複數I C晶片1 2中，具有記 憶事先寫入第一隨機數Π及第二隨機數22與第一隨機數】】 及第二隨機數22以外的資訊的記憶體16，複數IC晶片]2同 步於來自外部的時鐘而同時地動作，在接收裝置中，當撿 測有複數1C晶片12進行動作時，依照第一隨機數〗；!的數値 ，各該1C晶片12以時間差送出IC晶片〗2內的記憶體16內的 資訊’又在接收裝置中，當複數1(：晶片檢測具有相同的第 —隨機數1 1時，依照I C晶片〗2的第二隨機數2 2的數値，在 (13) (13)200418169 各該I C晶片1 2以時間差送出位於I C晶片1 2內的記憶體1 6內 的資訊的I C晶片1 2中，在I C晶片12中，保持表示記億體16 的位元位址的記憶位址計數器1 3，記憶位址計數器1 3是兼 用設定第二隨機數22的數値而進行計數動作的1C晶片12， 用以設定第二隨機數2 2的數値的信號，是來自外部的最後 的定時信號從'' Η 〃位準變更成'' L 〃位準之後存有特定 的調變期間（載波調變信號3 1 )，在該一定時間後，利用 得到載波回到初期載波的振幅的定時，送出1C晶片1 2內的 記憶體1 6內的資訊。 由此，以簡單的邏輯，成爲可進行輻輳控制。 (實施形態4 ) 第4圖是表示在本發明的實施形態4中，存有複數1C終 端時的輻輳控制的方法的說明圖。 利用第4圖，說明存有複數1C終端時的輻輳控制的方 法。在第4圖，存有第一 1C終端41與第二1C終端42與第三 I C終端4 3與第四I C終端4 4及第五I C終端4 5。 朝這些1C終端，電磁波46從接收裝置天線47被放射的 狀態。接收裝置4 8是可控制該電磁波4 6。 在第一 1C終端41與第二1C終端42與第三IC終端43與第 四1C終端44及第五1C終端45，安裝有上述實施形態！至3所 述的1C晶片12。在各1C晶片組裝有在上述實施形態1至3所 述的隨機數。 來自各I C終端的資訊是在接收裝置48可個別地讀取。 (14) (14)200418169 在接收裝置4 8所讀取的資料，是其中的每一群地核對隨機 數與隨機數的誤差檢測碼，正確地核對利用雜訊等是否正 常地進行讀取。誤差核對的方法是演算法事先明確的密碼 系統也可以，或是循環冗餘核對碼也可以。 又，在該例中成爲存有五具I C終端，惟並不需要五具 ，而存在最大1，〇 0 0至1 0，0 0 0個的I C終端。 (實施形態5 ) 第5 ( a )圖至第5 ( c )圖是表示安裝上述實施形態1 至3所述的半導體裝置（I C晶片1 2 )的I C終端的構成圖。 利用第5圖，說明上述實施形態1至3所述的半導體裝 置（IC晶片1 2 )的安裝形態。如第5 ( a )圖至第5 ( c )圖 所示地，本實施形態5的I C終端是由：上述實施形態1至3 所述的I C晶片1 2，終端片5 1、指標5 4、天線5 2、5 3、5 5、 5 6、5 7等所構成。 在第5 (a)圖是在終朗片51上’弟一直線天線52與弟 二直線天線5 3連接於I C晶片1 2。又’在終端片5 1貼有指標 54 ° 又，在第5 ( b )圖是在終端片5 1上，第一變形天線5 5 與第二變形天線5 6連接於I C晶片1 2。又’在終端片5 1貼有 指標5 4。 又，在第5 ( c )圖是在終端片5 1上，第三變形天線5 7 與第二變形天線56連接於1C晶片12。又，在終端片51貼有 指標5 4。 -17- (15) (15)200418169 這些終端片5 1、指標5 4及I C晶片1 2是位置共通，惟實 現了天線形狀不相同的三種類1C終端。 又，各該1C晶片12的記憶體16是依據在上述實施形態 1至3所說明的技術具有不相同的認識號碼。 這些1C終端是黏貼在各種商品，被使用在各該商品的 識別，惟存有複數1C終端接近於附近的狀態。 天線彼此間接近時，在天線間會發生寄生容量，而會 減小諧振的頻率。此爲諧振頻率是比例於天線容量與天線 電感積的平方根的逆數之故，因而當天線容量追加寄生容 量而變大，則諧振頻率變小所引起。 因此，在進行輻輳控制的終端系統，發生須跳動接收 裝置的頻率。又，若相同形狀的天線重疊時成爲在相同電 波區域存有兩種者，對於每一終端的能量會減低，而成爲 導致降低通信距離。 在本實施形態5中，重覆第5 ( a )圖與第5 ( b )圖及 第5 ( c )圖的天線彼此間也不會使天線模型成爲一致。如 此，可抑制發生寄生容量，又也可確保獲得電波的區域， 成爲可抑制降低上述的諧振頻率與降低獲得能量。 亦即，省略進行跳動的工夫，可期待不會大幅地降低 通信距離的效果。 在此所表示的三種類的天線模型是一例，利用組合地 變更天線的形狀，藉由製作多數模型，即使重疊任意種類 的天線，也能減低完全一致的機率，成爲可有效率地進行 輻輳控制。 -18 - (16) (16)200418169 又，指標5 4是表示終端片5 7的方向者，配合黏貼終端 片5 1的時刻上的終端片的方向的方便上被使用。 對於上述實施形態1至3所述的半導體裝置，利用採取 如上的安裝形態，可更發揮輻輳控制的效果。 以上，將藉由本發明人所實施的發明依據其實施形 態具體地說明，惟本發明是並不被限定於上述實施形態者 ，當然在不超過其要旨的範圍下可做各種變更。 例如在上述實施形態中，說明以非接觸送出資訊的I C 晶片，惟並不被限定於此者，也可適用於其他半導體裝置 ，特別是半導體裝置愈成爲超小型，本發明的效果是愈有 效。 又，在上述實施例中，說明對於1C終端的應用例，惟 並不被限定於此者，也可適用於1C卡等其他成品。 (發明的效果） 將本發明所揭示的發明中’藉由代表性者所得到效果 加以簡單地說明，有如下所述。 (1 )構成簡單的邏輯電路就可實現輻輳控制角I c終 端。 (2 )不需要命令之故’因而不需要複雜的解碼電路 ，而可簡單地構成邏輯。 (3 )在動作步驟上較多重複之故，因而可減少控制 的正反器。 (4 )可將記億位址計數器兼用作爲控制記憶體資料 -19- (17) (17)200418169 的送出’可簡單地構成邏輯。 (5 )利用上述（丨）至（4 )，成爲可構成以小尺寸 亦即以〇 · 5 mm四方以下的尺寸可輻輳控制的半導體裝置。 【圖式簡單說明】 第1圖是表示本發明的實施形態1的半導體裝置的構成 的方塊圖。 第2圖是表示本發明的實施形態2的半導體裝置的構成 的方塊圖。 · 第3圖是表示本發明的實施形態3中，半導體裝置的接 收信號的信號波形圖。 第4圖是表示在本發明的實施形態4中，存有複數I c，終 端時的輻輳控制的方法的說明圖。 第5 (a)圖至第5(c)圖是表示本發明的實施形剪、$ 中’安裝本發明的實施形態1〜3的半導體裝置的IC終端的 構成圖。 〔主要元件對照表〕 11 第一隨機數 1 2 1C終端 13 記憶位址計數器 14 天線 15 整流電路 16 記憶體 -20- (18)200418169 17 認識 18 第一 2 1 第二 22 第二 3 1 載波 32 最初 3 3 模態 4 1 第一 42 第二 43 第三 44 第四 45 第五 46 電磁 47 接收 48 接收 5 1 終端 52 第一 53 第二 54 指標 55 第一 56 第二 57 第三 號碼 正反器 正反器 隨機數 調變信號 定時信號 切換調變信號 1C終端 1C終端 1C終端 1C終端 1C終端 波 裝置天線 裝置 片 直線天線 直線天線 變形天線 變形天線 變形天線

-21 -

Claims (1)

1. 200418169 ⑴ 拾、申請專利範圍 1· 一種半導體裝置，其特徵爲具備： 記憶第一隨機數及其他資訊的記憶體，及 表示上述記億體的位址的記憶位址計數器； 將上述記憶體內的上述第一隨機數設定在上述記憶位 址計數器，依照上述第一隨機數的數値，具有時間差以非 接觸送出上述記憶體內的資訊。 2 . —種半導體裝置，屬於具有記憶第一隨機數及其 他資訊的記憶體的半導體裝置，其特徵爲： 複數的上述半導體裝置同步於來自外部的時鐘而進行 動作’在上述半導體裝置的外部的接收裝置中，當複數的 上述半導體裝置的動作被檢測時，依照上述第一隨機數的 數値’各該上述半導體裝置具有時間差以非接觸送出上述 記憶體內的資訊。 3 ·如申請專利範圍第2項所述的半導體裝置，其中， 上述記憶體是又記憶第二隨機數，而在上述接收裝置 中’當複數的上述半導體裝置的上述第一隨機數被檢測相 同時’依照上述第二隨機數的數値，各該上述半導體裝置 具有時間差送出上述記憶體內的資訊。 4 ·如申請專利範圍第2項所述的半導體裝置，其中， 上述記憶體是又記憶誤差檢測碼，當複數的上述半導 體裝置同步於來自外部的時鐘而進行動作時，從複數的上 述半導體裝置送出上述誤差檢測碼，而在上述接收裝置中 ’上述誤差檢測碼以邏輯和被接收，認識上述半導體裝置 -22- (2) (2)200418169 在單數時未出現的誤差檢測碼，複數的上述半導體裝置的 動作被檢測。 5. —種半導體裝置，其特徵爲具備： 記憶第一隨機數及其他資訊的記憶體，及 與上述第一隨機數相同位元數的計數器； 將上述記憶體的上述第一隨機數設定在上述計數器， 利用來自外部的時鐘來變更上述計數器的內容，上述計數 器的內容達到特定碼時，以非接觸送出上述記憶體內的資 訊。

   -23-