TW200416893A - Method of forming a semiconductor device having an energy absorbing layer and structure thereof - Google Patents

Method of forming a semiconductor device having an energy absorbing layer and structure thereof Download PDF

Info

Publication number
TW200416893A
TW200416893A TW092104228A TW92104228A TW200416893A TW 200416893 A TW200416893 A TW 200416893A TW 092104228 A TW092104228 A TW 092104228A TW 92104228 A TW92104228 A TW 92104228A TW 200416893 A TW200416893 A TW 200416893A
Authority
TW
Taiwan
Prior art keywords
layer
energy
absorbing layer
energy absorbing
region
Prior art date
Application number
TW092104228A
Other languages
English (en)
Inventor
Michael J Rendon
William J Taylor Jr
David C Sing
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of TW200416893A publication Critical patent/TW200416893A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Description

200416893 ί久、發明說明： 【發明所屬之技術領域】 本專利申請已於2002年2月28日提出美國專利申請，專利 申請案號為10/085,889。 本發明一般係關於半導體處理，更明確地說，係關於半 導體的退火處理。 【先前技術】 為了形成半導體裝置的電性活躍區，將摻雜劑植入一半 導體基板中。在後續處理中，加熱摻雜劑，使其具有充足 的能量與半導體基板中的原子接合。由於二者接：，摻雜 劑即向半導體基板贈予（或由半導體基板接受）一電子。贈予 或接受電子使半導體基板更具導電性。 旧 、，加熱時’半導體基板溶化、冷卻並再結晶，使摻雜劑與 半導體接合。半導體基板可大面積擴散熱量，使其重新社 晶為初始形態。然而，由於一閘極介電質將一閘極與半； 體基板隔離，因此閘極熱量不能大面積擴散。⑼ 極變形。 此外，在半導體基板中，因為密集區具有半導體裝置的 特”占士閘極吸收-些熱量並限制傳遞給下面半導體基板 的熱量值，因而在較低能量位準，隔離區比密集區的活性 ,Λ ^ 取低並改善密集险興隔離丨 的万法，係在半導體基板上形成一吸收斧 極上存在吸收層使間極與半導體基板的溫度-致 200416893 善其均勻性。不過電晶體閘極仍然吸收熱量， ，、 一 不能充分 地擴散熱量以致不發生變形。雖然隔離區與密 ^ A木：的均勻 性得到改善，但仍然存在一些不均勻的情況。因此，就心 要一吸收層，進一步改善隔離區與密集區的不均勻性，而 不會使閘極變形。 【發明内容】 在一基板上形成至少一積體電晶體裝置的步驟如下：在 孩基板上放置一能量吸收層；在該能量吸收層上形成一半 導體層；在該半導體層上形成一控制電極；在該半導體層 内形成一源極與汲極（電流電極或半導體電極），以在該 吸收層上形成一半導體裝置；將該能量吸收層曝露於一能 里源，以提高該能量吸收層的溫度；藉由在該第一與第二 電泥電極之底表面上接受該能量吸收層的熱量，使該第一 與罘二電流電極電性活躍。在一項具體實施例中，處理源 極舁汲極使其含有非晶性矽，處理部分控制電極使其含有 矽，矽的熔化溫度高於源極與汲極的熔化溫度。參考圖式 可更好地理解本發明，其由申請專利範圍所定義。 【實施方式】 圖1所示為部分第一半導體基板12與部分第二半導體基 板23接合的斷面圖。第一半導體基板12包括一第三半導體 基板14、一（可選的）第一絕緣層16、一能量吸收層“及一 (可選的）第二絕緣層20。 第一半導體基板14可以為任意半導體材料，如單晶矽、 、砷化鎵（gallium arsenide)、矽鍺（silic〇n germanium)和 200416893 錯等。在一項具體實施例中，第一絕緣層1 6為厚度約1 〇〇〇 至2000埃（Angstrom)的二氧化矽層，其藉由熱成長（thermal growth)的方式形成於第三半導體基板14上。或者，第一絕 緣層16可以為任意絕緣材料，係利用化學氣體沈積 (chemical vapor deposition ; CVD)、物理氣體沈積（physical vapor deposition; PVD)、原子層沈積（atomic layer dep〇sltl〇n ;ALD)等方法或上述方法之組合沈積而成。若期望或需要 形成的半導體裝置内建於絕緣體上石夕（silic〇n-〇n_insulatM ;s〇i)基板上，則可能需要有第一絕緣層16。 月匕里吸收層1 8可以為鎢、锆、鈷、鈦、任何電性絕緣材 料、上述之組合，或任何熔化溫度高於第二半導體基板23 者之材料，其具有的吸收與反射性能可以吸收足夠的能量 力強的材料厚。 ，並傳遞給後續形成的非晶性區，下文中將予以說明。在 一項具體實施例中，能量吸收層18的厚度約為2〇〇埃或以上 。能量吸收層18的厚度取決於材料的反射率與吸收性能。 例如反射率高、吸收力弱的材料就比反射率低、吸收 第二絕緣層20可以為任何絕緣材料（如二氧化外且可秦 由CVD、PVD、ALD等方法或上述方法之組合形成。第二每 緣層2 0係用作一黏著層，用乂人 、. 可曰用万；罘一半導體基板12與第二_ 導體基板23的後續接合。炊而，* …、 右旎：r吸收層1 8的材料赶 於將第一半導體基板丨2黏附於$ _ T t罘一+導體基板23，則不屬 形成第二絕緣層20。 200416893 ^半導把基板23包括—活動層21及一（可選的）移除層 22,下文中將進—步說明。活動心與同曰 半導體材料。在一項且髀每、A如士 J ° 、一 貝她例中，活動層21與移除層22 一者皆為早晶碎。威去，、本击丄旺η > ^ /舌動層21與移除層22可以為用於 弟'一半導體基板1 4的任付好祉 又 仃材枓，但活動層21與移除層22不 必與第二半導體基板丨4的材料相同。 圖1顯示（晶圓或基板）接合期間的第一半導體基板12與第 二半導體基板23。依據本發明一項具體實施例，藉由在高 溫下將第二半導體基板23與第—半導體基板Η壓在—起，· 第二基板23可與第—半導體基板12接合。所需高溫約為 1000攝氏度至1200攝氏度。此外，假若需要，該溫度範圍 t可用於在二者壓在一起之後退火處理晶圓，以增強接合 強度。退火時間通常為幾個小時。例如，退火時間可介於 一至五小時之間。其它溫度與退火時間亦可。 第二半導體基板23附於第一半導體基板12之後，若需要 可利用研磨、拋光或劈開（cleaving)程序，移除第二半導體 ^板23的移除層22。移除層22之厚度由所需的活動層2二 · 厚度所決疋。依據一項具體實施例，所需活動層2 1的厚度 範圍可以為約0.01微米至1〇微米，或者約微米至1微米 的範圍。因此’所需厚度可以為適於後續形成半導體裝置 的任意厚度。 一般而T，可以採用任何晶圓接合程序，將第二半導體 基板23與第一半導體基板12接合，如美國專利案號 1^.6,312,797、1^.6,284,629和1^.6，18〇,496 中所述的方 -9 * 200416893 去本&明並不雙限於接合晶圓所用的程序，或假若必要 使用劈開程序。 如圖2所7F，在形成半導體裝置（積體電晶體裝置）1〇的製 私中’將會用到最終生成的第四半導體基板26。&於能量 吸收層18位於第四半導體基板26的頂層之下，故能量吸收 層18可％為埋入式（能量）吸收層18。同樣地，第一絕緣層可 稱為埋入式絕緣層或s〇I裝置的埋入式氧化層（Β〇χ)。 如圖3所示，形成第四半導體基板％之後，形成一隔離區 28,以橫向隔離活動層21中的Ν_井區及/或井區。（隨後將 在冰井區内形成電晶體，也可選擇在活動層21的？_井區内形 成。）為了形成隔離區28，在活動層21、第二絕緣層2〇及能 Τ吸收層1 8中形成一開口，並填充可以整平的介電材料。 在活動層21為矽的具體實施例中，第二絕緣層2〇為二氧化 矽，能量吸收層18為鈦，故可採用CWN2蝕刻形成開口。在 一項具體實施例中，介電材料為二氧化矽，且利用回蝕或 化學機械處理（chemical mechanical processing; CMP)方法 ’將其與活動層21的頂表面整平在同一平面。利用沈積處 理’如CVD、PVD、ALD等方法及上述方法之組合，可用介 電材料填充開口。在圖2所示的具體實施例中，最終的隔離 區28將能量吸收層18限制在預定的橫向區域内（其包括後續 形成之電晶體的橫向尺寸），使能量吸收層丨8與其它區域兩 性絕緣。 包 藉由遮罩遮住第四半導體基板26中不會形成^井區的部 分，並採用離子植入法，將一摻雜劑（如對於矽基板為磷和 200416893 砷）植入活動層2丨中，以形成N_井區。之後移去遮罩。採用p 型摻雜劑（如對於矽基板為硼），重複該程序以形成p_井區。 或者开/成N-井區岫先形成p_井區。此外’也可採用其它程序 形成P-井區和N-井區。N-井區和P-井區可在形成隔離區28 之前或之後形成。 如圖4所7JT，形成N-井區、P-井區及隔離區28之後，形成 了控制電極32、傳導區36、閘極介電質3〇及介電_。為 了形成閘極介電質3〇和介電區34，利用熱成長、dp· 、ald寺万法及上述方法之組合’在活動層2ι上形成一介電 層，如二氧化石夕、氧化铪（hafnium〇xide)、氧化結、氧化銘 ♦及上述之組合。在-項具體實施例中，介電層的厚度約 為3 0埃。 在活動層21上形成介電層後，利用CVD、pvD、ALD等方 法及上述方法之组合’在介電層上形成一傳導層（如多晶旬 。在一項具體實施例中，傳導層的厚度約小於⑽埃。在 傳導層上沈積一圖案化的遮罩。 、 圖案化介電層與傳導芦，以在不、予万〉敍刻或 寻事滑以在閘極介電質30上形成控制電 :3二及t介電區34上形成傳導區36。控制電㈣與閑極 ^貝，成邵分電晶體。傳導區％可以為-傳導線路， 用於傳送第四半導骨 .a 土板上各运印體之間的信號。傳導 :^丨電區34係形成相離區28之上，使傳導區36與义 程敕人γ b又有功此作用’其係因上述流 材二开Tss崎gmion)而存在。若形成介電區34所用的 科與形成隔離區28所用的材料相同，則很難辨別介電區 200416893 34，尤其是如果介電區34很薄時更難發現其存在。 /形成控制電極32、閘極介電質3〇、傳導區％及介電區34 後，形成非晶性區43和45及間隔物46，如圖5所示。非晶性 區43和45包括非晶性擴展區38和4〇及非晶性源極區與汲極 區42和44 〇
汾非晶性擴展區38和40係用非晶性類元素，如元素週期表 罘3、4、5或8族中，質量大於28原子質量單位的任何元素 (如鍺)植入活動層21而形成。熟悉技藝人士應當明白也可採 用其它元素。非晶性類元素植入活動層21時會損壞活動層 :從而使活動層21的結晶結構變為非晶性結構。一般而言 ’原子越重’ _易損壞活動層21而形成非晶性結構。 形成非晶性擴展㈣和4G之後，在半導體裝置ig上沈積 —介電材料。在—項具體實施例中，彳電材料的厚度至少 與挺制電極32和閘極介電㈣的總高度相同。介電材料可 :為二氧切、氮切等或上述之組合。對介電材料進行
各向異性㈣’以在控制電極32與傳導㈣的任—側上來 成間隔物46。 乂 形成間隔物46後，形成非晶性源極區與汲極區42和44 環繞控制電極32的間隔物46與控制電㈣本身用作遮罩 :別形成非晶性的源極區與汲極區42和44。也可用形成 日曰性擴展區3 8和4 0的相闾韭曰从决上 稍门非曰曰性類材料，形成非晶性源; ::及極區42和44。然而，由於非晶性源極區與汲極^ 二4在活動層21中比非晶性擴展區38和4〇更深，因而要, 大々植入此里才此形成非晶性源極區與汲極區C和44 〇
-12- 200416893 如圖6所示，環繞控制電極32的間隔物46與控制電極32本 身用作遮罩，分別形成源極與汲極48和50。執行離子植入 程序，以形成源極與汲極48和5〇。由於形成源極與汲極2 :5〇的區域係在N_井區，所以植入程序所用的摻雜劑為p 型。例如，若活動層21為矽，則可用硼作摻雜劑。在一項 具缸貝她例中，植入量約大於每平方釐米5E丨4離子，植入 能量約小於5千電子伏特（Ke V)。
植入源極與汲極48和5〇後，用能量源對半導體裝置1〇施 =能量’以激活第一非晶性區43與第二非晶性區45(非晶性 區域）中的摻雜劑，如圖6所示。（第一非晶性區43包括非晶 性區38與非晶性源極區42。第二非晶性區45包括非晶性區 40與非晶性沒極區44。）換言之，即退火處理了半導體裝置 10。 a 在一項具體實施例中，控制能量源，使熱量實質上可熔化 ^ 一與第二電流電極。所用能量源可以為一光源，如雷射之 ' 斤用把夏不應為活動層2 1所吸收，而應當由能量吸收層 8吸收。在一項具體實施例中，可選擇適當的雷射波長來實 現廷一點。例如，所用波長至少約為800 nm，或更明確地說 ，至少約為1000 nm，特別是活動層2丨為矽時。 將能量源定位於半導體裝置1〇之上或第四基板26之下， 可使把量吸收層1 8曝露於能量源中。在前述具體實施例中 ’也I源所具波長實質上可通過非晶性區43和45與控制電 極3 2 ’但實質上卻為能量吸收層丨8所吸收。 月匕里吸收層丨8吸收能量，且受熱達到的溫度小於活動層 -13- 200416893 21的熔化溫度，但大於或等於非晶性區43和45的熔化溫度 。在一項具體實施例中，若活動層21為單晶矽層，其溶化 k度約為1 4 0 0攝氏度’非晶性區4 3和4 5為非晶珍，其炫化 溫度約為11 00攝氏度，則能量吸收層丨8的受熱溫度至少達到 約1100攝氏度。 能量吸收層18所吸收的能量轉換為熱量，其經活動層21 ，從能量吸收層18傳導至非晶性區43和45。在一項具體膏 施例中，熱量轉換的時間只有幾奈秒（nanoseconds)。由於閘 極介電質30係在能量吸收層18與控制電極32之間，閘極介 電質30可阻止熱量從能量吸收層18傳導至控制電極32，從 而使控制電極32不會熔化’不發生變形。雖然控制電極32 未熔化不變形，但控制電極32也可能吸收了一些能量，只
丑是不足㈣化或變形而已。因此，閘極介電g僅能阻I :分熱量。在控制電極32或閘極介電質3〇含有金屬的且體 I施例中，照射半導體裝置_底部，可以使控制電極= 或閘極介電質30吸收的能量最少。 此外，因為結晶與非晶性材料的性能（如溶點）可以， ::非晶性材料的熔點可明顯低於結晶材料 =量從吸收層向上擴散，峨非晶性區43和45，= 4化居動層21。如此，非晶性區43和45可以炫化 固為結晶固體，饴品；a 合化並/疑 圖7所—* *產生結晶源極區與沒極區4 8，和5 〇，，如 ^所不。在-項具體實施例中，自然冷卻非曰wr 的持續時間约為100奈秒。 P非日曰性區43和45 最終的結晶源極區與沒極區48’和5。，所擁有的接雜劑，用 -14- 200416893 作其部分晶格結構，並可獲得電予或電洞來導電。因此， 結晶源極區與沒極區48，和5〇,可用作f晶體51的源極旬及 極’而電晶體的通道由結晶源極區與》及極區48，和50，之間 、且在閘極介電質30之下的區域所定義。在一項具體實施 例中’激活前非晶性區43和45的電阻率約大於〇」歐姆-董 米’而激活後結晶源極區與汲極區48，和5〇,的電阻率約小於 0.001歐姆-董米。 如圖7所不，結晶源極區與汲極區48，和5〇,保留在先前# 晶性區43和45的邊界内，且在激活之後完全填滿了先前的 非晶性區43和45。在圖6所示的具體實施例中，源極區與沒 極區48和50背離間隔物46之邊緣延伸，間隔物之邊緣未與 k制私極32接觸。激活之後，結晶源極區與汲極區和 同離控制電極32《邊緣延伸。換言之，在一項具體實施例 中’在半導體裝置10退火處理之後，源極區與汲極區48和 50才在間隔物46之下。在—項具體實施例中，、结晶源極區 與汲極區48,和50,的分隔距離約為閘極介電質3〇的長度。 在、動層2 1為石夕的具體貫施例中，开)成結晶源極區與沒Φ 極區48和50’<後，在曝露的矽區上沈積鈷之類的材料，並 退火處理以形成碎化物區52。在一項具體實施例巾n匕 物區52係在結晶源極區與汲極區48，和5〇，、傳導區36及控制 %極32<上。然而’若傳導區36及/或控制電極32不含有矽 」石夕化物區52就不能在傳導區36及/或控制電極32上形成 夕化物區5 2可増強下面各區與後續形成的接點之間的電 性接觸。 -15 - 200416893 (若需要）形成矽化物區52之後，利用CVD、pvD等方法或 上述万法之組合，沈積一層間介電丨ay化丨⑽士； ILD)層56。比〇層56可以為任何絕緣材料，在一項具體實施 例中為二氧化石夕。ILD層中的開口係以一圖案化層（如光阻） 用作遮罩，利用蝕刻方法而形成。利用CVD、pvD、ald等 万法或上述方法之組合’處理開口内的導電材料（如銘、銅 或鎢）以形成接點54。可採用平坦化程序（如⑽或回姓）， 使接—點54貫質上與❹層56的頂側在同一平自。經石夕化物區 |右存在的洁）’接點54將電信號從結晶源極區與汲極區 牡矛50乙制電極32及/或傳導區％，傳遞給外部的半導體 衣置1〇。、如熟悉技藝人士所知，雖然圖7中未顯示，但在ild 曰5614接點54上可形成額外的電路（如金屬層）。 底田明白，利用埋入式能量吸收層，即可避免隔離 區與密集區受熱不均勻及控制電極的熔化與變形問題。此 弋把里及收層之優勢在於，在形成電晶體的過程 σ 、心進行'尤私或移除，從而可減少化學與微粒污染問 二，及在k些製程步驟中產生缺陷的可能性。由於在退火 、序中/原極區與沒極區係處於曝露狀態，故可在退火程 序中就地進行抬^雜帝 處里。挺言之，可在工具的同一腔室内 摻雜源極與汲極炊德 …、後進仃退火處理，其稱為發射氣體浸潰 雷射摻雜（projecti〇n ^ · · g s immersion laser doping)。 =實，本發明的結構絕大部分係由熟悉技藝人士所知 、、 卜 為了理解明白本發明的主要概念，且 避免模糊或偏離本發 &明义教導内容，所以將主要說明上述 -16- 200416893 視為必需之内容，而較少說明處理過程與詳細結構。 在前述說明書中，已參考特定具體實施例說明了本發明 。然而，熟知本技藝人士應明白，本發明可做各種修改與 變更，而不會背離如下令請專利範圍所設定的本發明之範 彆。例如，結晶源極區與汲極區48，和50，可以為鰭式場效電 晶體（fin fleld ffect transistor ; finFET)而非電晶體 5 1 的一部 分。雖然說明的摻雜非晶性區43和45係採用一離子植入步 :，但也可採用多步驟進行。另一修改包括不移除部分能 量吸收層18，並且不以部分隔離區28來取代。而是在能量 吸收層18上形成隔離區28。 另修改實例包括存在的能量吸收層1 8及/或第二絕緣層 係在第二半導體基板23的表面上形成。此外，第四半； 體基板26中也可形成本文未說明的其它層，如其它黏著： 。雖然未予以說明，但控制電極32與傳導區％也可接雜。 此外，可從晶圓的頂部或底部照射半導體裝置1〇。在一 項具體實施例中，能量吸收層18可以比適當的厚度薄，以 吸收足夠的能量達到適當的退火溫度。在本具體實施例中 、’若^別係從底部或頂部照射半導體裝置1〇及若反射層置 万丨、此里吸收層丨8之上或之下，則能量吸收層1 8的厚度可減 /。在-项具體實施例中，反射層為金屬或金屬合金。 因此，說明書與附圖應視為解說，而不應視為限制，並 且所有此類修改皆屬本發明範疇内。 關於特定具體實施例的優勢、其他優點及問題解決方案 已士口 卜 。口 含 1-疋，屋生或影顯任何優勢、優點或問題解決 -17 - 200416893 方案的優勢、優點、問題解決方案及任何元件，均不應視 為任何或所有申請專利範圍的關键、必要項或基本功能或 元件。本文中所使用的術語「包栝」、「包含」或其任何其 他艾化，皆用於涵蓋非專有内含項，使得包括元件清單的 孝王序、方法、物品或裝置，不僅包括這些元件，而且還包 括未明確列出或此類程序、方法、物品或裝置原有的其他 元件。
【圖式簡單說明】 本發明將藉由實例來說明，但不受限於附圖，其中相似 的參考符號代表相似的元件。 圖1顯示依據本發明接合的部分兩半導體基板之斷面圖； 圖2顯示圖丨之兩半導體基板接合後形成第三半導體基板； 、、圖3顯示圖2之第三半導體基板形成第三半導體基板的掺 雜邵分，並形成一隔離區之後的情形； 閘極、一閘極介電 晶性區與間隔物之
圖4顯示圖3的第三半導體基板形成一 質、一傳導區及一介電區之後的情形； 圖5顯示圖4的第三半導體基板形成非 後的情形； 圖6顯示圖5的第三半導體基板 低心淖非叫性區，且同時退 、’處理第二半導體基板後的情形丨以及 ^示圖6的第三基板形切化物區、接點及—層 電（ILD)層之後的情形。 熟悉技藝人士應當明白，為簡 ^ + 1早明瞭_不圖式中的元件 ，並未依照比例繪製附圖。例 為了有助於理解本發明 -18- 200416893 的具體實施例，圖中部分元件的尺寸相對於其他元件可能 過度放大。 【圖式代表符號說明】 10半導體裝置 12半導體基板 14半導體基板 16 第一絕緣層 1 8 能量吸收層 20 第二絕緣層 21 活動層 22移除層 23 半導體基板 26半導體基板 28 隔離區 30閘極介電質 32控制電極 34介電區 36傳導區 3 8 非晶性源極區 40非晶性擴展區 42非晶性區 43非晶性區 44 非晶性汲極區 45 非晶性區 200416893 46 間隔物 48 源極區 5 0 >及極區 51電晶體 52 矽化物區 54接點 5 6層間介電層

Claims (1)

  1. 200416893 拾、申請專利範圍： 1 · 一種在一基板（1 6或1 4)上形成至少一積體電晶體装置 (51)的方法，其包括： 在該基板（16或14)上放置一能量吸收層（18); 在該能量吸收層上形成一半導體層（2 1); 在該半導體層上形成一控制電極（32); 在该半導體層内形成第一（48)與第二（50)電流電極’ 以在該能量吸收層上形成一半導體裝置； 將該能量吸收層曝露於一能量源，以提高該能量吸收 層的溫度；以及 藉由接受該第一與第二電流電極之一底表面上該能 量吸收層的熱量，使該第一與第二電流電極電性活躍。 2·如申請專利範圍第1項之方法，進一步包括： 控制該能量源，使熱量實質上可熔化該第一與第二電 流電極’而不會嫁化該控制電極。 3 ·如申請專利範圍第1項之方法，進一步包括： 使用一能量源，其所具波長實質上可通過該第一與第 二電流電極及該控制電極，但其實質上為該能量吸收層 所吸收。 4·如申請專利範圍第1項之方法，進一步包括在該能量吸 收層與該控制電極之間提供一絕緣層（20)，以阻止熱量 從該能量吸收層傳導至該控制電極。 5 ·如申請專利範圍第1項之方法，進一步包括： 藉由鄰近該能量吸收層之一側緣、該半導體層及該第 200416893 一與第二電流電極之一，形成一隔離區（28)，以橫向電 性絕緣該至少一積體電晶體裝置。 6. 一種使一電晶體（5 1)之預定區域電性活躍的方法，其包 括： 在一基板（26)内形成第一（48)和第二（50)電流電極，一 控制電極（32)覆蓋於該基板（26)上； 在該第一與第二電流電極與該控制電極下形成一能 量吸收層（18); 用該能量吸收層吸收一能量源之能量，該能量所具一 波長足以使該能量通過該第一與第二電流電極和控制 電極，而實質上不為其所吸收；以及 藉由使用由該能量吸收層吸收之該能量，使該第一與 第二電流電極受熱，實質上達到一熔化溫度，但不會熔 化該控制電極。 7. 一種在一基板上的半導體裝置，其包括： 一能量吸收層（18)具有鄰近該基板（16)的一第一表面 ，還具有一第二表面，該能量吸收層所含一材料使該能 量吸收層可接受預定波長之能量，並藉由吸收該能量， 將該能量轉換為熱量； 一半導體層（21)覆蓋於該能量吸收層上；以及 一半導體電極(48或50)包含於該半導體層中，該能量 吸收層所提供之該熱量使該半導體電極電性活躍。 8. 一種使一半導體裝置導電的方法，其包括： 提供一基板（14或16); 2〇〇4l6893 在該基板占放置一能量吸收層（1 8); 在該能量吸收層上形成一半導體層（2 1); 在該半導體層中形成一區域（48或50)，其具有一頂表 面與/底表面，該底表面比該頂表面更接近該能量吸收 層，該區域之電阻率大於01歐姆-釐米； 將該能量吸收層曝露於一能量源，以提高該能量吸收 層的溫度；以及 將該電阻率降至0·001歐姆_變米以下，從而藉由在該籲 區城之底表面接受該能量吸收層的熱量，使該區域導 電0
    -3-
TW092104228A 2002-02-28 2003-02-27 Method of forming a semiconductor device having an energy absorbing layer and structure thereof TW200416893A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/085,889 US20030160233A1 (en) 2002-02-28 2002-02-28 Method of forming a semiconductor device having an energy absorbing layer and structure thereof

Publications (1)

Publication Number Publication Date
TW200416893A true TW200416893A (en) 2004-09-01

Family

ID=27753740

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092104228A TW200416893A (en) 2002-02-28 2003-02-27 Method of forming a semiconductor device having an energy absorbing layer and structure thereof

Country Status (4)

Country Link
US (1) US20030160233A1 (zh)
AU (1) AU2003212468A1 (zh)
TW (1) TW200416893A (zh)
WO (1) WO2003075329A2 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7678632B2 (en) * 2006-11-17 2010-03-16 Infineon Technologies Ag MuGFET with increased thermal mass
US7888746B2 (en) * 2006-12-15 2011-02-15 Hvvi Semiconductors, Inc. Semiconductor structure and method of manufacture
FR2921752B1 (fr) * 2007-10-01 2009-11-13 Aplinov Procede de chauffage d'une plaque par un flux lumineux.
US20090321833A1 (en) * 2008-06-25 2009-12-31 International Business Machines Corporation VERTICAL PROFILE FinFET GATE FORMED VIA PLATING UPON A THIN GATE DIELECTRIC
FR2938116B1 (fr) * 2008-11-04 2011-03-11 Aplinov Procede et dispositif de chauffage d'une couche d'une plaque par amorcage et flux lumineux.
US20100304027A1 (en) * 2009-05-27 2010-12-02 Applied Materials, Inc. Substrate processing system and methods thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2106709B (en) * 1981-09-17 1986-11-12 Itt Ind Ltd Semiconductor processing
US5264072A (en) * 1985-12-04 1993-11-23 Fujitsu Limited Method for recrystallizing conductive films by an indirect-heating with a thermal-conduction-controlling layer
US5459346A (en) * 1988-06-28 1995-10-17 Ricoh Co., Ltd. Semiconductor substrate with electrical contact in groove
JP3211377B2 (ja) * 1992-06-17 2001-09-25 ソニー株式会社 半導体装置の製造方法
US5756369A (en) * 1996-07-11 1998-05-26 Lsi Logic Corporation Rapid thermal processing using a narrowband infrared source and feedback
US6090677A (en) * 1998-04-29 2000-07-18 Micron Technology, Inc. Methods of thermal processing and rapid thermal processing
US6355543B1 (en) * 1998-09-29 2002-03-12 Advanced Micro Devices, Inc. Laser annealing for forming shallow source/drain extension for MOS transistor
US6300208B1 (en) * 2000-02-16 2001-10-09 Ultratech Stepper, Inc. Methods for annealing an integrated device using a radiant energy absorber layer
US6303476B1 (en) * 2000-06-12 2001-10-16 Ultratech Stepper, Inc. Thermally induced reflectivity switch for laser thermal processing
KR100365414B1 (en) * 2001-04-30 2002-12-18 Hynix Semiconductor Inc Method for forming ultra-shallow junction using laser annealing process

Also Published As

Publication number Publication date
AU2003212468A8 (en) 2003-09-16
AU2003212468A1 (en) 2003-09-16
WO2003075329A3 (en) 2003-12-04
US20030160233A1 (en) 2003-08-28
WO2003075329A2 (en) 2003-09-12

Similar Documents

Publication Publication Date Title
US9064697B2 (en) Trap rich layer formation techniques for semiconductor devices
US9099493B2 (en) Semiconductor device with raised source/drain and replacement metal gate
JP4814498B2 (ja) 半導体基板の製造方法
TWI353671B (en) Structure and method of fabricating a hybrid subst
US9553013B2 (en) Semiconductor structure with TRL and handle wafer cavities
US7060585B1 (en) Hybrid orientation substrates by in-place bonding and amorphization/templated recrystallization
TW200939353A (en) Method for fabricating super-steep retrograde well MOSFET on SOI or bulk silicon substrate, and device fabricated in accordance with the method
TW200525749A (en) Methods and structures for planar and multiple-gate transistors formed on SOI
TW200529423A (en) Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers
TW200306002A (en) Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
TW200404371A (en) Polysilicon back-gated SOI MOSFET for dynamic threshold voltage control
TW201013758A (en) Semiconductor device and method for making semiconductor device having metal gate stack
TW200307316A (en) Body-tied silicon on insulator semiconductor device and method therefor
US6437404B1 (en) Semiconductor-on-insulator transistor with recessed source and drain
TWI520313B (zh) 形成光子結構之方法
TW200805573A (en) Optimized deep source/drain junctions with thin poly gate in a field effect transistor
JP2004363355A (ja) 半導体装置及びその製造方法
US8587066B2 (en) Structure and method having asymmetrical junction or reverse halo profile for semiconductor on insulator (SOI) metal oxide semiconductor field effect transistor (MOSFET)
TW201448171A (zh) 包含具有應力通道區之電晶體的設備及其形成方法
TW201013788A (en) Manufacturing method for semiconductor device and semiconductor device
TWI511286B (zh) 具有縮減長度之汲極和源極區及與其毗鄰之受力介電材料的ｓｏｉ電晶體
TW201618280A (zh) Ｃｍｏｓ中之ｎ＋＋及ｐ＋＋電晶體汲極區的通用接點
TW200416893A (en) Method of forming a semiconductor device having an energy absorbing layer and structure thereof
US20230061391A1 (en) Method for producing a superconducting vanadium silicide on a silicon layer
TWI592987B (zh) 絕緣層上覆矽基板及其製造方法