TW200414481A - Semiconductor device package - Google Patents

Semiconductor device package Download PDF

Info

Publication number
TW200414481A
TW200414481A TW092127435A TW92127435A TW200414481A TW 200414481 A TW200414481 A TW 200414481A TW 092127435 A TW092127435 A TW 092127435A TW 92127435 A TW92127435 A TW 92127435A TW 200414481 A TW200414481 A TW 200414481A
Authority
TW
Taiwan
Prior art keywords
conductive
patent application
item
scope
circuit board
Prior art date
Application number
TW092127435A
Other languages
English (en)
Other versions
TWI239091B (en
Inventor
Martin Standing
Original Assignee
Int Rectifier Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Int Rectifier Corp filed Critical Int Rectifier Corp
Publication of TW200414481A publication Critical patent/TW200414481A/zh
Application granted granted Critical
Publication of TWI239091B publication Critical patent/TWI239091B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

200414481 玖、發明說明： I：發明戶斤屬之技術領域3 發明領域 [0001] 本申請案係以於2002年10月4日提出申請之名稱 5 為”Multiple Phase Inverter Modules for High Density Power Applications”的美國暫時申請案第60/416,503號案、於2002 年10月8曰k出申清之名稱為”Multiple Phase Inverter
Modules For High Density High Power Applications，，的美國 暫時申請案第60/417,217號案及於2003年2月11日提出申請 10 之名稱為 ’’Intelligent Multiphase Modules，，的美國暫時申請 案第60/446,758號案為基礎並且主張它們的優先權利益。 t先前技術3 發明背景 15 20
[0002]為了把一半導體組件整合到一電子電路内，該海 件必須被封裝。第1圖顯示一種典型之多晶片封裝體5的和 截面，該封裝體5包括基板6、半導體組件7、和模鑄殼體8 應要注意的是，半導體組件係藉*像導線在某些情3 中藉由導電好，例如，9B般的連接絲在該封|體内苟 相互連接並且連接到外部連接器（圖中未示）。 [_3]該等連接器增加該封裝體的整體電阻和電感，炎 且引致像瞬時擾動(ringing)般之不希望的影響。甩心、’ [〇_]再者，如果該封裝體包含熱產生组件的話，在像 縣體5般的習知封裝體中，_散熱器㈤中未 接到編來《所產生的熱。該散熱㈣尺寸料 5 200414481 視所產生之熱的量而定。因此，大量的熱會需要較大的散 熱器。因此，熱產生對封裝體的尺寸係有影響。 【發明内容】 發明概要 5 [0005] 本發明之目的是為提供一種供一半導體元件或 數個半導體元件用的封裝體。 [0006] 本發明之半導體封裝體包括一第一電路板、一第
二電路板、及至少一個設置在該兩個電路板之間的半導體 元件。在本發明的較佳實施例中，該等電路板是熱導電變 10 化，像絕緣金屬基板或雙黏接銅般。當熱導電電路板被使 用時，雙側冷卻會被達成。結果，散熱係會平分在兩個表 面而取代習知解決方式以一個大散熱器從一個表面散熱， 兩個較小的散熱器會被使用，藉此縮減該封裝體的整體尺 寸。 15 [0007] 根據本發明之一特徵，該等電路板中之至少一者
包括供外部連接到其他組件用的外部連接器。每個連接器 是為在該電路板上之導電軌道的一部份，其亦包括至少一 個電氣地連接至該至少一個半導體元件之電氣觸點的導電 焊塾。 20 [0008] 根據本發明的另一實施例，一半導體封裝體可以 包括數個在該封裝體内部相互連接來形成一個或數個電路 的半導體元件。例如，本發明的封裝體可以包括數個用於 形成半橋或轉換器電路的電力切換元件。 [0009] 透過實驗，業已確定的是，在本發明之封裝體内 6 200414481 的半導體晶元在其之電氣觸點比在習知封裝體内的晶元少 26%的熱電阻。亦被發現的是，在本發明之封裝體内的晶 元比在習知封裝體内的晶元係在一個較低的溫度下運作。 實驗顯示，例如，在相同的負載條件下，在本發明之封裝 5 體内之電路板之外表面測量的穩定狀態溫度是為7 5 °C而在 相似之位置習知封裝體的溫度是為82°C。 [0010] 本發明之其他特徵和優點將會由於後面本發明 之配合該等附圖的說明而變得清楚明白。 圖式簡單說明 10 [0011] 第1圖顯示一習知半導體封裝體的橫截面圖； [0012] 第2圖顯示本發明之第一實施例之半導體封裝體 的頂視平面圖； [0013] 第3圖顯示被置於本發明之第一實施例之封裝體 之内之組件的電路圖； 15 [0014] 第4圖顯示在本發明之封裝體内所使用之電路板 的頂視平面圖， [0015】 第5圖顯示在本發明之封裝體内所使用之另一電 路板的頂視平面圖； [0016] 第6圖顯示由第4圖所示之電路板的頂視平面 20 圖，其包括數個半導體切換元件； [0017] 第7圖顯示本發明之封裝體之沿著第2圖中之線 7-7在箭頭之方向觀看的橫截面圖； [0018] 第8圖顯示本發明之封裝體的側視圖，一散熱器 係安裝在該封裝體的一側上； 7 200414481 [0019] 第9A-9D圖描繪本發明之封裝體之製作所採用 的處理步驟； [0020] 第10圖顯示本發明之第二實施例之封裝體的頂 視平面圖； 5 [0021] 第11圖顯示本發明之第三實施例之封裝體的頂 視平面圖；
[0022] 第12圖顯示與一電路板整合在一起之本發明之 第三實施例的封裝體； [0023] 第13圖顯示適於與本發明之第一實施例之封裝 10 體整合在一起之電路板的頂視平面圖； [0024] 第14圖顯示一與本發明之第一實施例之封裝體 整合在一起之電路的側視圖； [0025] 第15圖顯示一與一電路板整合在一起之馬達的 側視圖，該電路板包括本發明之整合封裝體； 15 [0026] 第16圖顯示一個三相降壓轉換器的電路圖；及
[0027] 第17圖描繪本發明之第四實施例的封裝體。 I：實施方式1 較佳實施例之詳細說明 [0028] 請參閱第2圖所示，本發明之第一實施例的半導 20 體封裝體10包括第一電路板12，和組裝在第一電路板12之 上的第二電路板14。根據本發明之一特徵，電路板12，14係 有像絕緣金屬基板(IMS)，或者雙層黏接銅(DBC)的熱傳導 變化性。該等電路板包括一熱傳導，但電氣絕緣的本體， 其能夠具有導電圖案形成於其之至少一個表面上。在本發 8 5 明的弟—貫施例巾，第1路板12包括數個外部連接哭 16，該等外部連接器16係、作為到該等被置於第-電路仙 與弟一電路板14之間之元件的輪人與輸出連接器，如將於 稍後作說明。 [0029】接著請參閱第3圖所示，本發明之第一實施例的
Ti?T2?Ts?T4?T^ ? /、係相互連接來形成二個各用於驅動—個三相馬達之一對 應之相之平行連接的半橋電路。 10 15 [0030】如眾所周知，每個半橋電路包括一個高壓 MOSFET T3，T2，T】和-個低壓M〇SFET HR。當功率 MOSFET被使絲形成半橋電路時，該高壓购脈丁，例 如丁1 ’的源極接點係串聯地連接至該低壓M〇SFET，例 如，A ’的汲極接點，而該高壓]^〇讣£丁的汲極接點係連 接到该輸入電力V +且該低壓M 〇 s F E τ的源極接點係連接到 接地點G。4參閱第3圖所示，在本發明的帛一實施例中， 20 MOSFET T3與MOSFET T4-起形成一 + 橋電路，M0SFET I與MOSFET T5—起形成一半橋電路，而M〇SFET几與 MOSFET Τό—起形成一半橋電路。如眾所周知，每個半橋 電路A，B，C的輸出係取自其之高壓M〇SFET至其之對應之 低壓MOSFET的連接點，如由第3圖所示。為了運作每個 MOSF1ET TlUlWT6 ’ 一閘極訊號係由一控制電路㈤ 中未示）經由一對應的閘極接點(^，(^，(^，(^，(^，仏來發送。 應要了解的是，本發明不受限於由第3圖所示的電路，與其 他元件一起形成的其他電路係可以根據本發明的原理來被 9 封裝。 10 [0〇31]根據本發明之—特徵，—電路，像由第3圖所示 的—者，係在沒有使用打線或其類似下被實現。特別地， 現在請參閱第4圖所示’第_電路板η包括數個分別用 收高壓MOSFET Ti，T2，T3之源極接點的源極導電焊塾 8τι,18Τ2，18Τ3 ’和數個分別用於接收低壓m〇sfet Μα 之沒極接點岐極導電焊塾Ha”。每個導電焊，塾 是為—個在一導電軌道上，經由-個在-形成於該導電軌 逼上之防焊層中之開孔曝露的區域。該導電軌道本身 置於％路板12，14的熱傳導本體上。特別地，每個導電 道是為-導電材料層，像銅_般，其係被定關 合意的構形。導電軌道係、由防焊材料覆蓋，㈣孔係 於该防焊材射俾可曝賴料電軌道 $ 焊墊。 ~ V電 15 [咖]祕導電焊墊18“經由在電路板丨出 Γ22來電氣地連解轉㈣^倾係經由在電2 上的另:導電執跡22來連接到外部連接器^。每個導電 20 接"Γ-2本Γ上是為該切電焊墊電氣地連接在—起或者連 二^外部接點之導電轨道的—部份。特別地，例如，如 跡曰；=’源極導電焊㈣T11極導電焊㈣”、和軌 =及外部連接器16a形成—個提供_◦赃ττ_ 成之+橋電路之輪出接關導電執道。 =,二在:續該第一實施例的描述，導電焊墊18 一 Τ3 接到導電焊墊20丁5和20了4而然後以相似的形 10 式連接到外4連接杰16b和16c。結果，高壓 1，丁2，丁3的源極接點係電氣地連接到對應之低壓 丁6，丁5，丁4較極接點，而然後連接到作^在沒有使用任何 打、、泉下每個半橋電路之輸出接點的外部連接器 5 16八，1 6b，16c 0 10 15 20 [34]第甩路板12亦包括各用於接收高壓m〇sfet 1’ 2’T3之對應之閘極接點的閘極導電焊塾Mti，24t2,24t3。 閘極‘ U干墊24T1係經由_執跡22來連接至外部連接器 16G1，其係作用為用於接收高壓MOSFET Τ]之閘極訊號的 1極接”、、占$員似地，閘極焊墊24”和24丁3係經由執跡22來分 別連接到輸出連接器16_16g3。連接器^心舶 高壓MOSFETIVT3的閘極接點。 陶5]^現在打閱第5ffiJ所示。第二電路板1饱括用於 接收问[MQSFET Tl5T2，T3之沒極接點的沒極導電焊墊 2〇T1，20T2,2GT3。第二電路板14亦包括互接導電焊墊W+和 28Vg_d。祕導電焊墊n〜係形成於與互連導電 焊塾28相同的導電執跡上。互連焊墊I係可電氣地連接至 在该弟一電路板12上的互連焊墊2V，經由-軌跡22,該互 連焊塾29肅電氣地連接至外部連接氣。結果，高壓 MOSFET的汲極接點將會電氣地連接到外部連接 本發明的第-實施财，t第二電路板職置於第一電路 板12之上日^彳σ卩連接器16”係作用如到該輸 接點。 【〇〇36】帛二電路板14亦包括用於接收錢⑽服 11 τ4，τ5，τ6之閉極接點的間極導電烊墊^，2仏、。每個閉 、。導电坏塾2474,241^，24了6係經由—對應的軌跡22來電氣地 、i閘極互連;^墊28G4,28G5,28G6。每個閘極互連焊塾 H，28G6然後係連接到在第一電路板12上之對應的閘 連¥墊29G4’29G5’29G6 ’而藉此經由―對應的執跡22來 電氣地連制對應的閘輯接器m 。 10 [0037】，亦置於第二電路板14上的是為源極導電焊墊 Τ4’ 8τ5’18Τ6和接地互連焊塾28抑_。源極導電焊墊 :8爲爪和接地互連焊墊 T運上*，因此，係錢地連接在—起。在第二電路糾 =地互連=墊28_係連接到在第_電路板I〗上之對 I-丘Γΐ連焊塾29_d，該等接地互連焊墊29g_d係經 ;=Γ來連接到外部接地連接器16—結果， 15
；16ground 5 "r"M0SFET 係τ連接到一接地接點。 =的=:參閱第6和7圖所示，每個~ UT3的源極接點’例如，ST】，係 的源極導電焊墊18丁 18 '、 * 、接到一對應 U摘個問極接二; 20 對應的閘極導電烊㈣W4T2,24t3。^連接到一 Μ·™相個沒極接點，例如，财 連接到在第—電路板12上之其之對應的汲極導6電焊Γ例 如，T6。在每個情況中 ¾^塾，例 環氧樹脂般的導電黏著物錫或導電 “要左意的是，每個 12 ' FET的源極接點和閘極接點係經由一個用於防止焊錫 可/、他的^電黏著物）使閘極接點與源極接點短路 勺防干層19(在第6圖中由相交線所示)曝露。 [〇039】現在請特別參閱第頂所示，第二電路板14係被 組裝血篦—命1 ^ 兒路板12相對以致於每個高壓m〇sfet 10 15 t“t2，t3的沒極接點，例如，DTi，係經由一層導電黏著物 33來电氣地連朗在第二電路板M上之其之職的沒極導 U于塾，例如，2〇T1。同樣地，每個低壓mosfett4，t5，t6 的源極接點’例如’ ST6，係經由—層導電黏著物33來電氣 也連接至在第_電路板M上之其之對應的源極導電焊塾， 例如，18下6，而每個低壓]^〇班丁丁4，丁5；16的閑極接點，例 如，GT6,係經由一層導電黏著物33來電氣地連接到其之對 應的閘極導電焊墊，例如，24 [〇〇4〇】/亦在第7圖中所示的是為把在第一電路板η上之 接地‘電丨干墊29gr_d電氣地連接到在第二電路板14上之接 地^電：!：干墊28grmmd的互連物35。互連物乃係經由一層導電 ‘著物33來連接到每個導電焊墊。互連物％可以是任何的 笔物體’像銅塊般。 [0041】 第7圖顯示低壓MOSFET Τ6、高壓MOSFET Τ〗和 互連物35係連接在第一電路板12與第二電路板14之間。餘 下的高壓MOSFET Us和低壓M0SFET τ4,Τ5係以與高壓 MOSFET乃和低壓MOSFET I之形式相同的形式來被連 接。再者，互連物係被用來以與如上所述之互連物35相同 的形式來把内部閘極導電焊墊28g4,28gs，28g6連接到内部導 13 200414481 電焊墊29G4,29G5,29G6 ’及内部導電焊墊到導電焊墊 29v+ 。 、 _2】_請參㈣帽所示，―旦第二電路板14被組 裝於第-電路板12之上，一環氧樹脂充填材料37係被設置 5於在第-電路板12與第二電路板14之間的空間内。環氧樹 脂充填材料37的用途是為保護⑽FET免受像濕氣般的環 ㈣態影響。如由第8圖所示，—散熱器40可以被熱連接到 第％路板14來桌肋散熱。散熱器4〇亦可以在沒有脫離本 發明下連接到第一電路板12。 10 [0043】根據本發明之一特徵，每個電路板阳何以接 收-散熱ϋ來實現㈣冷卻效果。有利地，由於雙層冷卻， 阜父小的散熱器係能夠被使用（代替一個大散熱器），藉此縮減 該封裝體的整體尺寸。 [0044]現在請參閱第9Α至9D圖所示，本發明的半導體 15封裝體10係依據後面的處理來被製作。首先，焊f(由斜線 所不）或者一些其他的導電黏著物係被印刷於在第—電路 板12上的導電焊墊上。接著，如由第9B圖所示，高壓 MOSFET HT3和低壓M〇SFET 丁4，丁5，丁6係置於在第一電 路板12上之它們之對應的位置。其後，如由第9(：圖所示， 2〇焊膏（由斜線所示）或一些其他的導電黏著物係被印刷於在 第二電路板14上的導電焊墊上，而且，如由第9〇圖所示， 第二電路板14係置於第一電路板之上而然後該整個結構係 被加熱俾致使該焊嘗被回焊。其後，環氧樹脂係被設置來 充填在第一電路板12與第二電路板14之間的空間。 14 [_5]根據本發明的較佳實施例，數個第一電路板i2 係可以連結在一起來形成一塊大的板而MOSFET 1’ 2’ ” 4,丁5,丁6和第一電路板14係可以藉著一個取放機器 來被置放然後，在環氧樹脂充填材料被施加之後，第一 電路板12係從該A的板洲來形成個別的封襄體。 [_6】ί見在請參閱第丨Q _示，本發明之第三實施例的 封裝體可以包括外部連㈣在乡於—個側上。 [_7] 4㈣第U圖所示，本發明之第三實施例的封裝 版可以包括插基型外部連接㈣，其係適於被接收在，例 ^另:個電路板中之對應的插座内。該配置的例子係由 I 一 " 、丁在其中，本發明之第三實施例的封裝體係被 頒雜組裝到具有用於接收外部連接㈣之插座（圖中未 不）的電路板42上。 15 封、月茶閱第13圖所示，本發明之第一實施例的 以错由把外部連接器16電氣地連接到對應的島來 :另-個電路板整合—起。特別地， 用於接收本發明之楚一 貝不/、，数個 導带貫施例之封裝體之外部連接器16之 路板上^1 $路板44。㈣圖騎本發明之封裝體10到電 20
[UU45J 運作地連=料。電路板44可以包括其他組件47，其可以 例如，用=封裝體10之内的組件。組件47可以是為， _9】ί封裝體1G中贿的電路元件。 包括本發明：？15圖所示，根據本發明之-特徵，-個 到一裳置體的電路板可以是適於安裝，及被安裝 月豆，藉此形成，例如，一個具有一整合控制 15 200414481 枝構的衣置。特別地，例如，包含封裝體1 〇的電路板44， 〇玄封衣把10包括三個半橋電路，可以包括一個用於驅動每 個半橋電路，而且係安裝到一個三相馬達50之本體上的控 制兒路組件。馬達5〇的每個相然後可以被運作地連接到封 5衣虹1〇的輪出連接器，藉此形成一個具有一整合驅動電路 組件的馬達封裝體。 [〇〇50]纟發明的封裝體不受限於半橋電路。例如，請參 閱第16和17圖所示，本發明之第四實施例的封裝體可以被 構梁來包括一個三相同步降壓轉換器的功率組件，如由第 16圖所示。如眾所周知，一同步降壓轉換器包括兩個串聯 地連接的功率切換元件，像功率MOSFET般，它們中之一 者係被稱為控制则贈5〇，而$ 一個係被稱為同步 2而且，如小所周知，一肖特基（schottky)二極 體54係連接在該同步则聊52的源極與波極之間。一個 一相同v卩牛壓轉換器本質上是為三個連接在一起的同步降 壓轉換器。 [0051】請特別參閱第i 7圖所示，第四實施例的封裝體包 括第电路板12、第二電路板14、控制M〇SFET 5〇、同步 ET 52和肖特基一極體54。根據本發明，電路板以，14 2〇包括形成於在每個電路板上之導電軌道3〇之選擇區域上之 供與，例如，肖特基二極體54和]^〇卯£丁5〇,52之電氣接點 電氣連接用的導電焊墊51，以及用於接收供在封裝體之内 之元件之内部連接用之互連物56的導電焊墊。與第—實施 例類似，該第四實施例的封裝體可以藉由首先如早前= 16 200414481 把功率組件置於第一電路板12上、把焊膏（或一些其他的導 電黏著物）印刷於第二電路板14的導電焊墊上、把第二電路 板14置於第一電路板12之上而然後回焊該焊膏來被製作。 其後，在電路板12，14之間的空間係能夠以環氧樹脂37充 5 填。
[0052] 雖然本發明業已配合其之特定實施例作描述，很 多其他的變化和改變以及其他的使用對於熟知此項技術的 人仕來說會變得清楚了解。因此，最好的是，本發明不是 由在此中之特別的詳細說明限制，而是僅由後附的申請專 10 利範圍限制。 【圖式簡單說明】 第1圖顯示一習知半導體封裝體的橫截面圖； 第2圖顯示本發明之第一實施例之半導體封裝體的頂 視平面圖； 15 第3圖顯示被置於本發明之第一實施例之封裝體之内
之組件的電路圖； 第4圖顯示在本發明之封裝體内所使用之電路板的頂 視平面圖； 第5圖顯示在本發明之封裝體内所使用之另一電路板 20 的頂視平面圖； 第6圖顯示由第4圖所示之電路板的頂視平面圖，其包 括數個半導體切換元件； 第7圖顯示本發明之封裝體之沿著第2圖中之線7-7在 箭頭之方向觀看的橫截面圖； 17 200414481 第8圖顯示本發明之封裝體的側視圖，一散熱器係安裝 在該封裝體的一側上； 第9A-9D圖描繪本發明之封裝體之製作所採用的處理 步驟； 5 第10圖顯示本發明之第二實施例之封裝體的頂視平面 圖， 第11圖顯示本發明之第三實施例之封裝體的頂視平面 圖； 第12圖顯示與一電路板整合在一起之本發明之第三實 10 施例的封裝體； 第13圖顯示適於與本發明之第一實施例之封裝體整合 在一起之電路板的頂視平面圖； 第14圖顯示一與本發明之第一實施例之封裝體整合在 一起之電路的側視圖； 15 第15圖顯示一與一電路板整合在一起之馬達的側視 圖，該電路板包括本發明之整合封裝體； 第16圖顯示一個三相降壓轉換器的電路圖；及 第17圖描繪本發明之第四實施例的封裝體。 【圖式之主要元件代表符號表】 5 封裝體 6 基板 7 半導體組件 8 模鑄殼體 9A 導線 9B 導電夾子 10 半導體封裝體 12 第一電路板 14 第二電路板 16 外部連接器 18 200414481 T】 功率MOSFET To 功率MOSFET Τ3 功率MOSFET T4 功率MOSFET Τ5 功率MOSFET Τ6 功率MOSFET V+ 輸入電壓 G 接地點 A 半橋電路 B 半橋電路 C 半橋電路 Gi 閘極接點 g2 閘極接點 g3 閘極接點 g4 閘極接點 g5 閘極接點 g6 閘極接點 18ti 源極導電焊墊 18丁2 源極導電焊墊 18χ3 源極導電焊墊 2〇t6 汲極導電焊墊 2〇T5 汲極導電焊墊 2〇T4 沒極導電焊墊 16a 外部連接器 16b 外部連接器 16。 外部連接器 24T1 閘極導電焊墊 24T2 閘極導電焊墊 24j3 閘極導電焊墊 16〇i 輸出連接器 16。2 輸出連接器 16g3 輸出連接器 2〇ti >及極導電焊塾 2〇x2 汲極導電焊墊 2〇t3 汲極導電焊墊 28v+ 互接導電焊墊 28vg_id互接導電焊塾 16y+ 外部連接器 29v+ 互連焊墊 24x4 閘極導電焊墊 24T5 閘極導電焊墊 24T6 閘極導電焊墊 28。4 閘極互連焊墊 28〇5 閘極互連焊墊 28〇6 閘極互連焊墊 29g4 閘極互連焊墊 29G5 閘極互連焊墊 29G6 閘極互連焊墊 19 200414481 16。4 閘極連接器 16。5 閘極連接器 16g6 閘極連接器 18丁4 源極導電焊墊 18T5 源極導電焊墊 18x6 源極導電焊墊 29gr〇und 接地互連焊墊 32 共用軌跡 16ground 外部接地連接器 STj 源極接點 GTi 閘極接點 dt6 汲極接點 33 導電黏著物 19 防焊層 35 互連物 37 壞氧樹脂充填材料 40 散熱器 42 電路板 39 外部連接器 44 電路板 45 導電島 47 組件 50 馬達 52 同步MOSFET 50 控制MOSFET 54 肖特基二極體 56 互連物 30 導電執道 51 導電焊墊 20

Claims (1)

  1. 200414481 拾、申請專利範圍： 1. 一種半導體封裝體，包含： 一第一電路板，該第一電路板包括至少一個置於其之 一主表面上的導電焊墊； 5 一第二電路板，該第二電路板包括至少一個在其之一 主表面上的導電焊塾，
    一半導體晶元，該半導體晶元包括一個在其之第一主 表面上的第一電氣接點和一個在其之第二主表面上的第 二電氣接點； 10 其中，該半導體晶元係被設置於在該第一電路板上的 該至少一個導電焊墊與在該第二電路板上的該至少一個 導電焊墊之間，而該第一電氣接點係電氣地連接到在該 第一電路板上的該至少一個導電焊墊而該第二電氣接點 係電氣地連接到在該第二電路板上的該至少一個導電焊 15 墊。
    2. 如申請專利範圍第1項所述之半導體封裝體，更包含電氣 地連接到該半導體晶元之第一電氣接點與第二電氣接點 的端子，該等端子係被設置於該等基板中之至少一者上。 3. 如申請專利範圍第1項所述之半導體封裝體，其中，每個 20 電路板是為一絕緣金屬基板。 4. 如申請專利範圍第1項所述之半導體封裝體，其中，該半 導體晶元是為一個包括一控制端的切換功率半導體元 件，該控制端係被設置於該晶元之第一主表面與該晶元 之第二主表面中之一者上而且係電氣地連接到一個在該 21 200414481 等電路板中之一者上的導電焊墊，及電氣地連接到一個 置於該等電路板中之一者上的端子。 5.如申請專利範圍第1項所述之半導體封裝體，其中，該半 導體晶元是為一 MOSFET與一 IGBT中之一者。 5 6.如申請專利範圍第1項所述之半導體封裝體，其中，該半 導體晶元的第一電氣接點和第二電氣接點係經由對應的 導電黏著物層來連接到對應的導電焊墊。
    7.如申請專利範圍第6項所述之半導體封裝體，其中，該導 電黏著物是為焊錫與導電環氧樹脂中之一者。 10 8.如申請專利範圍第1項所述之半導體封裝體，更包含一個 設置在該等電路板之間的ί哀氧樹脂充填材料。 9. 如申請專利範圍第1項所述之半導體封裝體，更包含一個 設置在該等電路板中之一者上的散熱器。 10. 如申請專利範圍第1項所述之半導體封裝體，更包含至 15 少一個被設置於每個電路板上的散熱器。
    11. 一種半導體封裝體，包含： 一第一熱傳導基板，該第一熱傳導基板包括數個被 設置於其之第一主表面上的導電焊墊； 一第二熱傳導基板，該第二熱傳導基板包括數個被 20 設置於其之第一主表面上的導電焊墊； 數個功率半導體裝置，該等功率半導體裝置各包括 一個在其之第一主表面上的第一電力接點、一第二電力 接點及一在其之第二主表面上的控制接點； 其中，該數個功率半導體裝置係被設置於該第一熱 22 200414481 傳導基板的第一主表面與該第二熱傳導基板的第一主表 面之間，其中，該等功率半導體裝置之該等接點中之每 一者係電氣地連接到該數個導電焊墊中之對應之一者， 且其中，在該熱傳導基板上的該等導電焊墊係互相連接 5 來形成一電路的部份。
    12. 如申請專利範圍第1項所述之半導體封裝體，更包含經 由該等導電焊墊來連接到該等功率半導體裝置且係被設 置於該等基板中之至少一者上的輸出端。 13. 如申請專利範圍第11項所述之半導體封裝體，其中，該 10 熱傳導基板是為絕緣金屬基板。 14. 如申請專利範圍第11項所述之半導體封裝體，其中，該 等功率半導體裝置是為功率MOSFET與IGBT中之一者。 15. 如申請專利範圍第11項所述之半導體封裝體，其中，該 等功率半導體裝置係經由一導電黏著物層來連接到該等 15 導電焊墊。
    16. 如申請專利範圍第15項所述之半導體封裝體，其中，該 導電黏著物是為焊錫與導電環氧樹脂中之一者。 17. 如申請專利範圍第11項所述之半導體封裝體，其中，該 等功率半導體裝置係連接成半橋結構。 20 18.如申請專利範圍第11項所述之半導體封裝體，其中，該 功率半導體裝置係被連接來形成數個半橋結構。 19. 如申請專利範圍第11項所述之半導體封裝體，更包含一 個用於控制該等功率半導體裝置之運作的控制裝置。 20. 如申請專利範圍第11項所述之半導體封裝體，更包含充 23 200414481 填在該第一與第二熱傳導基板之間之空間的環氧樹脂。 21. 如申請專利範圍第11項所述之半導體封裝體，更包含至 少一個與該等熱傳導基板中之一者熱接觸的散熱器。 22. 如申請專利範圍第11項所述之半導體封裝體，更包含一 5 個與該等熱傳導基板中之每一者熱接觸的散熱器。 23. —種用於製造半導體封裝體的方法，包含： 提供一第一電路板，該第一電路板具有至少一個被 設置於其之第一主表面上的導電焊墊； 把導電黏著糊狀物印刷於該導電焊墊上； 10 把一半導體裝置置放於該導電黏著物上； 提供一第二電路板，該第二電路板具有至少一個被 設置於其之第一主表面上的導電焊墊； 把導電黏著糊狀物印刷於在該第二電路板上的導電 焊墊上； 15 把該第二電路板置放於該半導體裝置上以致於在該 第二電路板上的導電黏著物係與該半導體裝置接觸；及 施加熱來回焊該導電黏著物。 24. 如申請專利範圍第23項所述之方法，其中，該導電黏著 物是為焊錫與導電環氧樹脂中之一者。 20 25.如申請專利範圍第23項所述之方法，更包含以環氧樹脂 充填在該等電路板之間的空間。 26. 如申請專利範圍第23項所述之方法，其中，該等電路板 是為絕緣金屬基板。 27. 如申請專利範圍第23項所述之方法，其中，每個置放步 24 200414481 驟係藉著一個取放機器來被執行。 25
TW092127435A 2002-10-04 2003-10-03 Semiconductor device package TWI239091B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US41650302P 2002-10-04 2002-10-04
US41721702P 2002-10-08 2002-10-08
US44675803P 2003-02-11 2003-02-11

Publications (2)

Publication Number Publication Date
TW200414481A true TW200414481A (en) 2004-08-01
TWI239091B TWI239091B (en) 2005-09-01

Family

ID=37001188

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092127435A TWI239091B (en) 2002-10-04 2003-10-03 Semiconductor device package

Country Status (1)

Country Link
TW (1) TWI239091B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594449A (zh) * 2013-11-19 2014-02-19 西安永电电气有限责任公司 一种igbt模块的电路板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594449A (zh) * 2013-11-19 2014-02-19 西安永电电气有限责任公司 一种igbt模块的电路板

Also Published As

Publication number Publication date
TWI239091B (en) 2005-09-01

Similar Documents

Publication Publication Date Title
US7045884B2 (en) Semiconductor device package
US10943845B2 (en) Three-dimensional packaging structure and packaging method of power devices
CN105981274B (zh) 电力用半导体模块
US6793502B2 (en) Press (non-soldered) contacts for high current electrical connections in power modules
US7592688B2 (en) Semiconductor package
US7298027B2 (en) SMT three phase inverter package and lead frame
JP2020519024A (ja) Ｄｃ端子の同軸配列を有するハーフブリッジモジュール
US20050280998A1 (en) Half-bridge power module with insert molded heatsinks
US9468087B1 (en) Power module with improved cooling and method for making
EP1662568A3 (en) Power module, phase leg, and three-phase inverter
CN104396011B (zh) 半导体装置
US20070229143A1 (en) Power Module
CN107769520B (zh) 电装置及其制造方法
US20210050320A1 (en) Package structure for power device
CN105932887A (zh) 功率转换器
JP2004311685A (ja) 電力用半導体装置
Liang et al. Embedded power technology for IPEMs packaging applications
CN109428498A (zh) 组件结构、功率模块及功率模块组装结构
JP2014120638A (ja) パワーモジュール半導体装置およびその製造方法
JP2004221381A (ja) 半導体装置
WO2018007062A1 (en) Low-inductance power module design
CN112992845A (zh) 功率模块及其制造方法
TW200414481A (en) Semiconductor device package
JP2018107481A (ja) パワーモジュール半導体装置
US10804189B2 (en) Power device package structure

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees