TW200414232A - A silicon laminate formed with a silicon layer on a substrate sheet - Google Patents
A silicon laminate formed with a silicon layer on a substrate sheet Download PDFInfo
- Publication number
- TW200414232A TW200414232A TW92136761A TW92136761A TW200414232A TW 200414232 A TW200414232 A TW 200414232A TW 92136761 A TW92136761 A TW 92136761A TW 92136761 A TW92136761 A TW 92136761A TW 200414232 A TW200414232 A TW 200414232A
- Authority
- TW
- Taiwan
- Prior art keywords
- silicon
- layer
- sheet
- silicon layer
- thickness
- Prior art date
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/02—Pretreatment of the material to be coated
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
- C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Laminated Bodies (AREA)
- Physical Vapour Deposition (AREA)
Description
200414232 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係關於矽層積體。詳述之,係作焉 極体、太陽電池、塞流體、1C(記憶1C、 DRAMIC、雙極 1C、SRAMIC、MOSIC 等)、贫 感測器,光繼電器等半導體裝置用的素材使月 矽層積體。 【先前技術】
從以往,電晶體、二極体、太陽電池 1C(記憶 1C、邏輯 1C、DRAMIC、雙極 1C MO SIC等)、光耦合器、光感測器,光繼電器 置是以矽晶圓當作基層,進行各種加工。 但是,這種矽晶圓是切割大型的Si單晶 硏磨加工而製成,因此,在切割時及硏磨時產 損耗,無法獲得良好的製成率。同時,此等力[ 加工設備非常昂貴,而且隨著這些加工,有_ 而造成破損,這些因素使得矽晶圓的製造成本 因此,有各種降低矽晶圓的製造成本的嘗 製造具有更大面積的晶圓,或令各個製品較/丄 晶圓的單位面積製成的產品數增加的嘗試,ii 本的解決。 另一方面,在日本特開2001— 277424 有,具備有經過表面粗化處理的聚醯亞胺薄聘 電晶體、二 邏輯 1C、 耦合器、光 時很有用的 、塞流體、 、SRAMIC、 t等半導體裝 I,然後施加 :生相當量的 ]工所使用的 卜晶圓因龜裂 非常高。 F試,例如, 、,以增加從 I尙未達成根 號公報記載 !、由矽等形 •4- (2) (2)200414232 成的中間層、及金屬層的金屬化聚醯亞胺薄膜。從其中 的,爲了提高該金屬層與該聚醯亞胺薄膜的接合強度,而 對該聚醯亞胺薄膜進行表面粗化處理,並形成該中間層的 說明,可以淸楚看出,該中間層並非可成爲當作砂晶圓等 有用的砂層積體。 同時,在日本特開平8 — 264 8 1 8號公報、特開平9 — 8 3 3 8號公報及特開平1 1 — 29645號公報記載有,在薄膜 基板上設非晶質矽薄膜的薄膜狀非晶質矽太陽電池。但 是,該薄膜基板並未記載表面粗糙度的受熱時的變化,未 指出有關形成平滑的矽層的方法,因此,形成該非晶質矽 薄膜的薄膜基板並非可成爲當作矽晶圓等有用的矽層積 體。 【發明內容】 本發明係有鑑於上述現狀而完成者,其目的在提供, 不易破損,良品率也很好,因此成本上也甚爲優勢,當作 矽晶圓等很有用的矽層積體。 本發明人爲了解決上述課題經過銳意硏究的結果,發 現使用具有特定物性値的基體薄片,在其表面形成高純度 的矽層,便可以獲得良好的結果,而依據此項發現進一步 硏究的結果,終於完成本發明。 亦即,本發明的矽層積體的特徵爲,對厚度 4〜ΙΟΟΟμπι,至少180°C以上的任意溫度時的表面粗糙度 Ra値是2μιη以下,且其在任意溫度時的Ra値與25°C的 -5- 200414232
Ra値之差在5%以內的基體薄片,藉由濺鍍法在該基體薄 片的一方表面或表裏兩面形成,厚度 0.0005〜200μΐΏ,且 純度在99.9 9 9%以上的Si構成的矽層。 上述矽層是使用,其處理室內部以Si、含有Si的化 合物、石英、琺瑯及陶瓷的群中選擇的至少一種塗敷的濺 鍍裝置,藉由濺鍍方法形成。
而,上述基體薄片是使用聚合物片、陶瓷片、或金屬 片的任一種較佳。 同時,本發明的矽層積體可以在上述基體薄片與上述 矽層之間,及/或上述基體薄片上的任一方的表面形成有 上述矽層時,在未形成該矽層的一方表面,形成厚度 0.01〜200μπι的金屬層。 上述金屬層可以由,Cu、Al、Ni、Ζη或至少含有一 種這些金屬的合金的任一構成。
而,本發明的矽層積體上可以加工:通路孔(via hole)、穿通孔(through hole)、或對準孔(alignment hole) 中的任意一種以上的孔。 而,本發明的矽層積體可以在上述矽層上至少形成一 層以上的,從N、0或F中選擇的至少一種元素與Si經 氣相反應而形成的氣相反應層,及/或長周期型周期表之 第2〜6周期的4A族〜7B族中的至少一種元素與Si構成的 摻雜矽層。 【實施方式】 -6- (4) 200414232 本發明的砂層積體的基本架構是’在以規疋的物 特定的基體薄片上形成矽層。以下說明各構成要素。 〈基體薄片〉 本發明需要使用,厚度4〜1⑽至少180°C 的任意溫度時的表面粗糙度Ra値是2μπι以下’且其 意溫度時的Ra値與25°C 的Ra値之差在5%以內的 薄片。因爲,厚度未滿4μηι時,無法獲得加工所需 充分的強度,而厚度超過1〇〇〇 Mm時,加工性變差’ 成本會太高。再者,有關厚度的更適合的範圍,會因 用的素材的組成而有若干的差異,其詳情後述。 另一方面,需要至少180°C以上的任意溫度時的 粗糙度Ra値是2μιη以下,且其在任意溫度時的Ra 2 5 °C的Ra値之差在5%以內的理由是,如果未滿足 條件,會對後述的矽層的形成及性狀產生不良影響 即,在1 8 0 ° C以上的任意溫度時的表面粗糙度Ra値 2 μπι時,依存於該基體的表面凹凸要形成平滑的矽層 難,而限定其溫度爲180°C以上的理由是,因通常形 層的溫度是在180°C以上之故。因此,這個溫度通 200°C以上較佳,最好是220°C以上。 同時,比較180°C以上的任意溫度時的Ra値與 的Ra値之差,是考慮對溫度變化的性狀的穩定性, 來講,這種差愈小表示其性狀對溫度變化很穩定,其 過 5 %者特別在1 8 0 ° C以上的溫度時,其性狀會變 性値 以上 在任 基體 要的 同時 所使 表面 値與 這些 。亦 超過 很困 成矽 常爲 25°C 一般 差超 不穩 -7- (5) 200414232 定,因此對矽層的形成及性狀會有不良影響。 在此,所謂表面粗糙度Ra値是表示表面的粗 數値的一種,被稱作是中心線平均値,使用表面粗 定機(例如,測定機名稱:接觸式表面粗糙度計 4 〇 C,株式會社小阪硏究所製),接觸子使用觸針前 0·5μιη者,以觸針負載5mg、截止値80μηι的條件 1 0次,而以其平均値表示。 再者,本發明的基體片的形狀,除了葉片形的 狀者外,也包含捲成滾筒狀的薄板形狀者。 同時,本發明的基體片的水分含量最好是未滿 量%。這是爲了要使基體片與矽層牢固密接,及防 的結晶化度變不均。 〈基體片的組成〉 本發明所使用的上述基體片的阻成,只要是能 述數値,便不特別限定,通常是以聚合物片、陶瓷 屬片較佳,最好是依完成的砂層積體的用途從這些 最合適者。 〈聚合物片〉 聚合物片可以舉,例如:合成樹脂片、熱可塑 片、橡膠片等。合成樹脂片可以用,例如:PET、 丙烯、尼龍、聚乙烯、聚丙烯、氯乙烯、聚醯亞胺 聚合物、環氧樹脂、芳香族醯胺(aramid)等的合成 糙度的 糙度測 SE — 端半徑 下測量 所謂片 0.1質 止5夕層 滿足上 片或金 中選擇 性彈性 PEN、 、液晶 樹脂形 -8- (6) (6)200414232 成的薄片。 熱可塑性彈性片可以用,例如:苯乙烯系、氯乙烯 系、嫌烴系、氨基甲酸酯系、酯系、醯系等熱可塑性彈性 體形成的薄片,但如上述,必須在至少;[8 0。C以上的溫度 下性狀保持穩定’因此’最好使用以硬化劑作某種程度的 架橋者較好。 而’橡膠薄膜則除了天然橡膠外,可用,丁二烯橡膠、 異戊間二烯橡膠、氯丁二烯橡膠、苯乙烯 一 丁二烯橡膠、 丁腈橡膠(nitrile rubber)、異丁烯橡膠、苯乙烯—丙烯 橡膠、丙烯橡膠、氨基甲酸酯橡膠、氟橡膠、矽橡膠等之 合成橡膠,但如上述必須在至少1 8 0。C以上的溫度下性狀 保持穩定,因此,最好使用以加硫等使其有某種程度硬化 者。在本發明,上述各種素材中以合成樹脂片較佳,尤其 使用聚醯亞胺、液晶聚合物、環氧樹脂、芳香族醯胺 (aramid)或環氧樹脂形成的薄片最理想。同時,此等聚合 物薄片也能夠以對溫度變化的性狀的穩定化爲目的而添加 玻璃纖維等添加物。 而,這種聚合物片的厚度以4〜200Pm較佳’最好是 20〜120μηι。厚度未滿4μηι時,要獲得後述之形成砂層時 的加工所需要的充分大的強度,將很困難,另一方面,超 過200μπι時,會欠缺可撓性,尤其是要以滾筒狀進行加 工會很困難。 〈陶瓷片〉 -9- (7) (7)200414232 陶瓷片可以是結晶質陶瓷的薄片,或非晶質陶瓷的薄 片’通吊’只要是傳統上習知的陶瓷基板均可使用。例如 可以有·氧化鋁系、塊滑石系' 富銘紅柱石系、玻璃陶瓷 系、砍酸系、鈦酸系、錯酸系、氮化物系、碳化物系等的 薄板形狀的陶瓷片。厚度以100〜1〇〇〇μηι較佳,最好是 150〜600μηι。厚度未滿…(^⑺時,要獲得後述之形成矽層 時的加工時可能會產生破損,另一方面,超過1〇〇〇 μπι 時’最後製成製品時,要進行切割等加工會很困難。 金屬片可以使用,例如由CU、Al、Ni或至少含有一 種此等金屬的合金中的任一所構成的薄片。這種金屬片因 其用途或選擇的加工方法,能夠以捲成滾筒狀的薄片形 狀,或薄形板狀使用。 以捲成滾筒狀的薄片形狀使用時,其厚度以4〜200 μιη 較佳,最好是20〜ΙΟΟμπι。厚度未滿4μπι時,要獲得後述 之形成矽層時的加工.時所需要的充分的強度,將有困難, 另一方面’超過200 μπι時’會欠缺可撓性,要以滾筒狀 進行加工會很困難。 以薄形板狀使用時,其厚度以50〜1〇〇〇μπι較佳,最 合適的厚度是1〇〇〜500μπι。厚度未滿50μιη時,以板狀加 工時較困難’另一方面,超過1〇〇〇μπι時,最後製成製品 時,要進行切割等加工會很困難,同時成本也很高,不甚 理想。 〈基體片的前處理〉 -10- (8) (8)200414232 本發明的基體片在形成後述之矽層前最好進行前處 理。這是爲了使基體片與矽層牢固密接,且使矽層的表面 平滑。這種前處理因構成基體層的素材的組成而有若干的 差異。 亦即,基體片是聚合物片或陶瓷片時,首先要脫脂洗 淨薄片表面,去除污染。接著,以淸水洗淨數次後,以 5 %〜10%的酸進行酸活性化處理,溶解去除氧化物等,然 後以淸水進行數次的洗淨。然後,去除水分後乾燥完成前 處理,而移至後述的形成矽層的製程。 另一方面,若基體片是金屬片時,則進行與上述一樣 的操作,最後在乾燥後,使用濺鍍裝置照射氫氣,還元去 除薄片表面的氧分子而完成前處理,移至後述的形成矽層 的製程。再者,也可以濺鍍Cu、Al、Ni等金屬以取代上 述氫氣照射,而在形成這種厚度0.01〜5 μιη的保護層後形 成後述的矽層。 〈矽層〉 本發明的矽層是藉由濺鍍方法形成厚度 0.0005〜200μηι,最好是 5〜50μηι,且純度 99.999 %以上的 Si而形成。厚度未滿0·0005 μιη時,因受到基體片表面的 凹凸的影響有時會產生針孔,另一方面,厚度超過2 00 μιη 時,矽層的性能也沒有太大的差別,反而成本增加很多, 在經濟效益上很不利。 而,構成矽層的S i純度(本發明是以質量表示)需要 -11 - 200414232 Ο) 99.999%以上的理由是,跟其他Si基板同樣,要將對半導 體特性的影響減到最低。因此,純度達9 9 · 9 9 9 9 9 9 9 9 9 %以 上較好,最好是達 99.9999999999%以上。再者,構成矽 層的S i可以是非晶質者,也可以是結晶質者。特別是從 能夠使矽層積體的用途具多樣性的觀點,以結晶質Si構 成較佳。 同時,採用濺鍍方法的理由是,要使矽層平滑。以下 說明這種濺鍍的條件。 首先,設置在靶上的Si可以是一般的矽晶圓所使用 的Si單晶,而使用其純度達99.999°/。以上,或更高的 99.999999999%以上,最好達 99.9999999999%以上者。 而如上述,將最好經過前處理的基體片安置在濺鍍裝 置的處理室內,使用真空幫浦排出處理室內的氣體,使其 真空度達1〇_7〜l(T2Pa,最好達1(T6〜l(T4Pa。獲得未滿 10 — 7Pa的真空度時,設備費用昂貴,經濟效益上較不 利,另一方面,超過 W2Pa的真空度時,會顯著混進雜 物,而且,結晶化度不均一。 接著,處理室內也同時昇溫,使成30〜2 5 0 °C的溫 度,藉此使基體片的水分含量爲未滿0.1質量%。 接著,再度調整處理室內的溫度,以非晶質Si構成 矽層時,調整成-20〜180°C,最好是-10至80°C,以結晶 質 Si構成矽層時,調整成 180°C以上,最好是 200〜250°C。非晶質Si時,未滿-2 0°C或超過180。(:時, 設備費用昂貴,經濟效益上較不利,不甚理想。而,結晶 -12- 200414232 (ίο) 質s i時,未滿1 8 0。C不能使其爲結晶質’反之’高溫側 的溫度雖不特別限定,但若超過2 5 0°C,設備費用昂貴’ 經濟效益上較不利,最好避免。 接著,如上述調節溫度後注入氬氣(以每靶每1 c 一 0.4〜0.6cc/分的濃度,最好是以每靶每lcm2 0.2〜lcc/分 的濃度注入),使上述靶流通 0.004〜l.OA/ cm2最好是 0.0 1〜0.03 A/ cm2的電流。未滿 0 · 0 0 4 A / c m2時,形成矽 層時需要很長的時間,同時,特性很容易不均一,另一方 面,超過1 .OA/ cm2時,特性很容易不均一,不很理想。 而,此後在矽層成爲所希望的厚度時,停止流通於靶 的電流,使處理室內的溫度成爲室溫後,停止注入氬氣, 使真空度與大氣壓相同,而從濺鍍裝置取出基體片,便可 以獲得在基體片上形成矽層的矽層積體。再者,上述所使 用的濺鍍裝置是整批式,但滾筒式等任何型式都可以使 用’尤其是要形成需有高純度的矽層時,使用該處理室內 部(包括處理室內壁及各種輥子)塗敷有從Si、含Si的化 合物、石英、琺瑯及陶瓷等的群中選擇的至少一種的裝 置。藉此,可以防止雜質混進矽層。在此,所謂含Si的 化合物包括,例如:二氧化矽、氮化矽、碳化矽等。而, 陶瓷則包括:氧化鋁系、塊滑石系、富鋁紅柱石系、玻璃 陶瓷系、矽酸系、鈦酸系、鉻酸系、氮化物系、碳化物系 等的化合物。這一些當中,還是以Si或含Si的化合物塗 敷較佳’特別是以S i塗敷最佳。 而,如此以Si等塗敷的方法則有,例如··直接以濺 -13· (11) 200414232 鍍法或溶射法塗敷S i等的方法;或製成糊漿塗抹燒成的 方法。 〈金屬層〉
本發明可以在基體與矽層之閭,及/或矽層是形成在 基體上的任一方的表面上時,在其未形成矽層的一方的表 面,形成厚度0.01〜200μιη,最好是0.1〜80Mm的金屬層。 由於形成這種金屬層,可以形成電路,同時可以獲得散熱 效果。厚度未滿0.01 μιη時,要形成電路或要獲得散熱效 果有時很困難,厚度超過200 μιη,金屬層的性能也沒有太 大差別,有時反而會使後段的加工較困難,因此不甚理 想。
這種金屬層可以從,Cu、Al、Ni、Ζη或至少含有一 種此等金屬的合金的任一構成。而,這種金屬層可以藉 由:濺鍍法、蒸著法、無電解電鍍法、電鍍法或組合一種 以上的這些方法,形成在基體片上。也可以藉由將金屬箔 黏貼在上述基體片的方法形成。如此形成金屬層時,上述 矽層可以形成在此金屬層上。 〈氣相反應層/ Si摻雜層〉 本發明可以在上述矽層上,形成至少一層以上的,從 Ν、Ο或F中選擇的至少一種元素與Si經氣相反應而形成 的氣相反應層,及/或長周期型周期表之第2〜6周期的 4A族〜7B族中的至少一種元素與si構成的Si摻雜層,而 -14- (12) (12)200414232 當作各種半導體裝置使用。 這種氣相反應層Si摻雜層可以藉由傳統上習用的方 法,沒有任何限制之下形成。而,其層積架構也可以依照 所希望的半導體裝置的種類採用任意的架構。因此,層積 數或層積順序不受任何限制。 〈孔加工〉 本發明的矽層積體可以加工任意的一個以上的穿通 孔、通路孔、對準孔。此等孔的加工可以藉由壓機、沖 機' C02雷射、YAG雷射、激元雷射等施行。通常,通路 孔的直徑是以10〜200μιη爲佳,最好是20〜50μιη。要形成 未滿1 0 μ m的通路孔很難,而超過2 0 0 μ m則在塡埋加工時 很困難。穿通孔的直徑是以100〜500μιη爲佳,最好是 200〜300μιη。未滿ΙΟΟμιη時在作用上通路孔便已足夠,而 超過5 00 μιη則佔用整個矽層積体的比例太大。而,對準 孔是以50〜5000μιη爲佳,最好是100〜200μπι。未滿50μπι 時要檢出對準孔很困難,而超過5000μιη則對準孔的準確 度變差。 〈矽層積體〉 如上述製造的矽層積體,當作電晶體、二極体、太陽 電池、塞流體、1C(記憶、邏輯1C、DRAM 1C、雙極1C、 SRAM 1C、MO SIC等)、光耦合器、光感測器,光繼電器 等半導體裝置用的素材(特別是基板及矽晶圓)時很有用。 -15- (13) (13)200414232 以下舉出一些實施例,進一步詳述本發明,但本發明 並非限定如此。 〈實施例1〉 本實施例是關於在基體片的一方的表面形成砂層的砂 層積體。以下參照第1圖進行說明。 首先,基體薄片101使用聚合物的厚度ΙΟΟμπι的聚 醯亞胺片。此聚醯亞胺片在200°c時的表面粗糙度RS値 是llnm,而25°C的Ra値是10.8nm,兩者的差値是2% 將此聚醯亞胺片加以脫脂洗淨(脫脂劑:Ace Clean3 0(奧野製藥工業社製),使用濃度:30g / 1,條件: 液溫40°C、0.5分鐘)後,以純水重複水洗5次。然後, 將此聚醯亞胺片浸泡在塡充1%的硫酸的液溫28 °C的酸活 性化槽1分鐘後,以純水重複水洗5次。接著,去除水分 後,噴吹通過高性能過濾器(網目粗細度:〇· 5 μιη以下)的 乾燥空氣,乾燥該聚醯亞胺片,而完成前處理。 接著,將純度99.9999999%以上的Si單晶安置在處 理室內部塗敷Si的濺鍍裝置的靶上,同時,上述聚醯亞 胺片也同樣安置在裝置內。而,使用真空幫浦排出處理室 內的氣體,使其真空度達1〇_ 3Pa後,以加熱器使溫度昇 到1 1〇。〇,使聚醯亞胺片的水分含量爲〇·1質量%以下。
接著,再藉真空幫浦使處理室內的真空度達 l(T6Pa,而以每靶每lcm20.45cc /分的量注入氬氣。然 後,使處理室內的溫度昇到210°C,使上述靶流通0.02A -16- (14) (14)200414232 / cm2的電流,而在聚醯亞胺片上形成厚度約3Mm的矽 層 1 0 2。 接著,停止流通於靶的電流,將處理室內的溫度冷卻 到室溫後,停止注入氬氣’而從濺鍍裝置取出基體片’獲 得本發明的矽層積體100。 對如此獲得的矽層積體1 〇 0使用測微計測量其矽層 102的厚度的結果,其厚度是28μηι。同時,使用穿透型 電子顯微鏡觀察矽層1〇2,確認已成爲結晶質的Si。同時 使用光電子分析器(AXSIS Ultra,(株)島津製作所製)測量 矽層102的純度的結果,Si的純度是99.9999999%。 如此獲得的矽層積體1 〇〇可以當作各種半導體裝置的 素材(特別是基板及矽晶圓)使用。 〈實施例2〉 除了實施例1的基體片是使用聚醯亞胺片,而本實施 例是使用陶瓷片的氧化鋁外,其餘完全與實施例1同樣實 施,而獲得矽層積體。 再者,在此使用的氧化鋁的厚度是 2000μπι,在 200°C時的表面粗糙度Rs値是Ο.ίμιη,而25°C的Ra値 是0.1 μ m ’ R a値沒有差別。 而使用測微計對獲得的矽層積體1 00測量其矽層的厚 度的結果,其厚度是29 μηι。同時,使用穿透型電子顯微 鏡觀察矽層,確認已成爲結晶質的S i。同時,使用光電 子分析器(AXSIS Ultra,(株)島津製作所製)測量矽層1〇2 -17- (15) (15)200414232 的純度的結果,Si的純度是99.9999999%。 〈實施例3〉 本實施例是關於基體片是使用金屬片,其一方的表面 形成矽層的矽層積體。以下參照第1圖進行說明。 首先,基體薄片1〇1使用金屬片的厚度ΙΟΟμπι的銅 箔。此銅箔在200°C時的表面粗糙度Rs値是Ο.ΐμπι,而 25°C的Ra値是Ο.ίμιη,Ra値沒有差別。 將此銅箔先切割成A4大小,加以脫脂洗淨(脫脂劑: Ace Clean3 0(奧野製藥工業社製),使用濃度:50g/ 1,條 件:液溫48 °C、2分鐘)後,以純水重複水洗5次。然 後,將此銅箔浸泡在塡充2%的硫酸的液溫29°C的酸活性 化槽1分鐘後,以純水重複水洗5次。接著,去除水分 後,噴吹通過高性能過濾器(網目粗細度:〇·5 μιη以下)的 乾燥空氣,乾燥該銅箔。 接著,將純度99.999999999%以上的Si單晶安置在 處理室內部塗敷Si的濺鍍裝置的靶上,同時,上述銅箔 也同樣安置在裝置內。而,使用真空幫浦排出處理室內的 氣體,使其真空度達10-3Pa後,注入H2氣體,藉由還元 去除銅箱表面的氧分子,而完成銅箱的則處理部。 接著,停止注入H2氣體後,再藉真空幫浦使處理室 內的真空度達l〇_6Pa,而以每靶每lcm2 0.5 6cc/分的量 注入氬氣。然後,使處理室內的溫度昇到210°C,使上述 祀流通0.02A / cm2的電流,而在銅箱上形成厚度約30μπι -18 - (16) (16)200414232 的矽層1 02。 接著,停止流通於靶的電流,將處理室內的溫度冷卻 到室溫後,停止注入氬氣,而從濺鍍裝置取出基體片,獲 得本發明的矽層積體100。 而使用測微計對獲得的矽層積體1 00測量其矽層1 02 的厚度的結果,其厚度是2 9 μιη。同時,使用穿透型電子 顯微鏡觀察矽層,確認已成爲結晶質的S i。同時,使用 光電子分析器(AXSIS Ultra,(株)島津製作所製)測量矽層 102的純度的結果,Si的純度是99.999999999%。 如此獲得的矽層積體100可以當作各種半導體裝置的 素材(特別是基板及矽晶圓)使用。 〈實施例4〉 本實施例是關於在基體片的表裏兩面形成矽層的矽層 積體。以下參照第2圖進行說明。 首先,基體薄片101是使用與實施例1相同的聚醯亞 胺片,從開始到完成基體片的前處理,完全與實施例1相 同方式進行處理。 接著,將純度99.9999999%以上的Si單晶安置在處 理室內部塗敷Si的濺鍍裝置的靶上,同時,上述聚醯亞 胺片也同樣安置在裝置內。而,使用真空幫浦使處理室內 的真空度達10- 3Pa後,以加熱器使溫度昇到1 10°C,使 聚醯亞胺片的水分含量爲〇 · 1質量%以下。 接著,再藉真空幫浦使處理室內的真空度達 -19 - (17) (17)200414232 10— 6Pa,而以每靶每lcm20.4 5 cc/分的量注入氬氣。然 後,使處理室內的溫度昇到2 1 0。C,使上述靶流通0 · 0 2 A / cm2的電流,而在聚醯亞胺片的一方表面上形成厚度約 30μπι的矽層202。 接著,停止流通於靶的電流,將處理室內的溫度冷卻 到室溫後,停止注入氬氣’而從濺鍍裝置取出經過如此處 理的聚醯亞胺片。然後,再度將聚醯亞胺片安置在裝置 內,使能再者處理此聚醯亞胺片的未形成矽層的另一方表 面。 而,使用真空幫浦使處理室內的真空度再度達 10_6Pa,而以每祀每 lcm20.45cc /分的量注入氬氣。然 後,使處理室內的溫度昇到21 〇°C,使上述靶流通〇.02 A /cm2的電流,而在聚醯亞胺片的另一方表面上形成厚度 約30μιη的砂層202。 接著,停止流通於靶的電流,將處理室內的溫度冷卻 到室溫後,停止注入鐘氣’而從灘鍍裝置取出基體片’獲 得本發明的矽層積體200。 而使用測微計對獲得的矽層積體2 0 0測量其表裏兩面 的矽層202的厚度的結果,其厚度分別是30μιη與 3 Ομιη。同時,使用穿透型電子顯微鏡觀察表裏兩面的矽 層,確認已成爲結晶質的S i。同時,使用光電子分析器 (AXSIS Ultra,(株)島津製作所製)測量其表裏兩面的矽層 202的純度的結果,Si的純度是99·9999999% ° 如此獲得的矽層積體2 0 0可以當作各種半導體裝置的 -20- (18) (18)200414232 素材(特別是基板及矽晶圓)使用。 〈實施例5〉 本實施例是關於在基體片與矽層之間形成金屬層的矽 層積體。以下參照第3圖進行說明。 首先,基體薄片301是使用聚合物片的厚度50μηι的 液晶聚合物片。此液晶聚合物片在2 2 0 ° C時的表面粗糙度 Rs値是20nm,而25°C的Ra値是20nm,Ra値沒有差 別。 將此液晶聚合物片先加以脫脂洗淨(脫脂劑:Ace Clean30(奧野製藥工業社製),使用濃度:30g/ 1,條 件:液溫40°C、0.5分鐘)後,以純水重複水洗5次。然 後,將此液晶聚合物片浸泡在塡充1%的硫酸的液溫28。〇 的酸活性化槽1分鐘後,以純水重複水洗5次。接著,去 除水分後,噴吹通過高性能過濾器(網目粗細度:〇. 5 μπι 以下)的乾燥空氣,乾燥該液晶聚合物片,而完成前處 理。 接著,將Cu安置在處理室內部塗敷Si的濺鍍裝置的 第1靶,將純度99.999999999°/。以上的Si單晶安置在第2 靶,同時,上述液晶聚合物片也同樣安置在裝置內。而, 使用真空幫浦排出處理室內的氣體,使其真空度達 l〇- 3Pa後,以加熱器使溫度昇到150°C,使液晶聚合物片 的水分含量爲〇. 1質量%以下。 接著,再藉真空幫浦使處理室內的真空度達 -21 - (19)200414232 10_6Pa,而以每靶每lcm2〇.45cc /分的量注入 後,使處理室內的溫度昇到2 1 0。C,使上述第 0.03A/cm2的電流,第2靶流通0.02A/cni2的 在上述液晶聚合物片上形成厚度約5 μ m的C u構 層303,並在其上形成厚度約35 μπι的矽層302。 接著,停止流通於靶的電流,將處理室內的 到室溫後,停止注入氬氣,而從濺鍍裝置取出, 明的矽層積體300。 而使用FIB裝置,對獲得的矽層積體300 3 03與矽層3 02,分別截面測量其厚度的結果, 別是4.5μιη與34μιη。同時,使用穿透型電子顯 矽層3 02,確認已成爲結晶質的Si。同時,使用 析器(AXSIS Ultra,(株)島津製作所製)測量矽層 度的結果,Si的純度是99.999999999%。 如此獲得的矽層積體3 00可以當作各種半導 素材(特別是基板及矽晶圓)使用。 〈實施例6〉 本實施例是關於在基體片的一方表面形成砂 一方表面形成金屬層的矽層積體。以下參照第4 明。 首先,基體薄片401是使用與實施例1相同 胺片,從開始到完成對基體片的前處理’完全與 相同方式進行處理。 氬氣。然 1靶流通 電流,而 成的金屬 溫度冷卻 獲得本發 的金屬層 其厚度分 微鏡觀察 光電子分 3 02的純 體裝置的 層,在另 圖進行說 的聚醯亞 實施例1
-22- (20) (20)200414232 接著,將純度99.9999999%以上的Si單晶安置在處 理室內部塗敷Si的濺鍍裝置的靶上’同時’上述聚醯亞 胺片也同樣安置在裝置內。而’使用真空幫浦使處理室內 的真空度達1 〇 ~ 3 P a後’以加熱器使溫度昇到1 1 〇 ° C,使 聚醯亞胺片的水分含量爲〇 · 1質量%以下。 接著,再藉真空幫浦使處理室內的真空度達 10-6Pa,而以每祀每lcm 20.45cc /分的量注入氬氣。然 後,使處理室內的溫度昇到21 (TC ’使上述靶流通0·02A /cm 2的電流,而在聚醯亞胺片的一方表面上形成厚度約 3 Ομηι的矽層402。 接著,停止流通於靶的電流’將處理室內的溫度冷卻 到室溫後,停止注入氬氣’而從濺鍍裝置取出形成砂層的 聚醯亞胺片。然後,再度將聚醯亞胺片安置在裝置內’在 耙安置Cu以取代Si,使能再者處理此聚醯亞胺片的未形 成矽層的另一方表面。 而,使用真空幫浦使處理室內的真空度達 W3Pa 後,以加熱器使溫度昇到l10°c ’使聚醯亞胺片的水分含 量爲0.1質量%以下。 接著,再藉真空幫浦使處理室內的真空度達 10— 6Pa,而以每耙每lcm 20.56cc/分的量注入氬氣。然 後,使處理室內的溫度昇到80°C,使安置Cu的上述耙流 通0.025A/cm2的電流,而在聚醯亞胺片的一方表面上 形成厚度約〇.3μηι的由Cii構成的金屬層403。 接著,停止流通於靶的電流’將處理室內的溫度冷卻 -23- (21) (21)200414232 到室溫後,停止注入氬氣後從濺鍍裝置取出,獲得本發明 的砂層積體 400。 而使用測微計對獲得的矽層積體400測量其矽層402 與金屬層 403的厚度的結果,其厚度分別是 29 μιη與 0.4μιη。同時,使用穿透型電子顯微鏡觀察矽層402,確 認已成爲結晶質的Si。同時,使用光電子分析器(AX SIS Ultra,(株)島津製作所製)測量其表裏兩面的矽層402的 純度的結果,Si的純度是99.9999999%。 如此獲得的矽層積體400可以當作各種半導體裝置的 素材(特別是基板及矽晶圓)使用,特別是金屬層403是可 以藉由蝕刻等很容易形成任意的電路圖案。 〈實施例7〉 本實施例是關於在基體片的表裏兩面形成矽層的矽層 積體。以下參照第5圖進行說明。 首先,基體薄片501是使用與實施例1相同的聚醯亞 胺片,從開始到完成基體片的前處理,完全與實施例1相 同方式進行處理。 接著,將Ni安置在處理室內部塗敷Si的濺鍍裝置的 第1靶,將純度99.999999999%以上的Si單晶安置在第2 耙,上述液晶聚合物也同樣安置在裝置內。而,使用真空 幫浦排出處理室內的氣體,使其真空度達10 — 3Pa後,以 加熱器使溫度昇到1 1 〇°C,使液晶聚合物的水分含量爲 0.1質量%以下。 -24- (22) (22)200414232 接著,再藉真空幫浦使處理室內的真空度達 10 — 6Pa,而以每IG每lcm 2〇.45cc /分的量注入氬氣。然 後,使處理室內的溫度昇到220 °C,使上述第1靶流通 0 · 0 3 A / c m 2的電流,第2靶流通〇 . 〇 2 A / c m 2的電流, 而在上述液晶聚合物片上形成厚度約0.5 μπι的金屬層 503,並在其上形成厚度約35μπι的砂層502。 接著,停止流通於IG的電流,將處理室內的溫度冷卻 到室溫後,停止注入氬氣,而從濺鍍裝置取出如此處理的 聚醯亞胺片。然後,再度將聚醯亞胺片安置在裝置內’使 能再度處理此聚醯亞胺片的未形成金屬層503與矽層502 的另一方表面。 而,使用真空幫浦使處理室內的真空度達1〇_3 Pa 後,以加熱器使溫度昇到1 1 〇°C,使聚醯亞胺片的水分含 量爲0.1質量%以下。 接著,再藉真空幫浦使處理室內的真空度達 10—6Pa,而以每靶每lcm 20.45cc/分的量注入氬氣。然 後,使處理室內的溫度昇到220°C,使上述第1祀流通 0.03A/cm 2的電流,第2靶流通0.02A/cm 2的電流’ 而在聚醯亞胺片的另一方表面上形成厚度約〇·5μπι的金屬 層503,並在其上形成厚度約35 μπι的矽層502。 接著,停止流通於靶的電流,將處理室內的溫度冷卻 到室溫後,停止注入氬氣,而從濺鍍裝置取出’完成本發 明的矽層積體5 00。 而使用FIB裝置,對如此獲得的矽層積體5〇〇的表裏 •25- (23) (23)200414232 兩面的金屬層5 03與矽層5 02,分別截面測量其厚度的結 果,其厚度分別是,金屬層是〇·45μιη與0·48μηι,矽層 302是34μπι與34·5μπι。同時,使用穿透型電子顯微鏡觀 察矽層3 0 2,確認已成爲結晶質的S i。同時,使用光電子 分析器(AXSIS Ultra,(株)島津製作所製)測量表裏兩面 的矽層502的純度的結果,Si的純度是99.999999999%。 如此獲得的矽層積體5 00可以當作各種半導體裝置的 素材(特別是基板及矽晶圓)使用。 〈實施例8〉 本實施例是關於在基體片的一方表面形成矽層,在另 一方表面形成金屬層,同時,在其金屬層上設基體片,在 該基體片上形成矽層的矽層積體。以下參照第6圖進行說 明。 首先,基體薄片601是使用聚合物片的厚度25 μπι的 聚醯亞胺片。此聚醯亞胺片在200°C時的表面粗糙度RS 値是15nm,而25°C的Ra値是14.8nm’兩者的差値是 1.3%。 使用兩片這種聚醯亞胺片’其間夾入金屬層603的厚 度5 Ομιη的Cu箔,施加利用熱量的層壓加工,製成以兩 片基體片601夾著金屬層603的形態的基片。 接著,除了使用此基片作爲基體片以外,其餘完全與 實施例4同樣’在表裏兩面的基體片60 1上分別形成矽層 602 〇 -26- (24) (24)200414232 而使用FIB裝置,對如此獲得的矽層積體600的表裏 兩面的矽層602,分別截面測量其厚度的結果,其厚度分 別是31μιη與32μιη。同時,使用穿透型電子顯微鏡觀察 矽層6 0 2,確認已成爲結晶質的S i。同時’使用光電子分 析器(AXSIS Ultra,(株)島津製作所製)測量表裏兩面的 矽層602的純度的結果,Si的純度是99.9999999%。 如此獲得的矽層積體5 00可以當作各種半導體裝置的 素材(特別是基板及矽晶圓)使用。 〈實施例9〉 本實施例是關於在基體片與矽層之間形成金屬層,同 時在矽層上形成氣相反應層的矽層積體。以下參照第7圖 進行說明。 首先,基體薄片70 1是使用與實施例5相同的液晶聚 合物片,從開始到完成基體片的前處理,完全與實施例5 相同方式進行處理。 接著,將Cu安置在處理室內部塗敷Si的濺鍍裝置的 第1靶,將純度9 9 · 9 9 9 9 9 9 9 9 9 %以上的S i單晶安置在第2 靶及第3靶,同時,上述液晶聚合物也同樣安置在裝置 內。而,使用真空幫浦使真空度達l〇_3Pa後,以加熱器 使溫度昇到1 5 0 ° C,使液晶聚合物的水分含量爲〇 . 1質量 %以下。 接著,再藉真空幫浦使處理室內的真空度達 10— 6Pa,而以每耙每 lcm 20.45cc/分的量注入氧氣,對 -27- (25) 200414232 第 3靶同時注入每lcm 2〇.07cc/分的氧氣。然後,使處 理室內的溫度昇到210°C,使上述第1靶流通〇·〇3Α/ cm 2的電流’第2靶及第3靶流通〇.〇2A/cm 2的電流, 而在上述液晶聚合物片上形成厚度約5 μιη的C u構成的金 屬層7 03,並在其上形成厚度約35μπι的矽層702,再於 其上形成由 Si02構成的厚度約 0·5μιη的氣相反應層 704 °
接著,停止流通於標靶的電流,將處理室內的溫冷卻 到室溫後,停止注入氬氣,而從濺鍍裝置取出,獲得本發 明的矽層積體 700。
而使用FIB裝置,對如此獲得的矽層積體700分別截 面測量其金屬層703、矽層702及氣相反應層704的厚度 的結果’其厚度分別是4.7μηι、33μηι及0.5μηι。同時, 使用穿透型電子顯微鏡觀察矽層702,確認已成爲結晶質 的 Si。同時,使用光電子分析器(AXSIS Ultra,(株)島 津製作所製)測量表裏兩面的矽層702的純度及氣相反應 層704的組成,確認Si的純度是99.999999999%,及氣 相反應層704的組成是Si02。 如此獲得的矽層積體700可以當作各種半導體裝置的 素材(特別是基板及砂晶圓)使用。 〈實施例1 0〉 本實施例是關於在基體片與矽層之間形成金屬層,同 時在矽層上形成Si摻雜層的矽層積體。以下參照第8圖 -28- (26) (26)200414232 進行說明。 首先’基體薄片801是使用與實施例5相同的液晶聚 合物片’從開始到完成基體片的前處理,完全與實施例5 相同方式進行處理。 接著’將Cu安置在處理室內部塗敷Si的濺鍍裝置的 第1靶上,將純度99.999999999%以上的Si單晶安置在 第2|C,將Si與P形成的合金(Si/P比 =99.9質量%/ 0·1質量%)安置在第3祀,同時,上述液晶聚合物也同樣 安置在裝置內。而,使用真空幫浦使真空度達10_3Pa 後,以加熱器使溫度昇到150°C,使液晶聚合物片的水分 含量爲0.1質量%以下。 接著,再藉真空幫浦使處理室內的真空度達 10 — 6Pa,而以每靶每lcm 20.45 cc /分的量注入氬氣。然 後,使處理室內的溫度昇到2 1 0 ° C,使上述第1靶流通 〇· 03 A / cm 2的電流,第2靶及第3靶流通0.02 A / cm2的 電流,而在上述液晶聚合物片上形成厚度約5μηι的Cu構 成的金屬層 803,並在其上形成厚度約 35 μιη的矽層 802,再於其上形成由Si及Ρ構成的厚度約3.5 μιη的Si 摻雜層8 0 5。 接著,停止流通於靶的電流,將處理室內的溫度冷卻 到室溫後,停止注入氬氣,而從濺鍍裝置取出,獲得本發 明的矽層積體 800。 而使用FIB裝置,對如此獲得的矽層積體800分別截 面測量其金屬層8 03、矽層8 02及Si摻雜層8 05的厚度 -29- (27) 200414232 的結果,其厚度分別是4.8μπι、33μπι及 使用穿透型電子顯微鏡觀察矽層7〇2,確 的 Si。同時,使用光電子分析器(AXSIS 津製作所製)測量矽層802的純度及Si摻 確認Si的純度是99.999999999%,及Si S i : 9 9 · 9 質量 %,P : 0 · 1 質量 %。 如此獲得的矽層積體800可以當作各 素材使用。 〈比較例1〉 除了在實施例1使用200°C時的表預 1.5μπι,而 25°C 的 Ra 値是 1·38μιη,其垄 亞胺片作爲基體片以外,其他完全與實施 得矽層積體。 如此獲得的矽層積體雖然可以在基體 但隨著矽層的形成,尺寸的變化很大,尤 很差,因此,要進行在矽層上形成其他半 工很困難,無論如何,較實施例1的層積 〈比較例2〉
除了在實施例1,使用200°C時的表 是 2·5μιη,而 25°C 的 Ra 値是 2.5μηι,S 醯亞胺片作爲基體片以外,其他完全與實 獲得矽層積體。 3 . 5 μηι。同時, 認已成爲結晶質 Ultra,(株)島 雜層8 0 5的組成, 摻雜層的組成是 種半導體裝置的 ί粗糙度Rs値是 ,値是8%的聚醯 例1同樣,而獲 片上形成矽層, 其是表面平滑性 導體層等其他加 體差。 面粗糙度Rs値 ί差値是5%的聚 施例1同樣,而 -30- (28) (28)200414232 如此獲得的矽層積體雖然可以在基體片上形成矽層, 但因矽層的表面粗糙度太大,因此要進行在矽層上形成其 他半導體層等其他加工很困難,無論如何,較實施例1的 層積體差。 本發明的矽層積體因爲具有上述各項所說明的架構, 加工中不容易破損,因此良品率很高,在成本上甚優勢, 同時,具有與傳統的半導體基板或矽晶圓同等或以上的機 能。因此,本發明的矽層積體當作各種半導體裝置的素材 (特別是基板及矽晶圓)極爲有用。 【圖式簡單說明】 第1圖係在基體薄片的一方表面形成砂層的砂層積體 的槪要截面圖。 第2圖係在基體薄片的表裏兩面形成砂層的砂層積體 的槪要截面圖。 第3圖係在基體薄片與矽層之間形成金屬層的矽層積 體的槪要截面圖。 第4圖係在基體薄片的一方表面形成砂層,在另一方 的表面形成金屬層的矽層積體的槪要截面圖。 第5圖係在基體薄片的表裏兩面與矽層之間形成金屬 層的矽層積體的槪要截面圖。 第6圖係在基體薄片的一方表面形成砂層,在另一方 的表面形成金屬層,同時,在該金屬層上設基體薄片,在 該基體薄片上形成矽層的矽層積體的槪要截面圖。 -31 - (29) 200414232 第7圖係在基體薄片與矽層之間形 在矽層上形成氣相反應層的矽層積體的 第8圖係在基體薄片與矽層之間形 在矽層上形成Si摻雜層的矽層積體的檇 [圖號說明] 100 、 200 > 300 、 400 、 500 、 600 ' 700 ' 101 、 201 、 301 、 401 、 501 、 601 、 701 、 102 、 202 、 302 、 402 、 502 、 602 、 702 、 303 、 403 、 503 、 603 、 703 、 803 :金屬 7 0 4 :氣相反應層 8 0 5 : S i摻雜層 成金屬層,同時, 槪要截面圖。 成金屬層,同時, E要截面圖。 8 0 0 :砂層積體 801 :基體薄片 802 :矽層 層 32-
Claims (1)
- (1) (1)200414232 拾、申請專利範圍 1· 一種矽層積體(1〇〇),其特徵爲··對厚度爲 4〜ΙΟΟΟμηι、至少180°C以上的任意溫度時的表面粗糙度 Ra値是2μιη以下,且其在任意溫度時的Ra値與25°C的 Ra値之差在5%以內的基體薄片(101),藉由濺鍍法在該基 體薄片(101)的任一方表面或表裏兩面,形成厚度 0.0005〜20(^111,且純度在99.999°/()以上的8丨構成之矽層 (102)° 2. 如申請專利範圍第1項所記載之矽層積體(100),其 中: 前述矽層(102)是使用,由Si、含有Si的化合物、石 英、琺瑯及陶瓷所成群之中選擇至少一種來塗敷其處理室 內部的濺鍍裝置,藉由濺鍍方法來形成。 3. 如申請專利範圍第1項所記載之矽層積體(1〇〇),其 中: 前述基體薄片(101)是聚合物片、陶瓷片或金屬片的 任一種° 4. 如申請專利範圍第1項所記載之矽層積體(3 00、 400),其中: 在前述基體薄片(3〇1)與前述矽層(3 02)之間’及/或 前述Si層( 402 )形成在前述基體薄片(401)上的任一方 的表面前,在未形成該矽層(402)的表面’形成厚度 0.01 〜200μιη 的金屬層(303、403)。 5. 如申請專利範圍第4項所記載之砂層積體’其中: -33- (2) (2)200414232 前述金屬層是由Cu、Al、Ni、Zn或含有此等金屬至 少一種的合金所構成。 6 ·如申請專利範圍第1項所記載之矽層積體,其中·· 形成有:通路孔、穿通孔、或對準孔中之任一種孔加 工。 7 ·如申請專利範圍第1項所記載之矽層積體,其中·· 在前述矽層上’由N、〇或]p中選擇的至少一種元素 與S i經氣相反應而形成的氣相反應層,及/或長周期型 周期表之第2〜6周期的4A族〜TB族中的至少一種元素與 Si構成之Si摻雜層;至少形成一種以上。 -34-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003002471A JP4115284B2 (ja) | 2003-01-08 | 2003-01-08 | Si積層体 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200414232A true TW200414232A (en) | 2004-08-01 |
Family
ID=32708865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW92136761A TW200414232A (en) | 2003-01-08 | 2003-12-24 | A silicon laminate formed with a silicon layer on a substrate sheet |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP4115284B2 (zh) |
AU (1) | AU2003289334A1 (zh) |
TW (1) | TW200414232A (zh) |
WO (1) | WO2004062907A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104669709B (zh) * | 2013-11-28 | 2017-07-07 | 深圳富泰宏精密工业有限公司 | 外壳及其制造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08264818A (ja) * | 1995-03-28 | 1996-10-11 | Asahi Chem Ind Co Ltd | フィルム状アモルファスシリコン太陽電池 |
JPH098338A (ja) * | 1995-06-22 | 1997-01-10 | Asahi Chem Ind Co Ltd | フィルム状アモルファスシリコン太陽電池 |
JP3346228B2 (ja) * | 1997-07-11 | 2002-11-18 | 宇部興産株式会社 | 芳香族ポリイミドフィルム、積層体および太陽電池 |
-
2003
- 2003-01-08 JP JP2003002471A patent/JP4115284B2/ja not_active Expired - Lifetime
- 2003-12-12 AU AU2003289334A patent/AU2003289334A1/en not_active Abandoned
- 2003-12-12 WO PCT/JP2003/016004 patent/WO2004062907A1/ja active Application Filing
- 2003-12-24 TW TW92136761A patent/TW200414232A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
AU2003289334A1 (en) | 2004-08-10 |
JP4115284B2 (ja) | 2008-07-09 |
JP2004209926A (ja) | 2004-07-29 |
WO2004062907A1 (ja) | 2004-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI468292B (zh) | 積層體及其製法、積層體電路板 | |
US10737476B2 (en) | Methods for transferring graphene films and substrates comprising graphene films | |
TW201249643A (en) | Laminate, manufacturing method of the same, display panel with supporting plate, display panel, and display device | |
DE602007011470D1 (de) | Verfahren zur herstellung kristalliner silizium-so | |
TWI749165B (zh) | 用於硬遮罩應用之硼摻雜碳化鎢 | |
EP3129221A1 (en) | Device modified substrate article and methods for making | |
WO2007007782A1 (ja) | 多層構造体及びその洗浄方法 | |
KR20120033284A (ko) | 롤 형상의 모기판을 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판 | |
TW201345726A (zh) | 提供電子裝置結構及相關電子裝置結構的方法 | |
US20140254113A1 (en) | Method of providing an electronic device structure and related electronic device structures | |
TW201546874A (zh) | 半導體用複合基板的載台基板以及半導體用複合基板 | |
CN103779292A (zh) | 一种基于石墨烯的芯片散热材料的制备方法 | |
JP6369566B2 (ja) | ナノカーボン膜作製用複合基板及びナノカーボン膜の作製方法 | |
US10068762B2 (en) | Manufacture method of gate insulating film for silicon carbide semiconductor device | |
CN106647183A (zh) | 石墨烯器件的光刻方法 | |
KR101328275B1 (ko) | 화학적 박리 방법을 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판 | |
JP4688108B2 (ja) | 種結晶の固定状態の評価方法 | |
WO2009078121A1 (ja) | 半導体基板支持治具及びその製造方法 | |
TW200414232A (en) | A silicon laminate formed with a silicon layer on a substrate sheet | |
TW201901784A (zh) | 被處理構件的製造方法及積層體 | |
TWI306889B (zh) | ||
TW200417783A (en) | Glass substrate for flat panel display and manufacturing method thereof | |
JP2009215613A (ja) | 密着性に優れた銅合金複合膜の成膜方法およびこの成膜方法で使用するCa含有銅合金ターゲット | |
EP2489758B1 (en) | Methods of depositing aluminium layers | |
TW200631114A (en) | Yttrium-containing ceramic coated material and method of manufacturing the same |