TW200410395A - Semiconductor device and method for preparing the same - Google Patents

Description

200410395 玖、發明說明 [發明所屬之技術領域] 本發明係關於一種半導體裝置及其製造方法，特別是 關於一種具備構成半導體記憶體之MIM(Metal Insulator Metal)電容器之半導體裝置及其製造方法。 [先前技術]

作為資 器，目 不會產 因 之先前 定膜厚 成作為 接 面之金 再形成 接 覆蓋介 極之間 器C 記憶體裝置或混搭記憶體裝置等半導體裝置中，其 訊之電荷係儲存於預定之電容器中。關於該種電容 前已提出申請者為MIM電容器。由於MIm電容器 生空乏化之情形，因此可達到增加電容之目的。 此，乃就MIM電容器部分之製造方法之一例（第1 技術）進行說明。首先，在形成於半導體基板上之預 之層間纟巴緣膜上形成開口部。並於層間絕緣膜上形 儲存節點之RU等預定金屬膜以覆蓋開口部。 著方、開口 σ卩内留下金屬膜而將位於層間絕緣膜上 屬膜去除。然後，去除層間絕緣膜而露出金屬膜。 :a2〇5等介電體膜以覆蓋所露出之金屬膜。 形成作s電路胞板極之Ru等預定金屬膜，以 電質膜。藉此， 在R寻之儲存節點與電路胞板 形成隔介有Ta7〇耸之^>六。。八^ 一 5寻 史.谷為）丨電體膜之MIM電容 造方先前技術中，係就咖電容器部分$ “他例（吳國專利6，〇 3 7， 一 體基板上彤你炎 ^06)進仃說明。於4 /成作為預定膜厚之儲存 妤即點之預定金屬膜。 314774 200410395 緣金屬膜上形成光 屬膜施以钮刻。 …阻圖案作為遮畢而對金 方；金屬膜之側面上，开彡# 士 /膜之反應而產生之壁狀板極。於：=:會因，與金屬 蓋該壁狀板極。並藉由金屬膜與導電層:成卜電層以覆 該儲存節點上形成有T 〇 ^曰》成储存節點。於 • 2 5寻電容器介電體膜。 於該電容器介電體膜上形 、 屏M tL各 成作為電路胞板極之迓$ 層。猎此，在儲存節點與電路胞板極之 ” V電 等之電容器介電體膜之MIM電容哭。/ ™ ’丨有丁a2〇5 但是，習知之具備有MIM電容器 下之問題點。為因應半導體裝置之 月且、置具有以 有限之領域内^MIM電容器高積體化，在 種提高MIM電容器高度之方法。 钻採用一 上述之2種半導體裝置之製造方法、、曰 電容器之高度，必須將作為健存節 ^ 7 ^ 厚。 砧之金屬膜形成為更 例如，在第1先前技術的情況下 ]Οηη 七丁'形成例如膜戸 〇nm至1 50〇nm程度之層間絕緣 、子、，勺 上形劣^厂 私’而於該層間絕緣日“ 士成厚約80ηηι至12〇ηηι之R 、、承^ 儲存節點。 ^於開Π部内形成 然而，將RU膜之膜厚作成約數 ，a μ ， 主卞惠1百nm程声 ^會發生Ru膜容易從底層部分匈落沾μ % " 產生成膜之Ru膜之膜厚受限，並限 曰 巾J 了 MIM電容哭之古 -，而無法充分確保圆電容器之電容的問題。。。巧 3 Μ 774 6 200410395 卜在弟2先丽技術中，當將^ 百至千數百nm藉声夕腺r 士 、成無至大約數 丁致百nm私度之膑厚時，同樣會 層部分剝落，且無法充分確保麵電容哭之:^容易從底 [發明内容] 夺°〇之黾容的問題。 :發明係為解決上述問題點而創作開 一係在提供一種具有可 ”目的之 直4? 口 电各态之半導體穿詈， ”另一目的，係在提供該種半導體裝置之製造方法

第么月之半‘m裝置’係-種包含有在第1電極邱M :2琶極部間介在介電體膜之電容 電極部且從士 Hn / , i T紐展置’弟1 P具備有内側導電體部以及外 體部係形成於半導！P。内側導電 以及上面μ y 1 't 土 、面上，且具有底面、側面 上面。外側導電體部係分別形成於内側 面上以及上面上，其材質與内側導電體部不同。月"則 技術，僅以形成外側導電體部之外側導電 捉阿弟1電極部之高度時，合 而有所pp制ο Θ因6玄外側導電層之剝落 確保第^:導體裝置中’可藉由内側導電體部 面上包^之所希望高度，並在該内側導電體部之側 外側心面亡形成外側導電體部。藉此，即可在不增加 度，、、厂：曰：厚度的情況下，使第1電極部形成更高的高 ^ 保弟1電極部與第2電極部之間的電容(電容器)。 “本發明之半導體裝置之製造方法係包含以下步驟。形 艾，3内側導電體部以及外側導電體部之第1電極部。隔 電體膜而於第1電極部上形成第2電極部。形成該第 4部之步驟係具備以下步驟。於半導體基板上形成絕 7 314774 200410395 . * 於絕緣膜上形成具有預定深度 緣膜 外側導電體部之外側第1導電層以覆蓋該開口部底面及側 面。於開口部内之外側第i導電層±，形成材質與外側第 i導電層相異而作為内側導電體部之内側導電層。藉由外 側第1導電層與實質上具相同材質之作為外側導電體部之 外側第2導電層覆蓋内側導電層之上面。去除絕緣膜，以 露出外側第1導電層以及外側第2導電層之表面。 根據該製造方法，首先係形成外側第i導電層以y 設置於絕緣膜之開口部底面以及側面，並於該外：第 電層之上形成材質與外側第1導電層相異之内側導電層。 於邊内側導電層之上面形成外側第2導電層 無須加厚形成外側導電層之情況下，帛高第}: 度。結果，即形成可確保第i電極部與第〜向 電容的半導體裝置。 毛極部之間的 本發明之半導體裝置之製造方法，另 驟。形成包含内側導電f 以下步 加 毛肢4以及外側導電體部之笼, 。卜隔著介電體膜而於帛i電極部上形成第h…極 成該第1電極部之步〜毛極部。形 少V包括以下步驟。於半 成由具有側面與上面之内側導電層 -基板上形 部。形成材質與内側導 2 ^ 側導電體 側導電層，以覆蓋内側導電體部。 h體部之外 根板该製造方法，首先，係形成 内側導電層所構成之 側面與上面之 - ¥兒體部。形成姑哲士 層相異而作為外側導… '抖内側導電 p之外側導電層，以覆蓋該内側 314774 8 200410395 導電體部。藉此’可在無須加厚形成外側導電層之 提高第；ι電極部之高度。結果， θ 4 ， ^ 即形成可確保第1電極部 與弟2電極部之間的電容的半導體裝置。 [實施方式] 差f施形態 以下說明本發明之第u施形態之半導體裝置 方法。如第i圖所示，於半導體基板丄之 … 閘極電極4以及源極.汲極 ：：匕含 於半導體基板上形成氧切膜5以=胞電晶體。 體。在形成於該氧化㈣5 、U心憶胞電晶 領域3…電性連接之. 部，形成與源極1極 “生連接之預定之多晶矽膜之焊墊6。 再於氧化石夕膜5上形成氧化石夕膜7 上形成與-谭塾6電性連接之位。梦::匕^ 7 石夕膜9以覆蓋該位元線8。 w俊再形成氧化 〜於該氧化石夕膜9上形成露出盆 郎點接觸孔9a。於該儲力α /' 墊6之表面之儲存 及阻障金屬層u。〆子即點接觸孔9a内形成插塞I 〇以 性連拉til:技9上形成與插塞1〇以及阻障全屬厚 ，玍建接之儲存節點 1早至屬層11電 氧化石夕膜9上形成氛化在錯存節點13之部分，係於 而於該儲存節點】/矽膜】2。隔著Ά之介電體膜]4 儲存節點】3_::亡形成電路胞板極】5。 構成電容哭C Q η兒體M 14以及電路胞板極15 該電容器C。 ，1 土，上形成氧化矽膜16以覆蓋 314774 200410395 …、、水i / a，冉形成 氧化矽膜.1 9以覆蓋該鋁配線1 7a D x 於該氧化石夕膜19上形成第2層之銘配線m， 純化膜1 8以覆蓋該紹配線1 7b。 特別是，在本半導體裝置中，位於電容器c之儲 ，^係由.具有底面、側面以及上面之柱狀之内側導電體 部13a，位於内側導電體部na之 足 姑夕、彳日丨二、 &面上（底面與半導體基 曰·上以及上面上，且材質與内側導電體部丨3a 相異之外側導電體部ub、13c所構成。 外側導電體部l3b ' 13c #由 p斤入p 知由膜厚約40nm至80nm之 二至屬料形成。内側導電體部⑴係由與h等之金 葛肤岔接性尚的膜所形成。 ， 用例如™膜'丁aN膜侧〜之岔接性高的膜係使 iaN腠、WN膜等。 上述半‘體裝置之儲 13a ^ ^ μ 1J，係在内側導電體部 - 上、側面上以及上面 形成之外側導電體ub、13e；^成由Ru膜等金屬膜所 藉此，相較於習知技術，藉由 膜而提高儲存節點之高开乂成⑸膑寺金屬 制，在本半導體穿又 s大u膜之剝落而有所限 卞今姐裝置中，係藉由盥 電體部13a，確##+ ^ ^ 、、接性咼的内側導 备保储存卽點I 3之所希亡夕古 , 導電體部之側面上以另卜 布王阿度’並於該内側 部13b、13c。 面上形成Ru之外側導電體 ~可在無須加厚形成Ru等全/1膜t γ 1Γ 進-步提高儲存節％ m h屬之情況下， 即^ b之南度，並確保電容器c之電容。 314774 10 200410395 此外，藉由於内側導電體部n

I ija之表面形成較薄之RU 膜以作為外侧導電體部13b，13 、. 了防止外側導電體部 13b、13c之剝落，並提高半導體裝置之良率。 此外’藉由使較薄之Ru膜形成為外側導電體部⑶、 ，一可避免因使用高價之Ru膜而導致生產成本之上揚。 鼻2貫施形能 本發明之第2實施形態係根據 声、鈿形態所說明之 +V肢叙置之製造方法之一例 C下方，包含元件分離 及極領域3 a、3 b之記憶 1 〇以及阻障金屬層u， 首先，位於第1圖所示之電容器 絕緣膜2、閘極電極4以及源極· 胞電晶體、銲墊6、位元線8、插塞 係藉由一般所知之製造方法形成。 上形成氮化s夕膜 nm 至 1500nm 之 接著’如第2圖所示，於氧化矽膜9 於該氮化矽膜12上形成膜厚約1〇〇〇 氧化矽膜20。 表該氧化矽膜20上形成預宁+ + 山 、 光阻圖案（無圖示）。箱 由以该光阻圖案為遮罩並對氧化 I 礼化矽膜施以異向性蝕 刻，而形成露出氮化矽膜]2之表 衣曲之開口部2 0 a。 接著，如第3圖所示，再藉由 1 —田人 丹稭甶對所露出之氮化矽膜1: 進仃兴向性蝕刻，而形成露出阻障 邹0Λ I早至屬層U之表面之開α 部 20a 、 I2a 。 接著，如第4圖所示，於包令 品、 匕3邊知口部20a、12a之肩 面以及側面之氧化矽膜2〇表 帝邮 ^成作為Ru膜之外側琴 兒月豆邓之外側導電層1 3bb。 314774 11 200410395 肩 1 接著，如第5圖所示，於外側導電層〗3b上形成作為 内側導電部之内側導電層13aa以覆蓋開口部2〇a、12a。 形成與Rii膜之密接性高的、例如TiN膜、TaN膜、WN膜 等以作為内側導電層1 3aa。 接著，如第6圖所示，在TiN膜及TaN膜的情況下藉 由轭以使用氯糸氣體之蝕刻，而於WN膜的情況下藉由施 以使用氟系氣體之蝕刻，在開口部2〇a、} 2a内留下内側導 電層13aa而去除位於氧化矽膜2〇上面上之内側導電声 1 3 aa 〇 Μ π处wir 1C字機 …处理。藉此，形成内側導電體部丨3 &。 接者’如第7圖所示，於半導體基板】上，形成作 Rii之外側導電體 所示，於該外倒導命声Γ 著，如第ss — ’、兒層13cc上形成光阻圖案21 〇 藉由以該光阻圖案 之乾則，而如第9日所 亚施以使用氧系氣‘ 之上面上之外側導電# 又’去除位於氧化矽膜20 s ha、13bb的部分。 接考，如第1〇圖所示， 第1圖所示 _ 去以'先阻圖案η。之後，女 以去除氧切^ 2G。仃使用㈣用氟酸（卿）之濕姓刻， 知此，以形成由内側導電！#邱〗， W、仏所構成之儲存節$則及外側導電體杳 於儲存節點]3々# Ρ·...占卜。接著，如第〗2圖所示， 等介電體膜14。、面上形成膜厚約5】lm至】5㈣之Ta2〇 314774 12 200410395 接著’如第i 3圖所示，於介電體膜i 4上形成膜厚約 4 0nm至8 0nm之Ru等電路胞板極15。藉此，以形成由儲 存即點1 3 ;丨電體膜】4及電路胞板極1 $所構成之電容器 之後，如第1圖所示，於半導體基板i上形成氧化石夕 膜1 6以覆蓋電玄^哭Γ。 ^ C方；该氧化矽膜1 ό上形成第1層之 姜呂配線1 7 a。再报士畜儿a ^ 丹形成虱化矽膜19以覆蓋該鋁配線na。 於該氧化石夕膜1 Q卜龙# & 、 /成弟2層之铭配線1 7 b。再形成 鈍化膜1 8以覆芸钫处耐a ^ 人 凰〜，·-，，泉1 7b。如此，即完成具備電容 C之半導體裝置。 根據上述半導體裝置 之衣仏方法，Ru等外側導電體部 b b i卞形成於預定屋侉 广工μ、 疋；度之乳化矽膜2〇上所形成之開口部之 ^ 母 /成與Μ密接性高的内側導電 體部13a以覆蓋該開口部 — 年书 辦部〗。七 卜 又形成覆盍該内側導電 祖^以之^等外側導電體部13c。 藉此’相較於習知技術， 而提高儲存節……错由加厚形成^等金屬膜 在本半導心t %會因RU膜之制落而有所限制， 社不千¥體裝置中，係蕤 部13a，確# ^ # ^ 9 A U密接性高的内側導電體 隹保储存即點丨3之夕古 體部⑴之側面上以及 M & ’並於該内側導電 13b、13c。 上形成Ru之外側導電體部 結杲，可在無須加厚 斤 -步提高健存節點η之高C之情況下，進 此外，蕤ά — 亚確保電容器c之電容。 1 错由較溽之脫π ' 〇成於内側導電體部1 3 a之 314774 13 表面以作為構成外側導 外側導電體部13b之剝電層13bb，可防止 此外，_ '洛’並提高半導體裝置之良率。 13b，可避免^ 專以作為外側導電體部 然而，如第Μ圖^ 膜而導致生產成本之上揚。 點44時，較容易 :，猎由覆蓋開口部而形成儲存節 高之凹槽（參照Α框j。子即點44之上面部分形成縱橫比較 形成該種凹槽技 _ 時，無法使介電體;儲存節點44上形成介電體膜14 電流洩漏❶ 成足夠之厚度，而於該部分產生 根據上述製造方法， 可藉由形成外側導電體部13===:之後’ 上面’即使在内側導電體 ：|側V毛體部13a之 側導電體部Uc覆蓄％邙1 Ja中形成凹槽，亦可藉由外 “凹槽以防止電流—。 前述製造方法，係 ⑴之上面之相導雷^舉以健存節點之内側導電體部 化而形成的情形進行說：邛13c ’藉由使用光阻圖案之圖案 謂的金屬鑲崁法，在本實施形態中，係就使用所 側導電體部13c的件丑/是盖内側導電體部13a之上面的外 、, 、，U ^進行說明。 首先，在前述第5 】3aa與外側導電層】Λ 不乂驟之後，藉由内側導電層 施以使用氯系氣體=之姓刻選擇比較高之條件、例如 X亂矛'氣體之乾勒列， 一般，形成其上面位尤 A $弟】5圖所示 在比氧化矽膜20之上面位置更低的位 314774 14 200410395 置的内側導電體部丨3 a。 接著，如第16圖所示，形成Ru之外側導電層丨3 cc， 以覆蓋開口部20a内之内側導電體部1 3a之上面。接著， 如第1 7圖所示一般，藉由cMP處理去除位於氧化矽膜20 之上面上之外側導電層丨3 cc之部分，並於開口部2〇a内之 内側導電體部13a之上面上形成外側導電體部13c。 之後’藉由實質上與前述第9圖至第13圖所示之步驟 相同之步驟’完成具備電容器之半導體裝置。 根據上述半導體裝置之製造方法，可在前述製造方法 所得之效果外獲得以下效果。 亦即’外側導電體部係藉由施加CMP處理而留下位於 開口部内之作為外側導命雜 、 ¥兒組。p之外側導電層之部分而形 成，故可省略用以形成外側麵 ^ 以達到削減步驟之目的。 ^ ^ 弟4實施形能 以下針對本發明之第4本Α 0日丄咏 戶' 轭形怨之半導體裝置進行說 月。如弟1 8圖所示，在太* 在本體裝置中位於電容器C中 之U存即點1 3係由··具有側 、 ^ 1 0 、 上面之柱狀之内側導電 月豆邓1 j a，位於内側導電許 α ut 邛 a之側面上以及上面上， 且材貝與内側導電體部n a , 相異之外側導電體部13b、13c 所構烕。 外側導電體部1 3b係由肢声从^ 朕马；4〇nm至8〇nm之Ru等 金屬膜所形成。内側導電髀 寻 〒兔版邛13a係由與Ru等之金 密接性高的膜所形成。I — ' 一 u寻岔接性高的膜係使用例如 314774 15 ΤιΝ膜、TaN膜膜等。 此外，在第丨8圖中 與上方之構造，…等：八未圖示電容器c下方之構造 實質上盥第Λ、0刀在本半導體裝置中，係具有 /、弟圖所不之構造相同之構造。 上述半導體裝置之儲存節點 13a之側面上與上面上 本在内側導電體部 導電體部13b。 / RU膜等金屬膜所形成之外側 藉此，相較於習知技術， 膜而提高儲存節點之高度時，:力口厂子形成以等之金屬 制，在本半導體裝置中’传辟㈣/膜之剝落而有所限 電體部⑴，確保儲存節點生高的内側導 導電體部13a之側面上以 -度，亚於該内側 部1 3b。 一形成Ru之外側導電體 結果，可在無須加厚形成 進-步提高儲存節點13之高戶寺广金屬膜的情況下， 士从— 之回度，亚確保電容器C之電容〇 卜，猎由於内側導電體 膜以作為槿&冰,,、胃 Ja之表面形成較薄之Ru 乍：構成外側導電體部之外側 側導電體部]3b之剝茇， 」防止外 /〇 亚鍉南半導體裝置之良率。 此外’藉由使較薄之Ru膜形成 可避免因佶用古柙^ ^ l3b “ 使用“之Ru膜而導致生產成本之上揚。

用作使用™作為内側導電體部⑴時，相較於使 乍為外側導電體部】3 b々R 高。 一 〜 】N Μ絕緣膜之密接性更 等” J:猎由使内側導電體部⑴之底面與氧…9 巴，錢直接接觸，可使電容器c不易傾隹卜而有助於 314774 16 ZUU4IU395 才疋幵半導體裝置之良率。 此外，如後述一般，佶用τ M ^ 時，/ N作以側導電體部⑴ ,,± 對乳乳之遮斷性高，而在進行丁3,〇5之^介 處理％可阻止氧氣擴散 - 虱化 銘點P &件— 政儲存即點接觸孔内，並抑制儲存 即 與插基10之接觸電阻的上升。 一此外’如上所述，由於内側導電體部⑴對 性咼，因而無須在儲存 ^畊 即可使内側導電體部13a 早萄層11， 第5實施形雜 3之底面與插塞1。直接接觸。 本發明之第5實施形態，係針對第* 之半導體裝置之製造方法 貝〇开八占所說明 —、方法的其中-例進行說明。 〜在弟3圖所示之步驟之 μ 技仆石夕暄7 η μ 、吏如弟1 9圖所示，方〜 私化矽版20上形成膜厚約8〇nm至 、 I3aa以覆蓋開口部％ nm之内側導電層 膜之麥接性側導電層心係由與心 = 的版、例如™膜、⑽膜、職膜等所形 接著’如第20圖所示’例如在 情況下藉由施以使用氯系氣體之❹卜广及Μ㈣ 下藉由施以使用氣系氣體之㈣，去而於靠膜的情況 上面上之内側導電層13aa的部分，：立於虱化矽膜2〇 肉形成内側導電體部13a。此外，除開。部2〇”心 施以CMP處理以形成内側導電體部！ 3a。」之外亦可 接著’如第2 1圖所示’藉由進行使用 之濕I虫刻’去除氧化石夕月莫2 ^用氟酸⑽F) 接者’如弟22圖所示，於 314774 17 200410395 半導體基板1上形成作為冰 nhl ^ 作為外側導電體部之外側導電層 !3bb，以覆蓋内側導電 电層 1 1 J a之側面以及上面。 接著，如第23圖所示，形成 ±ΐ1 Ί 0 乂復皿位於内側導雪體 W 1 J a之上面上之外側導 ' 22。接著，如第24圖所示，以 先P圖木 茲iA 阻圖木22作為遮罩，並 错由進仃使用氧系氣體之乾蝕刻， 罩工 夕h ; μ々从v丨、者 云除位方；鼠化石夕膜！ 2 ，上面上之外側導電層咖之部分，而 ⑴之側面上以及上面上形成外側導電體㈣ 藉由該姓刻處理，可去哈办 』舌除位於相鄰之健存節 外側導電層13bb之部分。之播，p 子U之間的 I刀之後，如第25圖所示，去来 阻圖案22。藉此，以形成由内 一 + μ邱Ί 守兒月且邛13a以及外側導 电組4 1 3b所形成之儲存節點ί 3 〇 接著，如第26圖所示，於 μ ,, ,η ^ 仔即點^之表面上形成 月吴Λτ、’勺5nrn至ί 5nm之Ta9〇$箄介雷雜/ 肤14。之後，對丁心〇5 轭以乳化處理以提昇Ta2〇5之膜質。 接者’如第27圖所示，於介電體膜14 偏至‘…u膜等之電路胞板極15。藉此成=、力 由儲存節點13、介電體膜14以及 /成 電容器C。 …“反極15所構成之 之後，形成覆蓋電容器C之氧化石夕膜 17a、17b尊r夕π楚，闽、 A、 、姑岛己線 裝置。圖），而元成具備電容器C之半導體 根遽上述半導體裝置之製造方法 部13 a以费一/ 、 不^成巧側導電體

〇 吸盍形成於預定厚度之氧化石夕胆9 〇上& R /肤ζ υ上的開口部 314774 18 ^0410395 20a、12a。然後，形成 去除氧化梦膜2 0之後戶斤 上面。

Ru等之外側導電體部13b以覆笔 露出之内側導電體部13a ^ I只J面與 尸藉此，相較於習知技術，藉由加厚形成RU膜等之八 屬膜而提高餘存節點之高度時會因h膜之剝落而有所： :’在本半導體裝置中，係藉―性高的内^ 電體部⑴，確保储存節點13之所希望高度，並於該=

V電體部lja之側面上以及上面上形成Ru之外側導電J 部1 3 b。 I月豆 其結杲，可在無須加厚形成Ru等之金屬膜的情況下， 進-步提南儲存節點13之高度，並確保電容器C之電容。 此外，藉由形成較薄之Ru膜以作為外側導電體部 ⑽，可避免因使用高價之^膜而導致生產成本之上揚。 .此外’使用TiN作為内側導電體部⑴時，训與絕 緣膜之：接性比形成外側導電體冑i3kRu高。在該情 況下’精由使内側導雷辦：Ί 〇 . 丑1 3 a之底面與氧化石夕膜9等絕 緣膜直接接觸，電容器c不易傾倒，而有助於提昇半導體 裝置之良率。 丨藉由使較溥之膜形成於内側導電體部丨3 a 之表面以作為構成外側導電體部之外側導電層1册，可防 止外側$毛月旦彳】jb之剝落，並有助於半導體裝置之良率 的提昇。 ' 使用Ta2〇5作為介電體膜]4時，為d 之 膜貝而在丁a2〇5 ^成後對％〇5施以氧化處理 19 314774 200410395 匕打，若使用RU作為儲存 ，在進行氧化處理時，氧氣會擴散至儲=倒導電體部叫 f到達形成於儲存節點接觸孔内之插^點之知部分， 乳化。其結果，會導致料節而使插塞1〇 上升。 /、插基1〇之接觸電？且 使用TaN作為内側導電體部η" 乳氣擴散之良好特質。在該半導體 N具有可遮斯 1 3a之底面係形成可直接、 内側導電體邹 方式。 接復盍姥存即點接觸孔之開口端之 藉此’可遮斷氧化彦 研礼化處理之氧氣經由儲存 而擴散，並阻止氧氣到·，· 3之部分 乳乳到達儲存節點接觸孔内 結果，可阻止儲存節畔4 * π之插基10。其 即.站13與插塞10之接 此外，藉由内側導電 上升。 肢部lja本身具有高庠 尸 斷性，可劣略在儲存節點 Γ"度之乳氣遮 驟，以達到削減步驟之目的。 屬層π之步 士此外’如上述-般，藉由覆蓋開口部而形成 日可，會產生由儲存節里上 y ^ …，之上面部分所形成之凹槽所導 電流洩漏。 又的 根據上述製造方 由形成外側導電體部 面，即使在内側導電 導電體部1 3 b覆蓋該 第形態 法，在形成内侧導電體部丨3 a後，藉 l3b以覆蓋内側導電體部13a之上 體部13 a中形成凹槽，亦可藉由外側 凹槽而防jh電流之:¾漏。 在前述製造方法中 已舉例説明將位於相鄰之儲存 314774 20 點之間、日/七& 一山 乍為外側導電體部之外側導恭屆 精由以覆蓋位於内側導午 、电層13bb的部分， 円惻蛉電體部13a之上而u 13bb的部分的光阻圖案22作兔、^、，面上之外側導電層 式加以去除的情形。 ’·、""亚施以預定蝕刻的方 在此’作為第4眚> At 製造方法，乃舉二二Γ所說明之半導體裳置之其他 内側導電體部13a本身 ΰ案之彳月况下，利用 產生差異以去除八又，之與外側導電層之膜厚 方|示邊部分的情形。 首先，在前述第2!圖所示步驟之 形成外側導電；〗Ή ^ <後如弟28圖所示， 此日± 3bb以覆蓋内側導電體部13a。 部…：Γ::導電體部 成膜厚較薄之外側導電層I3bb。之氮化石夕膜12上’則形 亦即，外側導電層i3bb係 而形成對内側導電體〜覆蓋性= 位於面導ri3bb之全面進行㈣，而將 ..^ 、 面的外側導電層13bb的部分去.除， 亚於该時間點停止蝕刻。 I刀去11于、 因此，招較於位於氮化石夕膜12之上面上的 側導電層13bb形成較厚之刀 分，合立丄^ 〜内側V包體部13a之上面上的部 分。曰」、對外側導電層]3bb施加钱刻處理而殘留的部 藉此，位於鄰接之内側導電體部13a之間的外側導電 314774 21 200410395 層㈣的部分可以自動整 24圖所示，形成 〇 M去除，而如前述第 隹闷側導電體 側導電體部…之狀態實質上相=面上形成有外 之後，經過與前述第26圖、第2?= 上相同之步驟，而完成具備電容 圖所不之步驟實質 根據上述半導體裝置之製造::導體裝置。 所得之效果之外獲得如下效果。 可在則述製造方法 亦即，位於相鄰之儲存節點之間 之外側導電層13bb之 作為外側導電體部 刀 J错甶自無私人 除，而得以省略用以去除該部分之二方式加以去 削減步驟之目的。 θ衣版步驟，而達到 以下說明本發明之第7實施型態之半 29圖所示，在本半導體裝置中 也、。如弟 點13係由：具有側面以及上面之 平的儲存即 J 狀内側導雷許邱1。 · 位於内側導電體部33a之底面 兒版邛”汪， 間)，側面上以及上面上、且材質導體基板之 之外側導電體部33b、33c所構成。v電體部33a相異 全屬=膜厚約4、至㈣一等 孟屬馭所形成。外側導電體部 之表面係形成凹凸狀。 内側導電體部33a係由ik Ru笙+人 肢％ ^ 寺之金屬膜密接性高的 腠所形成。與Ru等密揍性高的膜 τ 的蜞例如係使用TiN膜、

TaN膜、WN膜等。 此外，在第29圖中，雖未圖… 不㈡不兒各器C之下方構造 314774 22 200410395 以及上方構造，但 鱼μ , w寺分在本半導體裝置中，〜 . 兴昂1圖所示之構造相同。 中X質上精 在上述半導體裝置中 上、側面上以及上面广係於内側導電體部33a之底面 導電體部33b、33e。％成由^等金屬膜所形成之外側 藉此，相較於習 屬模而提高儲存節點術’藉由加厚形成以嗅等之金 限制’在本半導體I 又日才纟因RU膜之剝落而有所 導電體部33a，確保儲存」係藉由與以密接十生高的内側 倒導電體部33a之側面上即點13之所希望高度，並於該内 趙邹33b、33c。 以及上面上形成Ru之外側導電 其結果，可在無須加厚 向形成儲存節,"3之高……屬版之情況下提 门度，亚確保電容器C之電容。 此外’藉由使形成於内側導電體部33a之側面二之外 、^電體部33b之表面形成凹凸狀， 战凹凸狀，可增加電容器C之表 w知而進一步擴增電容。 此外，藉由於内側導電體部33a之表面形成較薄之Ri ^ u作為外側導電體部33b、33c，可防止外側導電體部 3°b、33c之剝落，並有助於半導體裝置之良率的提昇。 、 此外，藉由使較薄之Ru膜形成為外側導電體部3补、 可避免因使用高價之Rii膜而導致生產成本之上揚。 施形態 本發明之第8實施形態，係就第7實施形態所說明之 半導體裝置之製造方法之一例進行說明。 314774 23 200410395 首先’在前述第2圖所示之步驟你 A/. < y ~後，如第3 〇圖所示， 在包含開口部2〇a之底面上以及侧面 ^ ^ W向上之氧化矽膜20上， 形成膜厚約20nm至30nm之非晶石夕膜23。 接著’如第31圖所示，藉由斜非 稽田對非晶矽膜23全面進行 蝕刻，可留下位於開口部2〇a W曲上之非晶矽膜23的部 分’而去除位於氧化矽膜2〇上 丄®以及開口部20a之底面上 之非晶矽膜23的部分。 接著，如第3 2圖所示，去除1屮 ^ 丨示路出於開口部20a之底面 之氮化矽膜12。接著，如第3 3 m L 圖所717，對非晶矽膜23施 以粗面化處理而形成粗面化非晶矽膜23a。 具體而吕，藉由一面流入g _ π 八Sl2H6 一面在500至75〇t：之 艾下進行熱處理，並維持在 曰 子在遍概度與咼真空下，而於非 日日石夕2 〇之表面產生凹Λ 生凹凸亚形成粗面化非晶矽膜23a。 接者，如第34圖所示， 仗匕s祖面化非晶矽膜23a I表面上的氧化石夕肢？ n .p 上，形成作為膜厚約4〇nm至80nm 出粗面化非晶石夕膜23a^側^層33bb。此時，可反映 、之凹凸而使外側導電層33bb ^表面形成凹凸狀。 接著，如第35圖所示 為内側導-俨邺夕'… 卜側i^層3〇bb上形成作 ” W ¥毛肢部之円側導電 1 9 層3 J aa以覆盍開口部9 〇a、 一a。形成與Ru膜密接性古々

膜望 阿〜例如TlN膜、TaN膜、WN

“以作為内側導電層33aa。 WN 接著，如第36圖所+ , 下，施以神用友< μ '在丁]N膜以及TaN膜的情況 她以使用氯乐韻辦 丄蝕刻、而在WN膜的情況下施 314774 24 200410395 以使用氟系氣體之乾蝕刻，藉此去除位於氧化矽膜上面 上之内側導電層33aa的部分，而在開口部2(^内形成内側 導電體部33a。此外，在蝕刻之外亦可施以CMP處理以形 成内側導電體部33a。 夕 ^ . 上形成Ru作 為外側導電體部之外側導電層33cc。接著，如第u圖 示，於該外側導電層33cc上形成光阻圖案24。 θ 以該綠圖案24為料，並藉由施加使用 刻’而如第39圖所示，去除位於氧切膜心 Μ 外側導電層33cc、33bb的部分。 之 接著’如第4。圖所示，去除光阻圖案 由施以使用緩衝用氟酸卿)之渴 接者，精 20。之後，如第41圖所干，^ _以去除氧化石夕膜 q q不’精由施以栋与 以去除粗面化非晶矽膜23a。 * 7之濕蝕刻， 错此’可形成由内側導電體 別、仏所構成之儲存節點13。以及外側導電體部 是外側導電體部33b之表 …即點13中，特別 成凹凸狀。 胺厂 42圖所示，於儲存節點η 肤谷約5nm至i 5nm · 之表面上形成 , , . ^ a2〇5寺之介電體膜14。 禪4 ，如弟43圖所示 八 40⑽至⑼㈣m等電路跑板ζ體膜14上形成膜厚約 健存節點"、介電體膜14以及：：]5。藉此，可形成由 容器C。 电路胞板極。所構成之電 之後，如前述-般，形成用一 现毛谷器C之氧化石夕 314774 25 膜、預定之铭配H17b等( 電容器c之半導體裝置。 一、、、 圖），以完成具備 根據上述半導體裝置之製造方 厚之氧化矽膜20上 知於形成於預定膜 膜23a,並於兮 /社側面上形成粗面化非晶石夕 亚方…玄叔面化非晶矽膜之表l 外側導電體部33b。 面上，形成RU等 %接著’形成與心密接性高的内側 盖该開口部。另外 兔粗邛33a以覆 之Μ等外側導電體部33e。 ΜΗ肢部33a 較於習知技術’藉由加 联而^鬲儲存節點古 卞心孟濁 制’在本半導體裝置；：：二:：之剝落而有所限 電體部…，確保儲存節點所生南的内側導 導電體部33a之側面 =度，亚於該内側 部33b、33c。 上面上形成Ru之外側導電體 ▲ 〃、、，α果，可在無須加厚形成Ru等金屬膜之情、、 南形成儲存節點13之高声”-屬腰之丨月况下k — X ’亚確保電容器C之電容。 導電體部33=於粗面化非晶矽膜23a之表面上形成外側 以增加電：哭：在外側導電體部33b <表面形成凹凸狀， 宅谷為之表面積並進一步擴增電容。 此外，藉由於内側導電 膜以作為槿十、冰彳丨^ 之表面形成較薄之Ru 止冰 4成外側導電體部之外側導電層33b、33c，可防 外側導電體部33b、33c + 、， 良率的提昇 〜钔洛，亚有助於半導體裝置之 314774 26 200410395 此外’藉由使較薄之Ru膜形成為外側導電體部33b、 33c，可避免因使用高價之Ru膜而導致生產成本之上揚。 此外，如上述一般，藉由瑨笨 曰甶復孤開口部而形成儲存節點 時，會產生因形成於儲存節點夕μ二μ \ [ 于即』之上面部分的凹槽所導致之 電流7¾漏。 根據上迷衣xe方法’在形成内側導電體部^後，藉 由形成外側導電體部33c以覆蓋内側導電體部&之上曰 面，即使在内側導電體部33a中刑忐 T形成凹槽，亦可藉由外側 導電體部3 3 c覆蓋該凹槽而防止電流之浪漏。 第9實施形態 在前述製造方法中，係舉例說明覆蓋儲存節點之内側 導電體部33a之上面的外側導電體部33c，藉由使用光阻 圖案之圖案化而形成的情形。在本實施型態中，係就使用 所謂的金屬鑲崁法，形成用以覆芸內 设现円側導電體部33a之上 面的外側導電體部3 3 c的情形進行說明。 首先，在前述第35圖所示步驟之 _ 乂坏之佼，猎由内側導電層 333aa與外側導電層33bb之蝕刻潠摆*〆_ J I擇比較南之條件、例如 施以使用氣系氣體（TiN，TaN)或氟系氣 丁乳〇VN)之乾姓刻， 而如第44圖所示一般，形成其上面仞 面位於比氧化矽膜20之 上面所在位置更低的位置的内側導電體部3 3 。 接著，如第4 5圖所示，形戌只、— ^ 战RU之外側導電層33CC， 以覆盖開口部2 0 a、1 2 a内之内側逵雷邮 ^ 、兒姐冲^ a之上面。接 著，如第46圖所示，藉由CMP處理去 f U位於虱化石夕膜2 〇 之上面上之外側導電層3 3 c c之部分。 314774 27 200410395 藉此，於開口部2n 2〇a内之内側導電 成外側導電體部33c 〇饮『4 χ σ 3 之上面形 依照該方法形成外側 之方法係稱之為金屬鎮炭去 叫¥電體部33c 之伎’措由貫質上與前述第39圖至第4 驟相同之步驟，而完成具傷電容器之半導於壯圖所示之步 根據上述半導體裝置之製造方法，可：：置。. 所得之效果外獲得以下效果。 ⑴述製造方法 亦即’覆蓋儲存節點之内側導電體部 側導電體部3 3 c伤盩；人p •^上面之外 丨Wc ί丁、糟由金屬鑲崁法所形成， 用以形成外側導雷，# ^ ，可省略 J ¥兒脰部33c之相片製版步驟 步驟之目的。 从達到削減 以下針對本發明之第10實施形態之半導 說明。如第47 私-士丄 . 放置進行 士夕蚀六外7圖所不，在本半導體裝置中位於電容器 中之储存郎勢 . W 1 *3係由·具有側面以及上面之桎 電體部l3a · Α 狀之内側導 ，位於内側導電體部13a之側面上 晶矽膜23a . ' 面化非 ，从及位於粗面化非晶矽膜23 a之表；L 内側導電雕加 衣面上以及 月复邙13a之上面上，且材質與内側導電顺 相異之外_遑+ ^ 1 ja 1貝J V電體部33b所構成。 夕卜制違雨⑽ 」v毛體部33b係由膜厚約40】im至8〇nm + # 金屬膜所邢4 之Ru寺 〜成。在外側導電體部33b中，位於內 部33a之側而 内側導電體 、J面上的部分，其表面係形成凹凸狀。 内側導電體部13a係由與RU等之金屬膜密 膜所形成。作 山接性南的 共Ru等密接性高的膜，係使用例如丁…膜、 314774 28 200410395

TaN膜、WN膜等。 此外，在第 /圖中，雖未圖示電容器C下方之構造 與上方之構造，彳θ — 彳一疋该等部分在本半導體裝置中，係具孝 貫質上與第1圖所 汀不之構邊相同之構造。 根據上述半導靜坡 與 今肢居置，在内側導電體部1 3 a之側面J; I、 化成有由Ru等金屬膜所形成之外側導電體部 〇 3 b。 藉此’相較於習女 膛二上一 白知技術’错由加厚形成Ru等之金屬 、而提局健存節點夕含由 制 +丄….·、 呵度$，會因Ru膜之剝落而有所限 ，在本半導體裝置中 畲w加 知错由與Ru密接性高的内側導 兔肢部13a，確保儲存 ^ 導命雕却， ·’ 之所希望高度，並於該内俄 蛉电體部13a之側面上以反μ 部3 3 b。 一面上形成Ru之外側導電體 其結果，可在無須加厚形 ^ % _牛卢丄μ女_ 成Ru寺之金屬膜的情況下， 步^尚儲存節點13之吝疮, 闾0士 —丄 呵度，亚確保電容器C之電容。 门寸，錯由位於内側導電 電體邻、κ\ 邛13a之側面上的外側導 i月且邛〇3b的部分，係隔著粗 ^ ^ J: # -. 化非日日矽膜23 a而形成， 便其表面形成凹凸狀。藉此， — 攻進—步擴增電容。 s σ电谷益C之表面積 此外，藉由於内側導電體部 塚以作盍娃Λ、从V丨… a之表面形成較薄之Ru Λ邗马構成外側導電體部3 。、 之剝落，廿和 > 丄…曾从+ ’可防止外側導電體部33b 洛，亚提南丰導體裝置之良率。 此外，藉由使較薄之膜平士达 5可避免s古杼 〇 、^成為外側導電體部33b 1免口使用问仏之RU膜而 π V致生產成本之上揚。 314774 29 200410395 乍為内側導電體部l3a 使用構成外側導電體部13b ^相較灰 兩> TlN與絕緣膜之宓接柯 更咼，藉由使内側導電體部13 、山接唑 絕緣膜直接接觸，可使電容器c;=氧化㈣9等之 半導體裝置之良率。 、 而有助於提昇 此外，如後述一般，使用 時，由於τ 乍為内側導電體部13a 由方、TaN對乳虱之遮斷性高，而在、# 處理時可阻止氧氣擴散於健存節點接觸仃Τ〜〇5之氧化 節點13與插塞10之接觸電阻的上升。孔内，亚抑制儲存 此外，如上所述，由於内側導電奶 斷性高，因而無須在儲存節點 a “之南遮 η’即可使内側|電體部13a L内形成阻障金屬層 '與插塞10直揍接觸。 本發明之第1 I實施形態，係 明之半導體裝置之製造方法 弟10貫施形態所說 昔冰 备 中一例進行說明。 百先，在前述第32圖所示之 示，於氧化石夕膜2〇上形成膜厚約8；^後，如第48圖所 電層13aa以覆蓋開口部2〇& 】2〇ηιΏ2内側導 與以膜之密接性高的例如TiN^=則導電層】&係由 成。 螟丁aN膜、WN膜等所形 接著，如第49圖所示，例如 情況下藉由施以使用氯系氣體之乾❹:？及㈣膜的 況下藉由施以使用款系氣體之乾㈣去而於而膜的情 2〇上面上之内側導電層]3 :’去除位於氧化石夕膜 〇邛分，而在.開口部20a、I2a 3J4774 30 200410395 内形成内側導雷麯却，。 , 肢。1M 3a。此外’亦可藉由施以CMP處理， 而形成内側導電體部Ua。 接者’如第S Π m — . 、 圖所示，藉由進行使用緩衝用氟酸（BHF) 之濕名虫刻，去略备 ” 匕石夕膜20 ’而使多非晶矽膜23露出於 内側導電體部13a之側面上。 接者，如H $ 1 m _ .B 圖所示，於非晶矽膜23上進行粗面化 處理而形成粗面化非晶石夕膜23a。 具體而言，士 溫度下進行熱處:里 “ Μ 一面在5°°至⑽。。之 晶矽膜2]夕主 亚維持在邊溫度與高真空下，而於非 :。' 、面產生凹凸，並形成粗面化之非晶石夕膜 接著’如第52圖所示，於丰導麟 側導電體部之外側導電声遍1形成作為外 之側面以及上面。此二二…側導電體部… 上隔著粗&於非 側導電體部⑴之側面 广面化非晶形矽膜23a以 使該部分之外側導電> _ /卜側33bb，可 电層33bb之表面形成凹凸狀。 接著’如第53圖所示，形成 μ μ 风用以復i位於内側1 +喊 部】3a之上面上的 門側V電體 训¥兒層3 j b的部分的弁阳同 接著，如第54圖所- 7尤阻圖案25。 ^ ^ ，以光阻圖案25作為遮罩，並茲； 施加使用氧李裹f +从 並藉由 用虱亦孔粗之乾蝕刻，去除位於氮化矽膜 外側導電層33bb之部分。 、上面之 藉由該姓刻處理，可本^ J去除位於相鄰之儲存訪 側導電層33bb的部分。之接^ ^ ^間的外 1刀 之傻，如第5 5圖所干，+ 圖案2 5。藉此，以渺# ’、 去除光阻 乂 $成由内側導電體部】3 祖面化非晶 3]4?74 31 200410395 每 4 ㈣外側導電體部说所 接著，如筮α回 减存即點13。 胺戶a 6圖所示，於儲存節點13之夺而 月吴厗、，々5nm至丨5 ^ 、面上形成 了接曰T 5nm之丁心〇5寺之介電體膜Μ。之％ J提汁丁 a) 〇《夕Η“讲 之後，為 4立从 腠貝而對Ta2〇5進行氧化處理。 ”、、 接者，如證 c 4n 57圖所示，於介電體膜14上形Λ、 4〇nm至80nm “ > 上元成膜厚約 儲存#科 ^膜等電路胞板極1 5。藉此， 卽”、13、介命雕 形成由 容器c。 "肢膑以及電路胞板極15所構成之電 後如則述一般，形成用以覆 M、預定之鋁配蜱·《 1 DD C之氣化矽 配線17a、17b等（參照第1圖） 9 ―电谷器c之半導體以。 S) &成具備 根據上述主道；^莊_ Λη 1 . ， 組a置之‘造方法，係形成内^、胃 $ !3a以覆芸 ~瓦門铡導電體 〇n 形成於預定厚度之氧化矽膜20上$ p 2〇a。並於本 肤ZU上之開口立β 電"3:κ 化矽膜20後，形成如膜等之外/ 兒月旦邛33b以霜菩％ +， 了 <外側導 面。 是现所鉻出之内側導電體部Ua之側面5 ;、JL· 祺而卜相奴於習知技術，藉由加厚形成Ru等之八 制，儲存節點之高度時，會因Ru膜之剝金屬 本+導體裝置中，係藉 有所限 毛體部Ua，確保儲存^ ^接“的内側導 導電俨卹， 即·.‘，占13之所布望高度，並於吁+ 之側面上以及上面'邊内側 部33b。 y成Ru之外側導電體 4e ^ 可在热須加厚形成Rll等全屬膜之_ “形成儲存節々夕Μ屬朕之情况下， ]J之南度，並確保電容器C之電容。 314774 32 200410395 此外，藉由於内側導電體部丨3 a之側面上，形成粗面 化非晶矽膜23 a，可使形成於該部分 、 刀之外側導電體部3 3 a 表面形成凹凸狀。藉此可增加電容 之表面積，並進一 步擴增電容器之電容。 此外’藉由使較薄之RU膜形成达a 成為作為外側導電體部 之外側導電層33b，可 ,^ 兄U便用阿價之膜而導致生產 成本之上揚。 此外在使用丁iN作為内側導電 倭用Μ # & / ,… 电肢fe 1 3a時，相杈於 便用構成外側導電體部l3b之 φ ^ ^ » , W與絕緣膜之密接性 猎由使内側導電體部〗3a 絕緣膜直接接觸，可使電容哭c不:面與氧化石夕膜9等之 半導體裝置之良率。 』不易傾倒’而有助於提昇 此外，藉由於内側導電體部 膜以作為M an μ、# μ之表面形成較薄之 作马構成外側導電體部之外 止外側導電雕卹β A ¥兒層dbb，不僅可防 兒肢部33b之剝落，同岑 良率的提昇。 亦有助於半導體裝置之 匕外，如前述一般，將1古 質的丁aN使w ^ m / ,、胃、/、有可迈断氧氣擴散之優良性 1更用於内侧導電體邱 之底面形成 ° a，使该内側導電體部13a ^ 战直接復盍儲存節點接觸孔之„ 藉此，π + i 安〕扎之開ϋ端之方式。 了遮斷施加於Τ η ^ 存節點13之部分擴散，並阻：；二處二之氧氣經由儲 之插塞]〇。t 羊氣$、儲存節點接觸孔内 電阻上升。 子即點1〇與插塞10之接觸 此外，丄 .由於内側導電體部丄 不身具有鬲度之氧氣遮 314774 斷性，可省略在儲存節 1之步 驟，以達到削減步驟々 孔内形成p且障金屬層 <目的〇 : 藉由復盍開口部而形成儲存節點 ·’、、占之上面部分所形成之凹槽所導致的 此外，如上述— 曰T ’會產生由儲存節 電流茂漏。 根據上述製造方沬 ill、 ’在形成内側導電體部13 a徭 .. 由形成外側導電體部 灸，错 面，… ㈣以覆蓋内側導電體部33a之上

Ua中形成凹槽，亦可藉由外側 V電體部33b覆蓋哕m铋工 卜側 ^ 後皿4凹槽而防止電流之洩漏。 〕i衣w方法中·，已舉例說明位於相鄰之儲存節點 /且作為外側導電體部之外側導電；I 13bb㈣分，益由 2覆蓋在位於内側導電體部13a上面之外侧導電層33bSb 勺部分的光阻圖案25作為 木U作為遮罩亚施以預定蝕刻的方式加 ^去除的情形。 在此，係舉例說明在不形成光阻圖案之情形下，利用 相J $電體部1 3 a本身之段差γη & φ昆 生、， +开心仅左便之與外側導電層之膜厚產 差異以去除該部分之情形。 y首先，在前述第51圖所示之步騾後，如第5δ圖所干， 電:p為外側導電體部之外側導電層33bb，以覆蓋内側導 兔妓部]3a以及粗面化非晶矽膜23a。 淨—此4，係藉由内側導電體部1 3 a之段差，在内側導電 ha之上面上的部分形成膜厚較厚之外側導 3 b b， -* 丄· 曰 叩仕内側導電體部13a.下部之氮化矽膜12上，形成 314774 34 200410395 較薄之外側導電層33bb。 亦即，外側導電層33bb係因内側導電體部l3a之段差 而开》成對内側導電體部1 3 a之覆蓋性惡化的情形。 之後，藉由對外側導電層33bb之全面進行蝕刻，而· 位於氮化矽膜12之上面上的外側導電層13bb的部分去、 除’並於該時間點停止蝕刻。 因此，相較於位於氮化矽膜丨2之上面上的部分，在 側導電層33bb形成較厚之内側導電體部na之上 八·奋* 工1^上的邹 ^ 生未對外側導電層1 3bb施加蝕刻處理而殘留的部 換言之’與前述第55圖所示之狀態相同， 储存節點間的外側導電層33bb ' #之 加以无除’而形成留下位於内側導 。方式 外側導雷雜爲 肢4 J a之上面上的 包月旦層J3bb的部分的狀態。 ’ 之後，經過與前述第56圖、 上相同之牛酽，品—Λ、 ‘ 5 7圖所不之步驟實 ν ，而元成具備雷玄哭 、貝 柏姑L 包合杰史半導體裝置。 根據上述半導體裝置之製造方$ 所得之效杲之外獲得如下效果。 在則述製造方法 亦即，位於相鄰之儲存節點間的 分可藉由自動整合方式加以去除 “ 33bb的部 部分之照相製版修而達到削減广省略用以去除該 減知驟之目的。 一針對第4實施形態之半導體裝置… 之弟5、6實施形離，传 〜衣4方法進行說明

舉例說明在形成於氧切膜的開D 314774 35 200410395 ， 4 邰内形成儲存節點的情形。 ::%形恐'巾’係就第4實施形態所說明之半導體 ;，二：；造方法，舉例說明在未形成開口部之情況 下 $成姑存節點之情形。 約二先’如第59圖所示’於氧化石夕膜9上形成構成膜厚 】 _至15〇()_之作為内側導電體部之内 13aa。内側導電體

脸 τ Μ τ、由马Ru膜密接性高的例如TiN 肤、膜、WN膜等所形成。 成姑：：’如第60圖所示，於該内側導電層13aa上，形 成材質與内側導電層13a P "、之膜厚約40nm至80nm之

Ru之外側導電體部之外側導電層13cc。 P且圖ΐ:6’如第61圊所示，於外側導電層13“上形成光 二U覆蓋配置有儲存節點之預定領域。接著，如第 :圖以光阻圖案26為遮罩，並藉由施以使用氧系 …乾姓刻，去除位於儲存節點接觸孔之正上方之部 刀，以去除外側導電層13cc的部分。 由/妾著，如第63圖所示1光阻圖案26為遮罩，並藉 田化以使用氯系氣體或 ^ >卜卜 、广 ,不氣體之乾姓刻，去除位於儲 存卽點接觸孔之正上方之部分 ” + 的部分。 ，以去除内側導電層13aa 亦-:此’可形成用以覆蓋内側導電體部13a與該内側導 =部]3a之上面的外側導電體部nc。之後’如第64 _所不’去除光阻圖案26。 接著，如第65圖所示，又於半導體基板！上形成作為 36 314774 200410395 外側¥電體部之 13a ,χ , Λί 卜jV电層1訃b，使之覆蓋内側導電體部 乂及外側導電體部13c。 面進行4^ 66圖所不’藉由對外側導電層13bb之全 刻，以去除位於氧化砂 13bb Μ Λη χ 夕肤9上面之外側導電層 〜冲i ，並於該時間點停止蝕刻。 cc的：=可在位於氧切膜9上面之外側導電層13 邵刀未受蝕刻的狀態下，將 側導電俨邹H t Μ貝J V甩層I3cc作為外 外例導： 邊下。藉此，可形成由内側導電體部13a、 ，電體部13b'…所構成之錯存節點13。 成膜如：67圖所示’於儲存節點13之表面上形有 6S圖戶二:士15謂之丁32。5介電體膜14。接著，如第 之R 電體膜14上形成有膜厚約4。_至8一 之h膜等電路胞板極15。藉此，可 介雷轉π U ^ /取田碎存節點13、 組Μ 14以及電路胞板極15所構成之電容器匸。 之後，如丽述一般，形成用以覆蓋 膜、預定之钮w， 今°。C之氧化矽 員L鋁配、矣17a、I 7b等（參照第i圖） 電容器C之半導體褒置。 乂凡成具備 根據上述半導體裝置之製造方法，盥 說明之制迕大.知门 ”弟6貝施形態所 月之…法相@，可在第5實施形態所說明之，造方 /所得之效杲之外獲得如下效果。亦即，可省略 伤认Λ A 」’略用以去除 ^相HP之儲存節點間之作為外側導電 331.U , . X 〒毛歧4之外側導電層 的邰义的照相製版步驟，而達到削減步驟之目的。 此夕卜，在上述各實施形態中，係以TiN、丁aN、wN等 為内側導電體部，以Ru作為外側導電體部、以Ta ^ 314774 37 作為介電， 歧版而分別舉例說明。 外侧導電體膜係在盥介 電體膜之介電率的性質，、且粗馭之關係上具有可提高介 之傾向’❿内側導電體部：：：：較厚之膜厚時容易剝落 之性質即可，二 /、有可與外側導電體部密接 而不受上述材質所限。 σ上所述，在第丨、4、7 體裝置中，作炎Μ — 、10實施形態所說明之半導 作為储存節點之第 y 電體部與外側導#-电極部，係具備有内側導 •叫♦包體部〇内4目遒兩儿 板之主表面 网側v笔體部係形成於半導體基 具有底面、側而η 係分別刑AW 、面以及上面。外側導電體部， 刀⑴九成於内側導電體 與底層之_44 面上以及上面上，且由在 μ ^ , 與内側導電體部相異的材質所形成。 错此，相齡你53习A a 側導電声γ/u w，僅藉由構成外側導電體部之外 落 曰q儲存即點之南度時，會因該外側導電層之剝 合而有所限制 4 部確ί、Μ恭而在本半導體裝置中，係藉由内側導電體 ^ ' 毛極邛之所希望高度，並藉由在該内側導電體 4之側面上以另μ工L W 、 上面上形成較薄之外側導電層而形成外側 導電體部。μ 9此’可在無須加厚形成外側導電層之情況下 η第1兒極部之高度，並確保電容器c之電容。 石根據第2、3、8、9實施形態，首先，係在形成於氧化 夕膜之開°部内形成外側第1導電層，接著，方”卜側第1 毛層上形成内側導電層以覆蓋該開口部。之後，於該内 、。e <上面上形成外側第2導電層。藉此，可利用内 側辱電層形成内側導電體部，在該内側導電體部之侧面上 丁藉由夕丨側第丨導電層形成外側導電體部之部分，而在該 38 314774 200410395 内側導電體部之上面上係藉由外側第 電體部之部分。 ♦电層形成外側導 此外，在第5、6、U、12、〗3之杏 “ M及上面上形成外側導電層而形成外側導二側面 藉此，不論在何種情況下，均可，由：电體部。 :錯存節點…電極部）之戶_高度猎=則導電體部確 二電體部之側面以及上面形成較薄之外側導;::該内側 ’可在無須加厚形成外側導 ：二、結 極部之高度，並綠保電容器c之電容/兄〜弟】電 —以上所揭示之實施形態，其所說 不，而非限制本發明堂,^ .功均僅止於例 範圍，而非上述Μ; ° Μ之範圍係揭示於申請專利 意義以及範圍内之所有變^含有與申請專利範圍同等之 [圖式簡單說明] 第1圖係本發明 圖。 弟1貫施型態之半導體裝置之剖視 第2圖係顯示 製造方法的步驟之—二月二第2實施型態之半導體裝置之 〜 的剖視圖。 第3圖係顯示在第2實施型態中 驟後所進行之步驟的剖視圖。 心斤不之步 第4圖係顯示在第2實施型態中，於 驟後戶斤進行之步驟的剖視圖。 ' …之- 第5圖係顯示在第2實施型態中，於第4圖所示之步 314774 39 200410395 驟後所進行之步驟的剖視圖。 第6圖係顯示在第2實施型態中，於第5圖所示之步 驟後所進行之步驟的剖視圖。 第7圖係顯示在第2實施型態中，於第6圖所示之步 驟後所進行之步驟的剖視圖。 第8圖係顯示在第2實施型態中，於第7圖所示之步 驟後所進行之步驟的剖視圖。 第9圖係顯示在第2實施型態中，於第8圖所示之步 驟後所進行之步驟的剖視圖。 第1 0圖係顯示在第2實施型態中，於第9圖所示之步 驟後所進行之步驟的剖視圖。 第1 1圖係顯示在第2實施型態中，於第1 0圖所示之 步驟後所進行之步驟的剖視圖。 第1 2圖係顯示在第2實施型態中，於第11圖所示之 步驟後所進行之步驟的剖視圖。 第1 3圖係顯示在第2實施型態中，於第1 2圖所示之 步驟後所進行之步驟的剖視圖。 第]4圖係顯示在第2實施型態中，於第1 3圖所示之 步驟後所進行之步驟的剖視圖。 第1 5圖係顯示本發明之第3實施型態之半導體裝置之 製造方法的步驟之一的剖視圖。 第1 6圖係顯示在第3實施型態中，於第1 5圖所示之 步驟後所進行之步驟的剖視圖。 第1 7圖係顯示在第3實施型態中，於第1 6圖所示之 40 314774 200410395 步驟後所進行之步驟的剖視圖。 第1 8圖係本發明之第4實施型態之半導體裝置之剖視 圖。 第1 9圖係顯示本發明之第5實施型態之半導體裝置之 製造方法的步驟之一的剖視圖。 第20圖係顯示在第5實施型態中，於第19圖所示之 步驟後所進行之步驟的剖視圖。 第21圖係顯示在第5實施型態中，於第20圖所示之 步驟後所進行之步驟的剖視圖。 第22圖係顯示在第5實施型態中，於第21圖所示之 步驟後所進行之步驟的剖視圖。 第23圖係顯示在第5實施型態中，於第22圖所示之 步驟後所進行之步驟的剖視圖。 第24圖係顯示在第5實施型態中，於第23圖所示之 步驟後所進行之步驟的剖視圖。 第25圖係顯示在第5實施型態中，於第24圖所示之 步驟後所進行之步驟的剖視圖。 第26圖係顯示在第5實施型態中，於第25圖所示之 步驟後所進行之步驟的剖視圖。 第27圖係顯示在第5實施型態中，於第26圖所示之 步驟後所進行之步驟的剖視圖。 第28圖係顯示本發明之第6實施型態之半導體裝置之 製造方法的步驟之一的剖視圖。 第2.9圖係本發明之第7實施型態之半導體裝置之剖視 41 314774 200410395 < « 圖。 第3 0圖係顯示本發明之第8實施型態之-製造方法的步驟之一的剖視圖。 第31圖係顯示在第8實施型態中，於第 步驟後所進行之步驟的剖視圖。 第32圖係顯示在第8實施型態中，於第 步驟後所進行之步驟的剖視圖。 第33圖係顯示在第8實施型態中，於第 步驟後所進行之步驟的剖視圖。 第34圖係顯示在第8實施型態中，於第 步驟後所進行之步驟的剖視圖。 第3 5圖係顯示在第8實施型態中，於第 步驟後所進行之步驟的剖視圖。 第3 6圖係顯示在第8實施型態中，於第 步驟後所進行之步驟的剖視圖。 第3 7圖係顯示在第8實施型態中，於第 步驟後所進行之步驟的剖視圖。 第3 8圖係顯示在第8實施型態中，於第 步驟後所進行之步驟的剖視圖。 第3 9圖係顯示在第8實施型態中，於第 步驟後所進行之步驟的剖視圖。 第40圖係顯示在第8實施型態中，於第 步驟後所進行之步驟的剖視圖。 第4]圖係顯示在第8實施型態中，於第 導體裝置之 3 0圖所示之 3 1圖所示之 3 2圖所示之 3 3圖所示之 3 4圖所示之 3 5圖所示之 3 6圖所示之 3 7圖所示之 3 8圖所示之 3 9圖所示之 40圖所示之 42 3)4114 200410395 步驟後所進行之步驟的剖視圖。 第42圖係顯示在第8實施型態中，於第41圖所示之 步驟後所進行之步驟的剖視圖。 第43圖係顯示在第8實施型態中，於第42圖所示之 步驟後所進行之步驟的剖視圖。 第44圖係顯示本發明之第9實施型態之半導體裝置之 製造方法的步驟之一的剖視圖。 第45圖係顯示在第9實施型態中，於第44圖所示之 步驟後所進行之步驟的剖視圖。 第46圖係顯示在第9實施型態中，於第45圖所示之 步驟後所進行之步驟的剖視圖。 第47圖係本發明之第1 0實施型態之半導體裝置之剖 視圖。 第48圖係顯示本發明之第11實施型態之半導體裝置 之製造方法的步驟之一的剖視圖。 第49圖係顯示在第11實施型態中，於第48圖所示之 步驟後所進行之步驟的剖視圖。 第5 0圖係顯示在第1 1實施型態中，於第49圖所示之 步驟後所進行之步驟的剖視圖。 第5 1圖係顯示在第1 1實施型態中，於第5 0圖所示之 步驟後所進行之步驟的剖視圖。 第5 2圖係顯示在第11實施型態中，於第5 1圖所示之 步驟後所進行之步驟的剖視圖。 第5 3圖係顯示在第1 1實施型態中，於第5 2圖所示之 43 314774 200410395 毳 « 步驟後所進行之步驟的剖視圖。 第54圖係顯示在第11實施型態中，於第53圖所示之 - 步驟後所進行之步驟的剖視圖。 , 第55圖係顯示在第11實施型態中，於第54圖所示之 步驟後所進行之步驟的剖視圖。 第56圖係顯示在第11實施型態中，於第55圖所示之 • 步驟後所進行之步驟的剖視圖。 第57圖係顯示在第11實施型態中，於第56圖所示之 步驟後所進行之步驟的剖視圖。 第5 8圖係顯示本發明之第1 2實施型態之半導體裝置 之製造方法的步驟之一的剖視圖。 第59圖係顯示本發明之第1 3實施型態之半導體裝置 之製造方法的步驟之一的剖視圖。 第60圖係顯示在第13實施型態中，於第59圖所示之 ^步驟後所進行之步驟的剖視圖。 第6 1圖係顯示在第1 3實施型態中，於第60圖所示之 步驟後所進行之步驟的剖視圖。 第62圖係顯示在第13實施型態中，於第6 1圖所示之 步驟後所進行之步驟的剖視圖。 . 第63圖係顯示在第13實施型態中，於第62圖所示之 步驟後所進行之步驟的剖視圖。 第64圖係顯示在第13實施型態中，於第63圖所示之 步驟後所進行之步驟的剖視圖。 第65圖係顯示在第1 3實施型態中，於第64圖所示之 44 314774 200410395 步驟後所進行之步驟的剖視圖。 篦66圖係顯示；。一 , 弟 在乐1 3貫施型態中，於第65圖所示之 步驟後所進行之步驟的剖視圖。 第67圖仏喊不在第13實施型態中，於第66圖所示之 步驟後所進行之步驟的剖視圖。 第68圖仏員不在第13實施型態中，於第67圖所示之 步驟後所進行之步驟的剖視圖。 I 半導體基板 3 a 源極領域 4 閘極電極 5、 7、 9' 16、 19、 2〇 6 焊墊 9a 接觸孔 II 阻障金屬層 12a、 20a 13、44 13a 内侧導電體部 1 3 aa、3 3 aa 1 3 b、1 3 c 13cc、 33bb、 0 〇 cc 14 介電體螟 17a 、 17b 18 鈍化膜 2 元件分離絕緣膜 3b >及極領域 氧化矽朕 8 位元線 10 插基 12 氮化矽膜 開口部 儲存節點 内側導電層 外側導電體部 外側導電| 15 電路胞板極 1呂配線 314774 45 200410395

象 I 21、 22 、 24 、 25 、 26 光阻圖案 23 非晶矽膜 23a 粗面化非晶矽膜 C 電容器

46 314774

Claims (1)

1. 广二申請專利範圍 . S種半導顺 間介右八&衣置係包含有在第1電極邹與第2電極部 a”電體膜之電容器之半導體裝置， 月·J述第1電極部具備有·· 以及：：A ¥導體基板之主表面上，且具有底面、側面 面之内側導電體部； 以及分別形成於前述内側導電體部之前述側面上 側導：ί上面上’其#質與前述内側導電體部相異之外 2 个龟體部。 如申請專利範圍第1項半導 ，、+,从加 導泰 千V肢裝置，其中，前述外側 毛肢。卩係形成於.位於 電俨 j I牛冷肢基板與前述内侧涂 月足#之底面之間的部分。 3 •如申請專利範圍第2項之 導電體部中，妒成方“ + 裝置，其中，前述外 的表面係形成二狀喻側導電體部之側面上的部分 圍第1項之半導體裝置，其中，前述外側 二二：中，形成於前述内側導電體部之側面上的部分 勺衣面係形成凹&狀。 5 · 一種半導體裝置之製造 y 衣坆方法，係具備有： 形成包含内側導電 電極部之步驟；^相及外側導電體部之第丨 以及隔著介雷w - ^力电版馭而於前述第】電極部上形成第2 314774 47 電極部之步驟， 而形成前述第1電極 板上形成絕緣膜之步驟；之步驟係具備：於半導體基 於前述絕緣膜上形成 驟； /、有預定深度之開口部之步

   則導雷w μ 覆蓋前述開口部之底面^^之外側第1導電層以 ^ 及側面之步驟； 於1Τ述開口部内之兪 ^ . 处外側第1導電層上，形成材 質與W述外側第1導電芦沐 曰相兴之作為前述内側導電體 部之内側導電層之步驟； 藉由前述外側第1導電層與實質上具相同材質之 作為前述外側導電體部之第2導電層覆蓋前述内側導 電層之上面之步驟；以及

   去除丽述絕緣膜，以露出前述外側第1導電層以及 如述外側苐2導電層之表面之步驟。 6·如申請專利範圍第5項之半導體裝置之製造方法，其 中，復包含： 藉由前述第2導電層覆蓋前述内側導電層之上面 之步驟； 於前述絕緣膜上形成前述外側第2導電層，以覆蓋 前述内側導電層之步驟； 於前述外側第2導電層上形成預定之光阻圖案，而 以前述光阻圖案作為遮罩，並藉由對前述外側第2導電 層施加蝕刻，去除位於前述絕緣膜上面之前述外側第2 48 314774 200410395 導電層之部分，而留下位於前述内側導電層之上面之前 述外侧第2導電層之部分之步驟。 7. 如申請專利範圍第6項之半導體裝置之製造方法，其 中，復具備： 在形成前述開口部後而形成前述外側第1導電層 前，於前述開口部之側面上覆蓋具有凹凸之預定膜之步 驟， 在形成前述外側第1導電層之步驟中，前述外侧第 1導電層係以可覆蓋前述預定膜之方式而形成，並具備 有： 在去除前述絕緣膜後而形成前述介電體膜前，去除 前述預定膜之步驟。 8. 如申請專利範圍第5項之半導體裝置之製造方法，其 中，形成前述内側導電層之步驟係包含： 形成前述内側導電層，俾使前述開口部内之前述内 側導電層之上面低於前述絕緣膜之上面； 而藉由前述外側第2導電層覆蓋前述内側導電層 之上面之步驟，係包含：於前述絕緣膜上形成前述外側 第2導電層以覆蓋前述開口部内之前述内側導電層之 步驟；以及 去除位於前述絕緣膜上之前述外側第2導電層之 部分，而留下位於前述開口部内之前述内側導電層之上 面上之前述外側第2導電層之部分的步驟。 9. 如申請專利範圍第8項之半導體裝置之製造方法，其 49 314774 200410395 4 \ 中，係具備：在形成前述開口部後且形成前述外側第1 導電層之前，於前述開口部之側面上覆蓋具有凹凸之預 定膜之步驟；

   在形成前述外側第1導電層之步驟中，前述外側第 1導電層係以可覆蓋前述預定膜之方式而形成，並具備 有： 在去除前述絕緣膜後且形成前述介電體膜之前，去 除前述預定膜之步驟。 10.—種半導體裝置之製造方法，係包含： 形成包含内側導電體部以及外側導電體部之第1 電極部之步驟；及 隔著介電體膜而於前述第1電極部上形成第2電極 部之步驟； 而形成前述第1電極部之步驟係包含： 於半導體基板上形成由具有側面與上面之内側導 電層所構成之前述内側導電體部之步驟；及 形成材質與前述内側導電層相異之作為前述外側 導電體部之外側導電層，以覆蓋前述内側導電體部之步 11.如申請專利範圍第10項之半導體裝置之製造方法，其 中，形成前述内側導電體部之步驟係包含： 於前述半導體基板上形成絕緣膜之步驟； 於前述絕緣膜上形成開口部之步驟； 於前述開口部内形成前述内側導電層之步驟；以及 50 314774 12·如申請專利範圍第丨丨項之 中，形A— 丨、曾、牛V體裝置之製造方法，JL Τ ^成刖迭外側導電層之半_ ^ 具 智之步驟係具備： 形成前述外側導電犀，丨、；热 步驟； θ 後蓋前述内側導電體部之 形成用以覆蓋位於前述内 前述外側導電層之部分之 ν電體部之上面上之 η ^ , 且圖案之步驟；以及 以刚述先阻圖案作為遮 及 層施加蝕刻處理，以留下前卞，精由對珂述外側導電 内側導電體部之上 1述外側導電層中、位於前述 之部分而去除其他部分 、面上之前述外側導電層 1 . , ^ 1刀 < 步驟。 3· D申請專利範圍第12項 中’係具備：在形成;+導體裝置之製造方法，其 側導電層之前，於前、+、h ν笔體部後且形成前述外 万、則述内側導兩Μ 凸之預定導電性膜之步驟，包肢邛之表面形成具有凹 /而在形成前述外側導 1 層係形成於前述預定之fg V驟中，前述外側導電 1 4 .如申喑| π V電性犋上。 ,”月專利靶圍第U項之 中，形成外側導電声 ^肢裝置之製造方法，其 r 步驟係包含· 形成用以覆#二、+^ * 设丘則述内甸逡+ 層，俾利用前述内側導電m :兔M部之前述外側導電 述内側導電體部々 I °卩本身之段差，使形成於前 I〜上面上之邦八 内側導電體部之上面 口刀的膜厚，比形成於前述 的部分的膜厚更厚之步驟；以 3]4774 5] 200410395 及 藉由對前述外側導電層進行加工，而留下位於前述 内側導電體部之上面上之前述外側導電層之部分而去 除其他部分之步驟。 15·如申請專利範圍第14項之半導體裝置之製造方法，其 中，復具備：在形成前述内側導電體部後且形成前述外 側導電層之前，於前述内側導電體部之表面形成具有凹 凸之預定導電性膜之步驟， 而在形成前述外側導電層之步驟中，前述外侧導電 層係形成於前述預定之導電性膜上。

   3]4774