TW200305274A - Memory structures - Google Patents

Memory structures Download PDF

Info

Publication number
TW200305274A
TW200305274A TW092101870A TW92101870A TW200305274A TW 200305274 A TW200305274 A TW 200305274A TW 092101870 A TW092101870 A TW 092101870A TW 92101870 A TW92101870 A TW 92101870A TW 200305274 A TW200305274 A TW 200305274A
Authority
TW
Taiwan
Prior art keywords
electrode
memory
conductive
memory structure
storage element
Prior art date
Application number
TW092101870A
Other languages
English (en)
Inventor
Peter Fricke
Andrew Koll
Dennis M Lazaroff
Andrew L Vanbrocklin
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of TW200305274A publication Critical patent/TW200305274A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Description

200305274 玖、發明說明 (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明） c發明戶斤屬之技術領域】 一種記憶體結構其包括一第一電極、一第二電極、一 第三電極、一控制元件其係配置於該第一電極與該第二電 5 極間，以及記憶體儲存元件其係配置於該第二電極與該第 三電極間。控制元件與記憶體儲存元件中之至少一者被保 護不受第一電極、第二電極及第三電極中之至少一者污染。
L 隨著電腦以及其它電氣設備價格的不斷下降，儲存裝 10置（如5己憶體裝置以及硬碟機）的製造上被迫降低零組件成 本。同時電腦、視訊遊戲、電視以及其它電氣裝置市場不 斷要求記憶體容量的增大來儲存影像、照片、視訊、電影 、音㈣及其它儲存密集資料。如此除了降低成本之外， 儲存裝置的製造商也係提高健存裝置的儲存密度。記憶體 15之儲存係以多項記憶技術實施，例如軟碟機、硬碟機、光 碟機以及半導體記憶體。半導體記憶體可使用積體電路方 法實施，採用積體電路方法之—項考量為需要避免污染以 免降低良率。因«要有可有效製造之半導體域體結構。 【發明内容】 由後文詳細說明連 本揭示特色及優點對熟諳技藝人士 同附圖將更為明瞭： :圖為交叉點記憶體陣列具體實施例之示意圖，其 中可利用揭示之記憶體晶胞結構。 憶體晶胞包 第2圖為記憶體晶胞之示意方塊圖，該記 20 200305274 玖、發明說明 括一記憶體儲存元件以及一記憶體儲存元件之控制元件。 第3及4圖為剖面圖，其示意顯示記憶體結構之具體實 施例，該記憶體結構包括一嵌置記憶體儲存元件設置於導 體與傳導井之底部間。 5 第5圖為示意圖以及第6圖為平面圖，其示意顯示一種 記憶體結構之具體實施例，該記憶體結構包括一嵌置記憔 體儲存元件設置於一傳導塊與傳導井之一側間。 第7圖為剖面圖以及第8圖為平面圖，其示意顯示一記 憶體結構之具體實施例，包括嵌置記憶體儲存元件設置於 10 傳導板邊緣與傳導柱間。 第9圖為剖面圖以及第1〇圖為平面圖，示意顯示一記 憶體結構之具體實施例，包括嵌置記憶體儲存元件設置於 傳導板邊緣與傳導井間。 第11圖為剖面圖以及第12圖為平面圖，示意顯示一記 15憶體結構之具體實施例，包括嵌置記憶體儲存元件設置於 傳導板邊緣與傳導井間。 第13圖為剖面圖以及第14圖為平面圖，示意顯示一記 憶體結構之具體實施例，包括嵌置記憶體儲存元件設置於 傳導板邊緣與傳導柱間。 20 第15圖為剖面圖以及第16圖為平面圖，示意顯示一記 憶體結構之具體實施例，包括嵌置記憶體儲存元件設置於 傳導板邊緣與傳導井間。 第17圖為剖面圖以及第丨8圖為平面圖，示意顯示一記 憶體結構之具體實施例，包括嵌置記憶體儲存元件設置於 200305274 玖、發明說明 截頭傳導錐邊緣與傳導蓋間。 第19圖為結合所揭示之記憶體晶胞中之至少一者之記 憶體載體之具體實施例之示意方塊圖。 第20圖為結合所揭示之記憶體晶胞中之至少一者之電 5子裝置（如電細糸統）之一具體實施例之示意方塊圖。 第21圖為可用於實施揭示之記憶體結構之基本步驟之 具體實施例之流程圖。 I：實施方式】 較佳實施例之詳細說明 10 第1圖為交叉點記憶體陣列ίο之具體實施例之簡化示 意圖，該記憶體陣列10中可利用所揭示之記憶體晶胞結構 。圮憶體配置10包括列選擇導體線R〇、R1、R2以及行選 擇導體線CO、C1、C2。記憶體晶胞2〇係連結於各列選擇 導體線R0、Rl、R2與各行選擇導體線c〇、C1、C2間。須 15 了解為求方便，列選擇導體線及行選擇導體線分別簡稱為 「列」及「行」，·實際實施例中，記憶體晶胞2〇無需實體 上排列為列及行。各記憶體晶胞基本上係由第一選擇線以 及第二選擇線(可以不同方式定向)作獨特存取及選擇。此 外，行線無需與列線正交，但以該方式舉例說明以求了解。 〇 第2圖為圮憶體晶胞20之一具體實施例之簡化電路方 塊圖，5亥5己憶體晶胞2〇包括一記憶體儲存元件23，其係藉 電極E2而電性連結至控制元件以。記憶體儲存元件b以及 控制το件25係串聯連結於電極E1與電極⑽。電極e㈣ 匕“專導f生兀件(如導體)、傳導性區或其它傳導性結構， 200305274 玖、發明說明 須了解電極E2可包含一或多個導電元件。 記憶體儲存元件23更特別係配置成可以比控制元件更 低的能階可預測且以可靠方式崩潰，而控制位障接面區係 更特別配置成可持續操作作為記憶體儲存元件。如此，記 5憶體儲存元件23係於比控制元件25更低能階變更態，允許 記憶體儲存元件作程式規劃。藉此方式，記憶體晶胞經程 式規劃而選擇性提供足夠能量給記憶體晶胞，造成記憶體 儲存兀件崩潰。記憶體晶胞可經由提供較少能量給記憶體 晶胞以及感應電流是否流經記憶體晶胞而讀取。 1〇 記憶體儲存元件2 3可為反熔絲裝置例如可程式位障接 面裝置。反熔絲裝置可為介電裂解型裝置或位障接面裝置 。位障接面可由氧化金屬、熱生長氧化物或沉積氧化物或 氮化物製成。記憶體儲存元件也可以半導體材料具體實施 ，该等半導體材料例如複晶矽、多晶矽、非晶矽、微晶矽 15 、金屬長絲電遷移、陷阱誘生磁滯、鐵電電容器、赫爾效 應以及複晶矽電阻器。記憶體儲存元件之其它具體實施例 包括穿透位障磁阻或電容元件作為浮動閘。此外記憶體儲 存元件可為唯讀LeComber或矽化金屬開關或可改寫之位相 改變材料（包括寫入-抹消-寫入位相改變材料）。記憶體儲 20存元件也包含PIN二極體或蕭特基二極體（Sch〇ttky di〇de：)。 控制元件25可為位障接面裝置或pn、pin或蕭特基二 極體。其它有用二極體包括增納二極體、突崩二極體、位 障二極體以及四層二極體如經過石夕控制之整流器。此外， 控制元件2 5可為接面場效電晶體或雙極性電晶體。控制元 200305274 玖、發明說明 件25之尺寸足夠攜帶充分電流因而可變更儲存元件23之態 。當控制元件為二極體時，其可使用攙雜複晶矽、非晶矽 或微晶石夕製成。 為求方便討論，揭示之記憶體結構以具體實施例敘述 5 為採用位障接面裝置作為記憶體儲存元件及控制元件，需 了解記憶體儲存元件以及控制元件也可如前述實施。 供舉例說明，揭示之記憶體結構顯示為積體電路，其 包括層間介電材料例如氧化矽、氮化矽或TE〇s(原矽酸四 乙酯）’其提供積體電路各種結構的支持以及隔離。ILD可 10 使用若干不同技術沉積例如化學氣相沉積（CVD)、大氣壓 CVD、低壓CVD、電漿輔助CVD、物理氣相沉積（PVD)以 及錢鍍。為求方便此等介電區以及介電層於附圖係以參考 符號ILD標示。 所揭示之記憶體結構中，記憶體儲存元件23以及控制 15 元件Μ中之至少一者為後置或未經I虫刻，原因在於此種元 件的形成未接受進一步處理（例如蝕刻）。例如嵌置元件可 形成於電極上而未經姓刻，由另一電極（該電極係完全重 疊嵌置元件）所遮蓋、覆蓋或嵌置，且可例如延伸超過嵌 置元件周邊的一部分。藉此方式，後來形成之覆蓋電極可 20於隨後處理期間以及於製造完成後，保護嵌置元件不受污 染。進一步處理期間，已經保護保護電極後，可提高記憶 體結構製造時的良率。舉例言之，形成嵌置元件或被覆蓋 元件之該層於記憶體結構製造過程中未經蝕刻。此外，嵌 置元件可具有更特殊組態，因此可使用電極覆蓋或遮蓋， 10 200305274 玖、發明說明 而此種電極沉積前未經蝕刻。 第3及4圖示意顯示一記憶體結構之具體實施例，該記 憶體結構包括複數個記憶體晶胞，各個晶胞包括一記憶體 儲存元件23設置於導體33或43與垂直毗鄰導體之傳導槽或 5傳導井39底部外表面間。各記憶體晶胞進一步包括一控制 元件25 ’其係設置於傳導井39内表面與巢套於傳導槽39内 邛之傳導槽或傳導井35之外表面間。垂直傳導通孔、插塞 或柱41係以接觸方式巢套於傳導槽35，且接觸垂直毗鄰導 體43或45。 1〇 第3及4圖之記憶體晶胞可於堆疊層或堆疊階實施，其 中垂直毗鄰指定傳導槽39底部之導體43，係垂直毗鄰毗鄰 層之傳導通孔。 舉例言之，於交叉點記憶體結構，導體43可為列選擇 線，導體33、45可為行選擇線。此外舉例言之，傳導槽39 15可相對於垂直毗鄰其底部之導體33或43而橫向偏位。結果 傳導槽3 9相對於毗鄰層之另一垂直毗鄰傳導槽3 9為橫向偏 位。 記憶體儲存元件23可由垂直毗鄰傳導槽39底部之導體 33或43之氧化物製成，控制元件25可由傳導槽39之氧化物 〇裝成。另外，記憶體儲存元件23可由與導體33或43之氧化 物不同的氧化物製成，控制元件25可由與傳導槽39之氧化 物不同的氧化物製成。記憶體儲存元件23也可為未經圖案 化之氧化物層之一部分，該氧化物層例如可為沉積氧化物 層或完全氧化的沉積金屬層。同理，控制元件乃可為未經 200305274 玖、發明說明 圖案化氧化物層之一部分，該氧化物層可為沉積氧化物層 或完全氧化之沉積金屬層。 第5及6圖示意顯示一種記憶體結構之一具體實施例， 該記憶體結構包括複數個記憶體晶胞，各個晶胞包括一記 5憶體儲存元件23設置於傳導井或傳導鐡133與傳導區或傳 導塊139間，傳導塊139係橫向毗鄰於傳導槽133。控制元 件25係設置於傳導塊139與橫向毗鄰傳導塊139之導體135 間。如此第5及6圖之記憶體晶胞之記憶體儲存元件23以及 控制元件25係水平隔開，各自為帶有垂直展幅的平坦面。 10傳導塊139可為截頭楔形，記憶體儲存元件23以及控制元 件25接觸截頭楔形的相對表面。垂直傳導通孔或傳導柱 141係設置於傳導井133 ,且可延伸貫穿傳導井133底部的 孔口。傳導柱141以及傳導槽133形成具有垂直展幅之傳導 結構。 15 如第5及6圖所示，記憶體晶胞可形成於傳導槽133之 相對侧。此外，記憶體晶胞也可形成為多層，其中一層包 括水平排列之傳導槽133以及記憶體晶胞；以及其中多層 堆疊因此不同層之對應傳導柱141堆疊而形成傳導柱141管 柱。傳導柱141管柱包含《叉點記憶體結構之垂直記憶體 20選擇線，而導體135包含列記憶體選擇線。 記憶體儲存元件23可由橫向毗連傳導塊139之氧化物 製成，而控制7G件25可由橫向毗連導體135之氧化物製成 。另外，記憶體儲存元件23可由與傳導塊139之氧化物不 同的氧化物製成，控制元件25可由與導體135氧化物不同 12 200305274 玖、發明說明 的氧化物製成。記憶體儲存元件23也可為未經圖案化之氧 化物層之一部分，該氧化物層例如可為沉積氧化物層或完 全氧化的沉積金屬層。同理，控制元件25可為未經圖案化 氧化物層之一部分，該氧化物層可為沉積氧化物層或完全 5 氧化之沉積金屬層。 第7及8圖示意顯示一種記憶體結構之具體實施例，該 記憶體結構包括複數個記憶體晶胞，各個晶胞包括一記憶 體儲存元件23設置於導體通孔或導體柱233與水平傳導板 239a邊緣間。非水平傳導面板239b係連結至水平傳導板 10 23如且橫向毗鄰於水平傳導板239a ,控制元件25係設置於 非水平傳導面板239b之一面與導體235間，該導體235係橫 向毗鄰非水平傳導面板239b。例如包含金或氮化鈦之通孔 蓋47設置於傳導柱233頂上。 如苐7及8圖所示，記憶體晶胞係形成於導體柱233之 15 對側。此外記憶體晶胞可形成於各層，其中一層包括水平 排列之傳導柱233以及記憶體晶胞，其中各層係堆疊成不 同層之對應傳導柱233堆疊而形成傳導柱233管柱。傳導柱 233管柱可為立方記憶體結構之垂直記憶體選擇線，導體 235可為列記憶體選擇線。於立方記憶體結構中，列及行 20記憶體選擇線係排列成3D結構，例如揭示於同樣讓與本申 請人且共同審查中之美國申請案第__號，與本案同 時提出申請，代理人檔號10018288。 5己憶體儲存元件23可由橫向就連水平板239a之氧化物 製成’而控制元件25可由橫向毗連導體23 5之氧化物製成 13 200305274 玖、發明說明 。另外，記憶體儲存元件23可由與水平板239a之氧化物不 同的氧化物製成，以及控制元件25可由與導體235氧化物 不同的氧化物製成。記憶體儲存元件23也可為未經圖案化 ㈣層之一部分’該氧化物層例如可為沉積氧化物層或 5完全氧化沉積金屬層。同理控制元件25也可為未經圖案化 氧化物層之-部分，該氧化物層例如可為沉積氧化物層或 元王氧化沉積金屬層。 第9及10圖示意顯示記憶體結構之具體實施例，該記 憶體結構包括複數個記憶體晶胞，其各自包括_記憶體儲 1〇存元件23設置於傳導槽333與水平傳導板339a之一緣間。 非水平傳導面板339b係連結至水平傳導板339a且橫向田比鄰 於水平傳導板339a ;控制元件25係設置於非水平傳導面板 339b之一面與導體335間，該導體335係橫向毗鄰該非水平 傳導面板339b。垂直傳導通孔或傳導柱341係巢套於傳導 15槽333内部，且通過傳導槽333底部的孔口。傳導柱341以 及傳導槽333形成有垂直展幅之傳導結構。 如第9及10圖所示，記憶體晶胞可形成於導體槽333之 對側上。此外，記憶體晶胞可形成為各層，其中一層包括 水平排列之傳導柱341以及記憶體晶胞，以及其中數層堆 20疊，故不同層之對應傳導柱341堆疊而形成傳導柱341管柱 。傳導柱341管柱可為立方記憶體結構之垂直記憶體選擇 線’而導體3 3 5可為列記憶體選擇線。 記憶體儲存元件23可由橫向毗連水平板339a之氧化物 製成，而控制元件25可由橫向毗連導體335之氧化物製成 200305274 玖、發明說明 。另外，記憶體儲存元件23可由與水平板339a之氧化物不 同的氧化物製成，以及控制元件25可由與導體335氧化物 不同的氧化物製成。記憶體儲存元件23也可為未經圖案化 氧化物層之一部分，該氧化物層例如可為沉積氧化物層或 5完全氧化沉積金屬層。同理控制元件25也可為未經圖案化 氧化物層之一部分，該氧化物層例如可為沉積氧化物層或 完全氧化沉積金屬層。 第11及12圖示意顯示記憶體結構之具體實施例，該記 憶體結構包括複數個記憶體晶胞，其各自包括一記憶體儲 10存元件23设置於傳導槽433與水平傳導板439a之一緣間。 非水平傳導面板439b係連結至水平傳導板439a且橫向毗鄰 於水平傳導板439a ;控制元件25係設置於非水平傳導面板 439b之一面與導體435間，該導體435係橫向毗鄰該非水平 傳導面板439b。垂直傳導通孔或傳導柱441係巢套於傳導 15槽433内部，且通過傳導槽433底部的孔口。傳導柱441以 及傳導槽433形成有垂直展幅之傳導結構。 如第11及12圖所示，記憶體晶胞可形成於導體槽433 之對側上。此外，記憶體晶胞可形成為各層，其中一層包 括水平排列之傳導柱441以及記憶體晶胞，以及其中數層 20 堆疊，故不同層之對應傳導柱441堆疊而形成傳導柱441管 柱。傳導柱441管柱可為立方記憶體結構之垂直記憶體選 擇線，而導體435可為列記憶體選擇線。 吞己憶體儲存元件2 3可由橫向φ比連水平板4 3 9 a之氧化物 製成，而控制元件25可由橫向毗連導體435之氧化物製成 15 200305274 玖、發明說明 。另外，記憶體儲存元件23可由與水平板_之氧化物不 冋的氧化物製成，以及控制元件25可由與導體435氧化物 不同的氧化物製成。記憶體儲存元件23也可為未經圖案化 氧化物層之-部分，該氧化物層例如可為沉積氧化物層或 5完全氧化沉積金屬層。同理控制元_也可為未經圖案化 氧化物層之一部分，該氧化物層例如可為沉積氧化物層或 完全氧化沉積金屬層。 第13及14圖示意顯示記憶體結構之具體實施例，該記 憶體結構包括複數個記憶體晶胞，其各自包括一記憶體儲 1〇存元件23設置於垂直傳導通孔或傳導柱533與水平傳導板 539a之一緣間。非水平傳導面板539b係連結至水平傳導板 539a且橫向毗鄰於水平傳導板539a ;控制元件25係設置於 面板539b之一面與水平細長傳導壁535之一面間，該導導 壁535有垂直展幅，且係橫向層狀®比鄰於面板539b。包含 15 例如金或氮化飲之通孔蓋47係設置於傳導柱533頂上。 如第13及14圖所示，記憶體晶胞係形成於導體柱533 之對側。此外，記憶體晶胞也可形成於於相同方向延伸的 田比鄰細長壁5 3 5所界限的一區之橫向對侧上。此外，記憶 體晶胞可形成於各層，其中一層包括水平排列之傳導柱 20 533以及記憶體晶胞，其中各層係堆疊成不同層之對應傳 導柱533堆疊而形成傳導柱533管柱。傳導柱533管柱可為 立方記憶體結構之垂直記憶體選擇線’細長傳導壁535可 為列記憶體選擇線。 記憶體儲存元件23可由橫向®比連水平板53%之氧化物 16 200305274 玖、發明說明 製成，而控制元件25可由橫向毗連導體535之氧化物製成 。另外，記憶體儲存元件23可由與水平板539a之氧化物不 同的氧化物製成，以及控制元件25可由與細長傳導壁535 氧化物不同的氧化物製成。記憶體儲存元件23也可為未經 5圖案化氧化物層之一部分，該氧化物層例如可為沉積氧化 物層或完全氧化沉積金屬層。同理控制元件25也可為未經 圖案化氧化物層之一部分，該氧化物層例如可為沉積氧化 物層或完全氧化沉積金屬層。 第15及16圖示意顯示記憶體結構之具體實施例，該記 10憶體結構包括複數個記憶體晶胞，其各自包括一記憶體儲 存元件23設置於傳導井或傳導槽633與水平傳導板63%之 一緣間。非水平傳導面板639b係連結至水平傳導板63%且 橫向此鄰於水平傳導板639a ;控制元件25係設置於非水平 傳導面板639b與細長傳導壁635之一面間，該細長傳導壁 15 635具有垂直展幅，且橫向以及層狀毗鄰該非水平傳導面 板639b。垂直傳導通孔或傳導柱641係設置於傳導槽， 且例如接觸於傳導槽底部的孔口。傳導柱641及傳導槽633 形成具有垂直展幅之傳導結構。 如第15及16圖所示，記憶體晶胞可形成於導體槽633 20之對侧上。此外，記憶體晶胞可形成為各層，其中一層包 括水平排列之傳導槽633以及記憶體晶胞，以及其中數層 堆疊，故不同層之對應傳導柱641堆疊而形成傳導柱64ι管 柱。傳導柱641管柱可為立方記憶體結構之垂直記憶體選 擇線，而細長傳導壁63 5可為列記憶體選擇線。 17 200305274 玖、發明說明 記憶體儲存元件23可由橫向®比連水平板639a之氧化物 製成’而控制元件25可由橫向毗連導體635之氧化物製成 。另外，記憶體儲存元件23可由與水平板639a之氧化物不 同的氧化物製成，以及控制元件25可由與細長傳導壁635 5氧化物不同的氧化物製成。記憶體儲存元件23也可為未經 圖案化氧化物層之一部分，該氧化物層例如可為沉積氧化 物層或完全氧化沉積金屬層。同理控制元件25也可為未經 圖案化氧化物層之一部分，該氧化物層例如可為沉積氧化 物層或完全氧化沉積金屬層。 1〇 第17及18圖示意顯示一種記憶體結構之具體實施例， 該記憶體結構包括複數個記憶體晶胞，各個晶胞包括一個 記憶體儲存元件23其係設置於傳導截頭錐739之輪緣或邊 緣與傳導蓋735間。截頭錐739係連結至細長導體741，細 長導體741可為記憶體選擇線。控制元件25係設置於傳導 15蓋735與重疊傳導蓋735之細長導體743間。細長導體743可 為另一記憶體選擇線。 纪憶體儲存元件23可由傳導截頭錐739之氧化物製成 ’而控制元件25可由傳導蓋735之氧化物製成。另外，記 憶體儲存元件23可由與截頭錐739氧化物不同的氧化物製 成拴制π 4牛25可由與傳導蓋735氧化物不同的氧化物製 ^ °記憶體儲存元件23也可為未經圖案化氧化物層之一部 刀’該氧化物層例如可為沉積氧化物層或完全氧化之沉積 =屬層。同理控制元件25可為未經圖案化氧化物層之一部 分，該氧化物層可為沉積氧化物層或完全氧化之沉積金屬 18 200305274 玖、發明說明 層0 第19圖為結合之本發明之至少一具體實施例之記憶體 載體70之具體實施例之方塊圖。記憶體載體可表示任一種 標準或專屬記憶卡格式如PCMCIA、pc卡、智慧記憶體、 5記憶棒、數位膜、ATA及精簡快閃等，舉出其中幾個範例 。記憶體載體70包括機械界面71，其提供對所實施之該類 型記憶體載體使用特殊連結器作機械及電連結。視需要使 用之電界面73可與機械連接器71之電接點作電性耦合，使 用、、’σ a本發明之至少一具體實施例之一組記憶體IC 8〇， 1〇提供例如保全、位址解碼、電壓平移、寫入保護或其它典 型界面功能。載體75例如印刷電路板或陶瓷基板典型用於 以物理方式支持記憶體1C 80、電界面73以及機械界面71 。熟諳技藝人士需了解若干電性裝置可結合電界面73之功 能’因而免除於記憶體載體70之需求。 15 第20圖為電子裝置之具體實施例之方塊圖，本例中為 結合本發明之一具體實施例之電腦系統90。特別對電腦系 統而言，所示若干不同電氣裝置可結合成封裝體。例如微 處理器91耦合至用以儲存電腦可執行指令及/或使用者資 料之兄憶體電路93。記憶體電路93例如包括31〇8記憶體、 2〇隨機存取記憶體（RAM)、唯讀記憶體（ROM)以及各種層次 的内部及外部快取記憶體。微處理器9丨也連結至儲存裝置 95(例如硬碟機、軟碟機、CD/DVD驅動器、磁帶機），或 其匕大容量儲存裝置，例如利用本發明結合半導體記憶體 ic之裝置。微處理器91可包括使用本發明之内部快取記憶 19 200305274 玖、發明說明 體。記憶體93也包括使用本發明之記憶體IC。微處理器進 步連結至顯示裝置97，其也結合可利用本發明之記憶體 ic。電子裝置也可配置成可接納第19圖之記憶體載體7〇。 揭示之記憶體結構可使用半導體設備實施。例如導體 5可經由沉積金屬層接著藉微影術遮罩以及蝕刻製成圖案而 圖案化。介電區可經由沉積介電材料製成，氧化物層之製 造方式可經由沉積氧化物，沉積金屬接著氧化沉積的金屬 ’或氧化金屬結構製成。可採用化學機械拋光（CMp)來平 面化及/或暴露預定區域。此外可採用金屬鑲嵌法例如雙 10道金屬鑲嵌法。雙道金屬鑲嵌法中，ILD經蝕刻，金屬沉 積於餘刻後之ILD上，以及施行CMP。 現在參照第21圖，揭示之結構概略製造如後，用於製 造嵌置記憶體儲存元件以及嵌置控制元件之具體實施例。 於1〇1，例如藉沉積及圖案化金屬層而形成第一電極。於 15 103，例如藉氧化電極或如前述形成未經圖案化之氧化物 層而形成控制元件於第一電極上。於1〇5，控制元件被覆 蓋以第一電極來保護控制元件不受污染，例如藉沉積及圖 案化金屬層保護。於1〇7，例如經由如前述氧化電極以及 形成未經圖案化之氧化物層，而形成記憶體儲存元件於第 20二電極上。於109 ,記憶體儲存元件以第三電極覆蓋，故 可保護記憶體儲存元件不受污染。舉個特例，記憶體儲存 位障接®氧化物區可於真空形成及加i，而未姓刻記憶體 儲存位障接面氧化物區，如此減少記憶體儲存位障接面氧 化物區的污染。同理，控制位障接面氧化物區可於真空形 20 200305274 玖、發明說明 此減少控 可於控制 成及加蓋，而未蝕刻控制位障接面氧化物區，如 制接面氧化物區的污染。記憶體儲存元件的形成 元件形成前施行。 雖然前文已經舉例說明本發明之特定具體實施例 5熟諳技藝人士可未悖離如下申請專利範圍界定之本發明 精髓及範圍而做出多項修改與變化。 【圖式簡單說明】 第1圖為交叉點記憶體陣列具體實施例之示意圖，其 中可利用揭示之記憶體晶胞結構。 10 第2圖為記憶體晶胞之示意方塊圖，該記憶體晶胞包 括一記憶體儲存元件以及一記憶體儲存元件之控制元件。 第3及4圖為剖面圖，其示意顯示記憶體結構之具體實 施例，δ亥ό己憶體結構包括一嵌置記憶體儲存元件設置於導 體與傳導井之底部間。 15 第5圖為不思圖以及第6圖為平面圖，其示意顯示一種 記憶體結構之具體實施例，該記憶體結構包括一嵌置記憶 體儲存元件設置於一傳導塊與傳導井之一側間。 第7圖為剖面圖以及第8圖為平面圖，其示意顯示一記 憶體結構之具體實施例，包括嵌置記憶體儲存元件設置於 20 傳導板邊緣與傳導柱間。 第9圖為剖面圖以及第10圖為平面圖，示意顯示一記 憶體結構之具體實施例，包括嵌置記憶體儲存元件設置於 傳導板邊緣與傳導井間。 第11圖為剖面圖以及第12圖為平面圖，示意顯示一記 21 2〇〇3〇5274 玖、發明說明 憶體結構之具體實施例，包括嵌置記憶體儲存元件設置於 傳導板邊緣與傳導井間。 第13圖為剖面圖以及第14圖為平面圖，示意顯示一記 憶體結構之具體實施例，包括嵌置記憶體儲存元件設置於 5 傳導板邊緣與傳導柱間。
第15圖為剖面圖以及第16圖為平面圖，示意顯示一記 憶體結構之具體實施例，包括嵌置記憶體儲存元件設置於 傳導板邊緣與傳導井間。 弟17圖為剖面圖以及第18圖為平面圖，示意顯示一記 10 憶體結構之具體實施例，包括礙置記憶體儲存元件設置於 截頭傳導錐邊緣與傳導蓋間。 第19圖為結合所揭示之記憶體晶胞中之至少一者之記 憶體載體之具體實施例之示意方塊圖。 第20圖為結合所揭示之記憶體晶胞中之至少一者之電 15 子裝置（如電腦系統）之一具體實施例之示意方塊圖。
第21圖為可用於實施揭示之記憶體結構之基本步驟之 具體實施例之流程圖。 【圖式之主要元件代表符號表】 41.. .垂直傳導柱 4 7... 孑L 1 70.. .記憶體載體 71.. .機械介面 73…電介面 75…載體 10···記憶體陣列 2 0…§己憶體晶胞 23···記憶體儲存元件 25···控制元件 33，43，45···導體 35，39…傳導槽 22 200305274 玖、發明說明 80…記憶體1C 9 0…電腦糸統 91…微處理器 9 3...記憶體電路 95…儲存裝置 97…顯示裝置 101-109···步驟 133.. .傳導槽 135…導體 139.. .傳導塊 141.. .垂直傳導柱 233.. .傳導柱 235…導體 239a...水平傳導板 239b...非水平傳導面板 333.. .傳導槽 339a...水平傳導板 339b...非水平傳導面板 341…垂直傳導柱 433.. .傳導槽 435…導體 439a...水平傳導板 439b...非水平傳導面板 441.. .傳導柱 533.. .傳導柱 535…傳導壁 539a…水平傳導板 539b...非水平傳導面板 633.. .傳導柱 635.. .傳導壁 639a...水平傳導板 639b...非水平傳導面板 641.. .垂直傳導柱 735.. .傳導蓋 739.. .截頭錐 743…導體 833，835，837...導體 C0-2...行選擇導體線 E1-3...電極 R0-2...列選擇導體線
23

Claims (1)

  1. 200305274 拾、申請專利範圍 1 · 一種記憶體結構，包含： 一第一電極（35、135、235、335、435、535、635 、743); 一第二電極（39、139、239a、239b、339a、339b、 439a、439b、539a、539b、639a、639b、735); 一第三電極（43、133、233、333、341、433、441 、533、633、641、739); 一記憶體儲存元件（23)，其係配置於該第三電極與 該第二電極間； 10 一控制元件（25)，其係配置於該第二電極與該第一 電極間；以及 其中該5己憶體儲存元件以及該控制元件中之至少 一者係藉該第一電極、該第二電極及第三電極中之至 少一者而被保護不受污染。 15 2·如申請專利範圍第i項之記憶體結構，纟中該第三電極 包含一種具有垂直展幅之傳導性結構。 令申叫專利圍第1項之記憶體結構，其中該第三電極 包含一傳導槽。 20 4·如申請專利範圍第1項之記憶體結構，以該第三電極 包含一傳導柱。 士申叫專利範圍第1項之記憶體結構，其中該第三電極 包含戴頭傳導錐。 其中該第二電極 6.如申請專利範圍第1項之記憶體結構， 包含傳導板。 24 拾、申請專利範圍 如申請專利範圍第1項之記憶體結構，其中該第二電極 包含傳導槽。 如申請專利範圍第1、2、3、4、5、6或7項之記憶體結 5 構其中该記憶體儲存元件包含一位障接面裝置。 申巧專利範圍第1、2、3、4、5、6或7項之記憶體結 構，其中該記憶體儲存元件包含該第二電極之氧化物。 •如申請專利範圍第卜2、3、4、5、6或7項之記憶體結 構’其中該記憶體儲存元件包含一種與第二電極氧化 物不同之氧化物。 〇 11 •如申請專利範圍第卜2、3、4、5、6或7項之記憶體結 構’其中該記憶體儲存元件係選自反熔絲、熔絲、電 何翁存裝置、電阻材料、捕捉誘生磁滯材料、鐵電電 &器材料、赫爾效應材料以及位障磁阻材料組成的組 群。 15 12 .如申請專利範圍第1、2、3、4、5、6或7項之記憶體結 構’其中該記憶體儲存元件包含一種可改寫之位相改 變材料。 13·如申請專利範圍第丨、2、3、4、5、6或7項之記憶體結 構’其中該控制元件包含一種位障接面裝置。 20 ^ • 〇申請專利範圍第1、2、3、4、5、ό或7項之記憶體結 構，其中該控制元件包含該第一電極之氧化物。 15·如申請專利範圍第1、2、3、4、5、6或7項之記憶體結 構’其中該控制元件包含與第一電極之氧化物不同的 氡化物。 25 200305274 拾、申請專利範圍 16· —種記憶體載體，包括如申請專利範圍第丨、2 、5、6或7項之記憶體結構。 如申請專利範圍第 17 · —種電子裝置，其係配置成可接納 12項之記憶體載體。 5 18· —種電子裝置，包括如申請專利範圍第i、 、6或7項之記憶體結構。 19·〆種製造記憶體結構之方法，包含：
    形成一第一電極； 形成一控制元件於該第一電極上； 使用一第二電極覆蓋該控制元件，因此保護控制 元件不受污染； 形成s己憶體儲存元件於該第二電極上；以及 形成一第三電極其係與該記憶體儲存元件接觸。 20·〆種製造記憶體結構之方法，包含·· 15 形成一第一電極；
    形成一記憶體儲存元件於該第一電極上； 形成一第二電極其係與該記憶體儲存元件接觸； 形成一控制元件於該第二電極上；以及 以第三電極覆蓋控制元件，因此保護控制元件不 受汚染。 26 20
TW092101870A 2002-04-02 2003-01-28 Memory structures TW200305274A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/115,744 US6940085B2 (en) 2002-04-02 2002-04-02 Memory structures

Publications (1)

Publication Number Publication Date
TW200305274A true TW200305274A (en) 2003-10-16

Family

ID=28041073

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092101870A TW200305274A (en) 2002-04-02 2003-01-28 Memory structures

Country Status (6)

Country Link
US (1) US6940085B2 (zh)
EP (1) EP1351305A2 (zh)
JP (1) JP2004006715A (zh)
KR (1) KR20030079733A (zh)
CN (1) CN1449047A (zh)
TW (1) TW200305274A (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967350B2 (en) * 2002-04-02 2005-11-22 Hewlett-Packard Development Company, L.P. Memory structures
US7205562B2 (en) * 2002-12-13 2007-04-17 Intel Corporation Phase change memory and method therefor
US6818549B2 (en) * 2003-03-05 2004-11-16 Hewlett-Packard Development Company, L.P. Buried magnetic tunnel-junction memory cell and methods
US7943919B2 (en) * 2003-12-10 2011-05-17 International Business Machines Corporation Integrated circuit with upstanding stylus
DE602005018744D1 (de) * 2005-04-08 2010-02-25 St Microelectronics Srl Lateraler Phasenwechselspeicher
US7800092B2 (en) 2006-08-15 2010-09-21 Micron Technology, Inc. Phase change memory elements using energy conversion layers, memory arrays and systems including same, and methods of making and using
US7960216B2 (en) * 2008-05-10 2011-06-14 Intermolecular, Inc. Confinement techniques for non-volatile resistive-switching memories
US7961507B2 (en) * 2008-03-11 2011-06-14 Micron Technology, Inc. Non-volatile memory with resistive access component
US8101996B2 (en) * 2008-04-15 2012-01-24 Fairchild Semiconductor Corporation Three-dimensional semiconductor device structures and methods
KR20100041155A (ko) * 2008-10-13 2010-04-22 삼성전자주식회사 저항성 메모리 소자
US9209073B2 (en) 2013-03-12 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Metal cap apparatus and method
US20140269046A1 (en) * 2013-03-15 2014-09-18 Micron Technology, Inc. Apparatuses and methods for use in selecting or isolating memory cells
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9159829B1 (en) * 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US10971685B2 (en) * 2015-02-10 2021-04-06 Sony Corporation Selective device, memory cell, and storage unit
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US10714422B2 (en) * 2018-10-16 2020-07-14 Globalfoundries Inc. Anti-fuse with self aligned via patterning
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3530441A (en) 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
BE755039A (fr) 1969-09-15 1971-02-01 Ibm Memoire semi-conductrice permanente
IL61678A (en) 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4499557A (en) 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
US4651409A (en) * 1984-02-09 1987-03-24 Ncr Corporation Method of fabricating a high density, low power, merged vertical fuse/bipolar transistor
JPH0336763A (ja) * 1989-07-03 1991-02-18 Hitachi Ltd 半導体集積回路装置
US5335219A (en) 1991-01-18 1994-08-02 Ovshinsky Stanford R Homogeneous composition of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements
US5534712A (en) * 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5625220A (en) 1991-02-19 1997-04-29 Texas Instruments Incorporated Sublithographic antifuse
US5248632A (en) * 1992-09-29 1993-09-28 Texas Instruments Incorporated Method of forming an antifuse
US5449947A (en) * 1993-07-07 1995-09-12 Actel Corporation Read-disturb tolerant metal-to-metal antifuse and fabrication method
US5485031A (en) 1993-11-22 1996-01-16 Actel Corporation Antifuse structure suitable for VLSI application
US5572050A (en) * 1994-12-06 1996-11-05 Massachusetts Institute Of Technology Fuse-triggered antifuse
US5751012A (en) * 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
US5659500A (en) 1995-09-26 1997-08-19 Texas Instruments Incorporated Nonvolatile memory array with compatible vertical source lines
US5783467A (en) 1995-12-29 1998-07-21 Vlsi Technology, Inc. Method of making antifuse structures using implantation of both neutral and dopant species
US5835396A (en) 1996-10-17 1998-11-10 Zhang; Guobiao Three-dimensional read-only memory
US6026017A (en) 1997-04-11 2000-02-15 Programmable Silicon Solutions Compact nonvolatile memory
US6002607A (en) 1998-02-24 1999-12-14 National Semiconductor Corporation Read-only-memory (ROM) having a memory cell that stores a plurality of bits of information
US6185121B1 (en) 1998-02-26 2001-02-06 Lucent Technologies Inc. Access structure for high density read only memory
US5942777A (en) 1998-05-05 1999-08-24 Sun Microsystems, Inc. Memory device including a memory array having a combination of trench capacitor DRAM cells and stacked capacitor DRAM cells
US6262487B1 (en) 1998-06-23 2001-07-17 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device, semiconductor integrated circuit wiring method, and cell arranging method
US6033955A (en) 1998-09-23 2000-03-07 Advanced Micro Devices, Inc. Method of making flexibly partitioned metal line segments for a simultaneous operation flash memory device with a flexible bank partition architecture
US6351406B1 (en) 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6888750B2 (en) 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6541792B1 (en) * 2001-09-14 2003-04-01 Hewlett-Packard Development Company, Llp Memory device having dual tunnel junction memory cells

Also Published As

Publication number Publication date
KR20030079733A (ko) 2003-10-10
US6940085B2 (en) 2005-09-06
JP2004006715A (ja) 2004-01-08
EP1351305A2 (en) 2003-10-08
CN1449047A (zh) 2003-10-15
US20030183867A1 (en) 2003-10-02

Similar Documents

Publication Publication Date Title
TW200305274A (en) Memory structures
US11367623B2 (en) Structure and method to expose memory cells with different sizes
US9893278B1 (en) Embedded memory device between noncontigous interconnect metal layers
US6559516B1 (en) Antifuse structure and method of making
US7776715B2 (en) Reverse construction memory cell
US9263674B2 (en) ETCH bias homogenization
JP4718119B2 (ja) Ｒｒａｍアレイの製造方法及びｒｒａｍ
TW200933823A (en) Semiconductor constructions, methods of forming capacitors, and methods of forming DRAM arrays
US11495743B2 (en) Non-volatile memory device and manufacturing technology
KR20080096432A (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
US6967350B2 (en) Memory structures
TW200400657A (en) Memory structures
US6717215B2 (en) Memory structures
US11923459B2 (en) Transistor including hydrogen diffusion barrier film and methods of forming same
TW200305159A (en) Memory structures
US20200227477A1 (en) Selector element with ballast for low voltage bipolar memory devices
CN219592983U (zh) 三维存储器件
US11444030B2 (en) Semiconductor device and method of forming the same
CN115835642A (zh) 三维存储器件及其制造方法