200305165 玖、發明說明 (發月說明應敘明.發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明） 【發明所屬之技術領域】 發明領域 傳統之唯讀記憶體（R0M)電路是作為特殊目的積體電 路實施用於永久儲存程式指令與資料。例如，R〇M電路可 以製成具有用於操作電腦系統之特殊指令。 【前】 發明背景 典型地，ROM電路是由在半導體上記憶體陣列所構成 10 ,且各記憶體具有所製成之電晶體，其根據如何將半導體 植入以產生電晶體而顯示邏輯”丨，，或邏輯，，〇，，。此資料是以 記憶胞永久地儲存，並且然後它無法以電性方式拭除或改 變。可以形成各電晶體，以具有兩個預先設定邏輯值之一 〇 15 可程式ROM(PROM)電路是設計具有記憶胞，其所具 有可程式記憶體元件在半導體晶片製成後可被程式化。當 將指令燒入於晶片中時，可以將PROM裝置之記憶胞以資 料（例如，邏輯1或邏輯0)程式化。此伴隨在接近製造過程 結束或在製造過程之後形成界定臨界電壓位準之接觸。當 20 將PROM裝置程式化時，可以將此裝置如同傳統之rom晶 片實施，因為此資料無法以電性改變。 半導體記憶體裝置典型地製成具有額外列與行之記憶 胞，其可被使用以取代具有無法被修復之故障記憶胞之列 及/或行。此單一故障記憶體可以造成數千個非故障記憶 200305165 玖、發明說明 體無法使用。此外，記憶胞額外之行與列增加了用於故障 記憶胞之製造成本，以致於此記憶體裝置可以產生所設計 之容量。如果此記憶體裝置具有較可以用冗餘之列與行取 代之更多的故障記憶胞，則整個記憶體裝置無法使用於其 5 所想要之應用。 由於半導體裝置之製造成本，以及設計較小的以積體 電路為主之電子裝置，而有一直存在的須要以提供占用較 少空間之非依電性記憶體電路，其具有改良之記憶體儲存 能力且製造便宜。 10 【發明内容】 發明概要 記憶體裝置包括記憶體元件其代表對應於位元序列中 資料位元之邏輯值。在記憶體裝置中故障之記憶體元件代 表在位元序列中資料位元。在記憶體裝置中額外的記憶體 15 元件代表位元系列之編碼位元，而編碼位元顯示此位元序 列是否反轉。 圖式簡單說明 在圖式中對於相同的特徵與元位使用相用的號碼。 第1圖說明非依電性記憶體陣列，其具有包括電阻器 20 記憶體元件之記憶胞。 第2圖說明非依電性記憶體陣列，其具有包括與控制 元件串聯之電阻器之記憶胞。 第3圖說明具有可程式寫一次記憶胞之非依電性記憶 體陣列，此記憶胞包括與二極體串聯之抗熔合裝置。 200305165 玖、發明說明 第4A與4B圖說明被設計用以儲存位元序列之記憶胞 陣列之實施例； 第5A，5B與5C圖說明以具有故障記憶胞且被設計用於 儲存位元序列之記憶胞陣列作資料最適化與反轉資料最適 5 化之實施例； 第6圖為方塊圖說明典型計算裝置各種元件。 第7圖為流程圖其說明一種方法，用於儲存資料位元 而在具有故障記憶胞之記憶體裝置中實施資料最適化技術。 第8圖為流程圖說明從以執行資料最適化技術而儲存 10 於具有故障記憶胞之記憶體裝置擷取資料位元之方法； 第9A與9B圖說明使用於實施資料最適化實施例之非 依電性（non-volatiled)多層記憶體裝置之概要圖。 I：實施方式3 較佳實施例之詳細說明 15 以下說明用於將資料儲存於具有一或多個故記憶胞之 記憶體裝置中且從此記憶體裝置擷取資料冬資料最適化技 術。藉由能夠使用故障記憶胞儲存位元序列之資料位元， 此s己憶體裝置占用電子裝置中較少的空間，因為它們可以 製成具有較少冗餘記憶胞之列及/或行，或者沒有允餘之 20記憶胞之列與行。此外，可以較便宜地製造記憶體裝置提 供用於以積體電路為主的電子裝置較大之設計彈性。 記憶胞裝置包括記憶體元件，其代表對應於位元序列 中資料位元之邏輯值。記憶體裝置中之故障記憶體元件代 表在位元序列中之資料位元。在記憶體裝置中之額外記憶 200305165 玖、發明說明 體元件代表位元序列之編碼位元，而此編碼位元顯示此位 元序列是否被反轉（inverted)。 在一實施例中，此額外的記憶體元件代表邏輯”丨，，編 碼位元，以顯示在此位元序列中各資料位元之邏輯狀態被 反轉。以替代的方式，此額外記憶體元件代表邏輯” 〇，，編 碼位元以顯示在此位元序列中各資料位元之邏輯狀態未被 反轉。 在資料最適化的實施例中，此位元序列由記憶體元件 代表’且對於具有一或多個邏輯0之資料位元，將一或多 10個§己憶體元件設計以代表在此位元序列中邏輯，，〇，，資料位 元。當被設計時，此等記憶體元件被從例如高電阻之最初 第一電阻轉變成例如代表邏輯，，〇，，低電阻之第二電阻。此 故障5己憶體元件亦代表在位元序列中之邏輯，，〇”資料位元 ’且此編碼位元顯示此位元序列未被倒轉。 15 在倒轉資料最適化之實施例中，將在位元序列中各資 料位元之邏輯狀態反轉以形式反轉位元序列。此故障記憶 體元位代表在反轉位元序列中邏輯，，〇”資料位元，且此編 碼位元顯示此位元序列被反轉。如果此徑反轉之位元序列 具有一或多個邏輯”0”資料位元，則將一或多個記憶體元 20 件設計或代表在反轉位元序列中之邏輯，，〇，，資料位元。 在此請參考記憶體裝置之各種實施例。雖然此等特殊 的例子會長:及具有特殊記憶體元件實施方式之記憶體裝置 ，然而此等例子之用意並非限制本發明或申請專利範圍之 範圍，但其用意為對於在此所說明之資料最適化技術提供 200305165 玖、發明說明 特定之瞭解。此外應瞭解，在此所說明之記憶體元件僅為 範例’其用於並非限制此種資料最適化技術之應用。因此 了以使用與在此說明不同及/或之外元件之其他記憶體 裝置，以實施所說明之資料最適化技術。 5 典型記憶體裝置 第1圖說明典型非依電性記憶體裝置100之截面，其包 括以電阻器元件實施之預先設計記憶胞之陣列。個別的記 憶胞102具有連接介於導電材料列106〇)與導電材料行 108( 1)之間之電阻器記憶體元件丨〇4。 10 將此等記憶胞（即，連接介於導電動線之間之電阻器 元件）配置成延著X方向110延伸之列與沿著γ方向112延伸 之行之中。只顯示記憶體裝置1 00之數個記憶胞以簡化說 明。在事實上，可以將記憶體裝置100實施作為具有多個 記憶胞陣列及/或多個垂直堆疊之記憶胞陣列之層。此外 15 ，並無必要將導電材料列106與導電材料行108製成如第1 圖中所示彼此垂直。熟習此項技術之人士會瞭解可以實施 以製造記憶體裝置100之各種製造技術與半導體設計佈局。 導電材料之列106是軌線，其在記憶胞陣列中作用為 沿著X-方向110延伸之字元線。導電材料108之行為執線， 20其在記憶胞陣列中作用為沿著Y方向112沿延之位元線。對 於陣列之各列可以有一字元線，且對於陣列之各行可以有 一位元線。各記憶胞是位於相對應字元線與位元線之交點 ，而記憶胞代表轉換成邏輯”1”或邏輯，，〇，，之資訊位元。 可以將連接介於導電執線之間之任一電阻器記憶體元 10 200305165 玖、發明說明 件104之電阻值設計成相當的高（例如1〇Meg 〇hms)，其轉 換或邏輯位元值”1”，或設計成相當的低（例如，l〇〇k〇hm) ，其轉換成邏輯位元值”0”。將相當高的電阻記憶體元件 相關對應於邏輯”1”，並且將相當低之電阻記憶體元件相 5關對應於邏輯”0”是一種執行設計選擇。因此，可以將相 對咼的電阻記憶體元件界定為邏輯，，0”，且將相對低之電 阻記憶體元件界定為邏輯”1”。 此所選擇記憶胞之電阻值是可以決定，且可以將電壓 施加於記憶胞並測量流經此記憶胞中記憶體元件之電流而 10感測。此電阻值與感測電流成比例。此決定在記憶胞中記 憶體元件之電阻值之讀取作業期間，列解碼器（未圖示）藉 由將子元線連接至接地114而選擇字元線1〇6(2)。行解碼器 (未圖不）選擇被連接至感測放大器116之位元線1〇8(2)，此 放大器對位元線108(2)施加被識別為+v之正電壓。此感測 15放大器U6感測在此記憶胞陣列中經選擇記憶胞中電阻器 圯憶體元件之不同電阻值。此感測放大器丨丨6可以用包括 差分、類比’或數位感測放大器之感測放大器實施。 所有其他未經選擇的字元線（即，列1〇6)是連接至辨識 為+VWL而等於正電壓+V之恆定電壓源。此外，所有其他 20未經選擇的位元線（即，行108)是連接至辨識為+vBL亦等 於正電壓+V之恆定電壓源。此等恆等電壓源可以由外部電 路或多個外部電路供應，以供應等電位而防止電流損失。 熟習此技術之人士會瞭解電壓源+¥乳與^虹並無必要為等 電位’且可以任何數目之電路防止電流之損失。 200305165 玖、發明說明 對於所選擇與未選擇之字元線與位元線施加等電位可 以減少寄生電流。例如，當決定記憶體元件之電阻值時， 栺號電流118流經電阻器記憶體元件12〇。如果對列ι〇6(3) 所施加之等電位電壓+Vwl小於選擇電壓+v，則非所欲之 5寄生電流122會流經電阻器記憶體元件124。 第2圖說明典型非依電性記憶體裝置2〇〇之截面，其包 括預先设計記憶胞之陣列。在記憶體陣列2〇〇中，個別記 憶胞202具有記憶體元件2〇4，其以與控制元件2〇8串聯之 電阻器206實施。記憶體元件2〇4是連接公於導電材料列 10 210(i)與導電材料行212(1)之間。控制元件208在記憶體元 件204中運作而允許選擇在記憶胞陣列中之特定記憶胞。 控制元件208可以由以下諸元件實施：線性或非線性電阻 器、隧道接合氧化物、隧道接合二極體、隧道二極體、肖 特基（Schotty)、PN或PIN半導體二極體等。 15 此等記憶胞（連接介於導電軌線之間之記憶體元件）是 配置於沿著X方向214延伸之列中與沿著γ方向延伸之行中 。只顯示記憶體裝置200之幾個記憶胞以簡化說明。在實 際上’纪憶體裝置200可以作為具有多個記憶胞陣列及/或 垂直堆疊之多層記憶胞陣列之ROM裝置或邏輯裝置實施。 20此外，導電材料210之列與導電材料212之行並無必要如於 第2圖中所示製成彼此垂直。熟習此技術人士瞭解可以實 施各種製造技術與半導體設計佈局以製造記憶體裝置2〇〇。 導電材料之列210為軌線，其作用為延著在記憶胞陣 列中X方向214延伸之字元線。導電材料之行212為執線， 12 200305165 玖、發明說明 其作用為沿著在記憶胞陣列中γ方向216延伸位元線。對於 陣列之各列可以設有一字元線，且對於陣列之各行可以設 有一位元線。各記憶胞是設置位於相對應字元線與位元線 之父點，而記憶胞儲存資訊位元其轉換成邏輯，，1”或邏輯 5 ，，〇，，。 如同以上說明，可以將連接介於導電軌線之間之任何 δ己憶體元件（即，與控制元件串聯之電阻器）之電阻值設計 成相當的高（例如，l〇Meg ohm)，其轉換成邏輯位元值” Γ， ’或將此電阻值設計成相當的低（例如，1 〇〇k 〇hm)，其轉 10換成邏輯位元值，，〇，，。將此相當高的電阻記憶體元件與邏 輯1對應相關，以及將相當低之電阻記憶體元件與邏輯 對應相關是執行設計之選擇，且可將此種對應相關反 轉。 此所選擇記憶胞之電阻值可以藉由對記憶胞施加電壓 15且測量流經此記憶胞中記憶體元件之電流而決定。例如， 用於決定記憶體元件218之電阻值，將字元線21〇(2)連接至 接地220，且將位元線212(2)連接至感測放大器222，其對 位元線212(2)施加辨識為+v之正電壓。此感測放大器222 感測記憶體元件218之電阻值，其與流經記憶體元件218之 2〇 信號電流224成正比。 第3圖說明典型非依電性記憶體裝置3〇〇之截面，其包 括可程式寫一次記憶胞陣列。在記憶體陣列300中，個別 吕己憶胞302具有記憶體元件3〇4 ,其以與二極體3〇8串聯之 抗熔合裝置306實施。記憶體元件3〇4連接介於導電材料列 13 200305165 玖、發明說明 310(1)與導電材料行312(1)之間。 抗熔合裝置306是隧道接合一次可程式裝置。此抗熔 合裝置之隧道接合是薄氧化物接合，其當跨此抗熔合裝置 施加預先設定相當高電壓時電子會穿透。此所施加電壓在 5當此氧化物接合損毁而產生具有低電阻值之短路時造成電 性連接。抗熔合裝置306可以任何數目可供使用元件與熔 絲或抗熔絲之型式實施，例如：LeC〇mber、矽化物、隧道 接合、氧化物斷裂、或任何其他類似的熔絲元件。雖然並 未圖示，二極體3〇8在記憶體304可以控制元件替換，此控 1〇制元件疋由以下實施：線性或非線性電阻器、隧道接合氧 化物，隨道接合二極體、隧道二極體、Sch⑽b或 PIN半導體二極體等。 屺憶體裝置300之各記憶胞可以抗熔合裝置製成，它 在當跨此抗熔合裝置施加相當低電壓以讀取特定記憶胞時 15顯不高電阻值。此所選擇記憶胞可以藉由跨此抗熔合裝置 施加相當高的電壓將此裝置中的隧道接合熔合而設計。當 設計此抗融合裝置時，當跨此特定記憶胞施加相當低電壓 時，此記憶胞顯示相當低之電阻。可以使用此抗熔合裝置 作為可程式開關，其允許此記憶體裝置3〇〇實施作為可程 20式邏輯裝置。可以使用此抗炼合裝置作為邏輯元件以及作 為路徑連接。不同於傳統式切換元件，可以將此抗熔合裝 置最適化而具有非常低的電阻，一旦被程式化其允許高速 互連與較低功率位準。 將此等記憶胞（即，連接介於導電執線之間之記憶體 14 200305165 玖、發明說明 元件）配置於沿著X方向314延伸之列中與沿著γ方向316延 伸之行中。只顯示記憶體裝置3〇〇之數個記憶胞以簡化說 明。在實際上可將記憶體裝置300實施作為R〇M裝置或作 為邏輯裝置，例如一次可程式閘陣列。此種閘陣列之功能 5類似於現場可程式閘陣列（FPGA)，其為在製造後可程式積 體電路。此外，並無必要將導電材料之列31〇與導電材料 之行3 12製成為彼此垂直。熟習此技術人士瞭解，可以實 施各種製造技術與半導體設計佈局以製造記憶體裝置3〇〇。 導電材料之列3 10為軌線，其在記憶胞陣列中沿著X方 10向314延伸作用為字元線。導電材料之行312為執線，其在 記憶陣列中沿著γ方向3 16延伸為位元線。對於陣列之各列 可以設有一字元線，且對於陣列之各行可以設有一位元線 各圮憶胞是位於相對應字元線與位元線之交點，而記憶 胞儲存可被轉換成邏輯”1”或邏輯，，〇，，之資訊位元。 15 此連接介於導電軌線之間任何記憶體元件（即，與二 極體串聯之抗熔合裝置之電阻值）當在製造時為高電阻值 ，而被轉換成邏輯位元值”1”。當將高電位施加於抗熔合 裝置之隧道接合時，此記憶體元件之電阻值為低電阻值， 其造成轉換至邏輯位元值，，〇，，之電性連接。如同上述，將 20相當高電阻記憶體元件與邏輯”1”相關聯且將相當低電阻 記憶體元件與邏輯，，〇，，相關聯為執行設計選擇，且可將此 關聯反轉。 此所選擇記憶胞之電阻值可以藉由將電壓施加於記憶 胞且測量流經此記憶胞中記憶體元件之電流而決定。例如 15 200305165 玖、發明說明 ，為了決定記憶體元件318之電阻值，將字元線31〇(2)連接 至接地320，且將位元線312(2)連接至感測放大器322，其 將辨識為+v之正電壓施加於位元線312(2)。感測放大器 322感測記憶體元件318之電阻值，其與流經記憶體元件 5 3 18之信號電流324成正比。 典型的資料最適化 當製造記憶體裝置例如任何一個記憶體裝置丨、2〇〇 與300時，在此等記憶體裝置中一或多個記憶胞可能會故 障。可以將在此所說明之非依電性記憶體裝置製成為具有 1〇以下之半導體裝置：導電材料之行、導電材料之列、以及 連接介於導電材料列與導電材料行之間之各記憶體元件。 此半導體記憶體裝置之第一層是形成於基板層之上， 其可為用於δ己憶體裝置之支持結構之半導體材料之任何結 構。此等導電材料之行與導電材料之列可以例如為銅或鋁 15或以合金或摻雜的製成。此等記憶體元件可以電阻材料例 如氧化物製成，其形成：如於第丨圖中所示之電阻器記憶 體7G件104 ,如同於第2圖中所示與控制元件2〇8串聯之電 阻器記憶體元件206，或如同於第3圖中所示與控制元件 3〇8串聯之抗熔合接合裝置3G6。此項技術之人士瞭解 2〇，有許多不同材料與設計之組合可供使用，以製造記憶體 裝置與記憶體元件。 當製造時，此在記憶體裝置300中之記憶胞之抗溶合 裝置(第3圖）具有高電阻，並且然後祝須要而被設具有 低電阻。然而，由於製造缺陷與電阻材料不均句，一或多 16 200305165 玖、發明說明 個記憶體元件304可以具有抗熔合裝置306，其在被設計前 具有低電阻（例如，在製造期間抗熔合裝置之隧道接合被 短路或熔合）。此等故障之記憶胞沒有或具有很小的電阻 而對應於邏輯，，〇，，，而在製造之後當欲將資料位元儲存於 5 記憶胞中時無法將其改變至高電阻狀態以關聯對應於邏輯 ”1，，〇 第4A圖說明記憶體裝置400之截面之例，其包括記憶 胞陣列402，各具有所製成高電阻可程式記憶體元件4〇4。 為了說明目的，將記憶體元件404各顯示為切斷（open)導體 10以代表高電阻記憶體元件。可以實施記憶體元件以代表在 位元序列中之資料位元，或可以被轉換、對應、形構及/ 或没計’以對應於位元序列中之資料位元。 記憶體元件404(以及在此所說明例之其他記憶體元件） 可以任何可程式寫一次記憶體元件實施，例如典型的記憶 15體元件304可以如同於第3圖中所示以與二極體3〇8串聯之 抗熔合裝置306實施。以替代的方式，此等記憶體元件可 以可供使用製造用於記憶體裝置之記憶胞之材料與設計之 許多不同組合之一實施。 第4B圖更5兒明έ己憶體裝置4〇〇截面之例，其包括將記 20憶胞之陣列402設計以儲存8位元序列406，而顯示此8位元 序列406中各資料位元4〇8對應各別的記憶胞4〇2。將此^位 元序列406，，0010111，，與記憶體元件4〇4(1)、4〇4(2)、4〇4(3) 以及404(5)設計成具有對應於邏輯，，〇”資料位元仰％〗）、 彻⑺、4〇8(3)以及408(5)之低電阻。為了說明目的，將記 17 200305165 玖、發明說明 憶體元件404(1)、404(2)、404(3)以及404(5)各顯示設計作 為短路導體以代表電阻記憶體元件。 第5A圖說明記憶體裝置500截面之例，其包括記憶胞 陣列502各具有可程式寫一次記憶體元件504。將記憶體元 5 件504製成具有高電阻，且將未故障記憶胞元件504(1-4)與 504(6-8)各顯示作為切斷（open)導體以代表高電阻記憶體元 件。將故障且具有低電阻之記憶體元件504(5)之記憶體元 件504(5)顯示為短路導體，以代表低電阻記憶體元件。 第5B圖進一步說明記憶體裝置500截面之例，其包括 10 被設計以儲存8位元序列506之記憶胞陣列502。而顯示對 應於各記憶胞502之在反轉8位元序列510中各資料位元508 。此8位元序列506是”00011111”，且設計此記憶體元件 504以說明反轉資料最適化技術之實施，此技術使用故障 的記憶胞以儲存資料位元。因為由於製造的缺陷，此記憶 15 體元件504(5)是低電阻記憶體元件，此記憶體元件無法儲 存資料位元508(5)之邏輯”1”狀態。因此，將在8-位元序列 506中各資料位元之邏輯狀態反轉以形成經反轉之位元序 列5 10為”1110000”且設計此記憶體元件504以儲存資料位 元。 20 例如，將記憶體元件 504(4)、504(6)、504(7)與 504(8) 設計成具有對應於邏輯”〇”之資料位元508(4)、508(6)、 508(7)與508(8)之低電阻。記憶體元件504(5)代表邏輯”0” 資料位元508(5)，因為此記憶體元件是低電阻記憶體元件 18 200305165 玫、發明說明 在此所說明之反轉資料最適化技術使用另外的記憶體 元件512作為編碼位元514，其對應於記憶胞502且顯示此 以記憶體元件504所儲存之資料是否已反轉。在此例中， 將編碼位元514儲存作為邏輯”丨”，以顯示此八位元序列 5 506之各資料位元508是在記憶胞502之陣列中反轉。熟習 此技術之人士會瞭解，執行此編碼位元作為邏輯”丨，，以顯 示經反轉位元僅為設計之選擇，並且可以將編碼位元儲存 作為邏輯”0”以顯示位元序列之各資料位元是在記憶胞陣 列中反轉。 10 第5C圖更說明記憶體裝置500之橫截面之例，其包括 記憶胞陣列502被設計以儲存8位元序列5 16。而8位元序列 516之各資料位元518是顯示對應於各記憶胞502。此8位元 序列516是”0010111”，且將記憶體元件504⑴、5〇4(2)以 及504(3)設計而具有對應於邏輯，，〇，，資料位元518(1)、 15 518(2)以及518(3)之低電阻。記憶體元件504(5)代表邏輯 資料位元5 18(5)，因為由於製造缺陷記憶體元件是低電 阻記憶體元件。在此例中之編碼字元514是儲存作為邏輯 ”0”以顯示此8位元序列516之各資位元518在記憶胞陣列 502中未被反轉。 20 雖然在此所說明的例子是設計此記憶胞陣列以儲存資 料位元之八位元序列，熟知此技術之人士瞭解可以實施此 資料最適化技術以儲存任何數目之資料位元序列，例如2 位元序列、16位元序列、32位元序列等。此外，應瞭解可 以實施多於一個編碼位元以顯示在此位元序列中資料位元 19 200305165 玖、發明說明 之邏輯狀態是否反轉。如同在此說明，位元序列可以代表 任何形式之電子資料，例如電腦可執行指令。此外，可以 實施編碼位元作為邏輯” 1 ”或邏輯，，〇，，以外之任何邏輯值， 且可以如同在第5B與5C圖中所說明設置在位元序列之後 5 或位元序列之中以及位元序列之前。 典型記憶體裝置應用環境 第6圖顯示典型計算裝置6〇〇之各種元件，其可被使用 以執行在此說明之資料最適化技術。計算裝置6〇〇只是一 種δ己憶體裝置應用環境，且熟習此技術人士暸解可以使用 10具有圮憶體裝置之任何數目計算形式裝置以實施資料最適 化技術。例如，計算型式裝置包括多功能裝置，如其名稱 所示為用於多功能之裝置，其有關但不受限於印刷、複印 、掃瞄，包括影像擷取與文件識別、發出與接收傳真、印 刷媒體處理、及/或藉由印刷媒體或電子媒體（例如電子郵 15件或電傳真）之資料通信。 此外’計算型式裝置包括但不受限於：個人電腦、飼 服器電知用戶裝置、以微電腦為主之系統、裝置頂之盒 子、可程式消費者電子、網路PC、小型電腦、手握可攜裝 置例如個人數位助理（PDA)、可攜式計算裝s，以及類似 2〇 的行動計算裝置。 计算裝置_包括：-或多個處理器6()2，用於輸入及 /或輸出資料之輸入/輸出介面604，以及使用者輸入裝置 _ °處理器602處理各種指令以控制計算裝置咖之操作 ，而輸入/輪出介面604提供用於計算裝置_之機構而與 20 200305165 玖、發明說明 其他電子與計算裝置通信。使用者輸入裝置6〇6可以包括 一鍵盤、滑鼠、指標裝置、及或其他機構與計算裝置600 父互作用，以及對其輸入資訊。 輸入/輸出介面604可以包括串聯、並聯及/或網路介面 5 。網路介面允許將裝置耦合連接至共同資料通信網路而與 计算裝置600以傳輸資訊。同樣地，通信介面例如串聯及/ 或並聯介面、USB介面，以太網路介面，及/或類似通信介 面之任何組合直接在計算裝置600與另外電子或計算裝置 之間提供資料通信路徑。 10 計算裝置6〇〇亦包括：記憶體裝置608(例如：R〇M及/ 或MRAM裝置）、磁碟機610、軟磁碟機612、以及cD_R〇M 及/或DTD播放機614，其所有均提供用於計算裝置6〇〇之 資料儲存機械。可以記憶體裝置1〇〇(第1圖）、2〇〇(第2圖） 、以及300(第3圖）之任一實施記憶體裝置6〇8。熟習此技術 15之人士瞭解，可以與計算裝置600連接或在其中執行任何 數目之記憶體與儲存裝置與組合。雖然未圖示，系統滙流 排典型地連接在計算裝置600中之各種元件。 計算裝置600亦包括：應用元件616;且可以包括整合 式顯示裝置618，例如用於在裝置控制面板上之多功能裝 20 置顯示或用於個人數位助理（PDA);可攜式計算裝置；以 及類似之行動計算裝置。應用元件616提供運轉時間環境 ’其中可以操作軟體應用或元件或在處理器6〇2上執行。 此外，可以執行應用元件616作為資料最適化應用，以實 施在此說明之資料最適化與反轉資料最適化技術。 21 200305165 玖、發明說明 對於計算裝置600之多功能實施，例如用於影印、複 Z、掃描等，裝置_可以包㈣印單元，其根據對應於 衫印作業之影印資料將顯影媒體例如液體墨水或調色選擇 ^地劑塗佈於影印媒體上。此外，裝置_可以包括_ 5單兀’其可以實施作為光學掃晦器以產生經掃猫影像代表 之機器可讀取影像影料信號，例如照片或影印文件之頁。 可以使用由掃猫單元所產生之影像資料信號，而在顯示裝 置上或以影印裝置複製所掃瞄之影像。 資料最適化之方法 10 第7圖說明方法7_於在具有故障記憶胞之記憶體裝 置中以資料最適化技術儲存資料位元。此所說明方法之順 序之用忍並不在被認作為限制，可以任何順序組合所說明 之方法方塊以實施用於資料最適化之方法。此外，可以在 任何適當之硬體、軟體、軔體或其組合令實施此方法。 15 在方塊702決定在記憶胞陣列中故障記憶胞之邏輯狀 態。例如，故障記憶胞5〇2(5)具有低電阻記憶體元件 504(5)(第5圖）、其顯示作為短路導體以代表低電阻記憶體 元件。可以執行低電阻記憶體元件將其轉換成邏輯”〇，，狀 態。可以藉由在電子·裝置例如計算裝置及/或影響裝置中 2〇實施資料最適化應用616(第6圖）以決定故障記憶胞。此資 料最適化應用616可以讀取用於特殊記憶體裝置之故障記 憶胞圖，以辨識在記憶體裝置中之故障記憶體位置。以替 代的方式或除此以外，此資料最適化應用6丨6在儲存位元 序列之前可以讀取在記憶體裝置中未經程式化之記憶體元 22 200305165 玖、發明說明 件之陣列’以確定一或多個記憶體元件是否故障。 在方塊704中決定在位元序列中資料位元之邏輯值是 否對應於故P早έ己憶胞之邏輯狀態。例如，資料最適化鹿用 616決定在位元序列506中資料位元之邏輯值是否對應於故 5障記憶體502(5)(第5Β圖）之邏輯狀態。在此例中資料序列 506是”00011111”且從左側第5資料位元為邏輯”丨，，資料位元 ’其並不對應於故障記憶胞元件504(5)之邏輯，，〇，，狀熊。同 樣地，資料最適化應用616決定在位元序列516中資料位元 之邏輯值是否對應於故障記憶胞502(5)(第5C圖）之邏輯狀 10 態。在此例中資料序列516為”00010111”且從在算起第5資 料位元為邏輯”〇，，資料位元，其確實對應於故障記憶體元 件504(5)之邏輯”〇”狀態。 如果此與故障記憶胞有關資料位元之邏輯值對應於故 障記憶胞之邏輯狀態（即，來自方塊704之，，是”），則將在位 15元序列中與邏輯”0”資料位元有關之記憶體裝置之記憶胞 程式化，以代表在方塊7〇6之邏輯，，0，，資料位元。例如，將 舌己憶體元件504(1)、504(2)以及504(3)程式化，以具有對應 於位元序列516(第5C圖）之邏輯，，〇，，資料位元518( 1)、518(2) 以及518(3)之低電阻。故障記憶胞元件504(5)代表邏輯，，〇，， 20資料位元51 8(5)，因為記憶體元件具有低的電阻值。因此 ，位元序列516是儲存於記憶體裝置5〇〇之記憶胞5〇2中， 且在位元序列516中邏輯，，〇，，資料位元518(5)對應於故障記 憶胞502(5)之邏輯狀態。 在方塊708將與位元序列有關之編碼位元儲存以顯示 23 200305165 玖、發明說明 此位元序列未被反轉。例如，在第5C圖中，在記憶胞512 中記憶體元件514代表邏輯”〇”編碼位元（例如，低電阻記 憶體元件）以顯示在位元序列5 16中各資料位元518之邏輯 狀態並未如同由記憶體元件504所代表的被反轉。 5 如果與故障記憶胞有關之資料位元之邏輯值並不對應 於故障記憶胞之邏輯狀態（即，來自方塊704之，，否”），則將 位元序列中各資料位元之邏輯狀態在方塊710反轉。例如 ’在位元序列506中各資料位元之邏輯狀態，，〇〇〇ι 11 π”被 反轉以形成經反轉之位元序列5 10而為”11100000”（第5B圖） 10 〇在此例中，從左算起第5資料位元被反轉成邏輯，，〇，，資料 位元，其對應於故障記憶體元件504(5)之邏輯，，〇”狀態。 在方塊712，將與在經反轉位元序列中邏輯，，〇，，資料位 元有關之邏輯裝置之記憶胞程式化，以代表邏輯，，〇，，資料 位元。例如，將記憶體元件504(4)、504(6)、504(7)以及 15 504(8)程式化以具有對應於邏輯，，0，，資料位元508(4)、 508(6)、508(7)以及508(8)(第5B圖）之低電阻。因為記憶體 元件具有低的電阻值，此故障記憶體元件504(5)代表此經 反轉位元序列510的邏輯，，〇，，資料位元508(5)。因此，此經 反轉之位元序列5 10是儲存於記憶體裝置500之記憶胞502 20 中’且在位元序列510中邏輯，，0，，資料位元508(5)對應於故 障記憶胞502(5)之邏輯狀態。 在方塊714，將與位元序列有關之編碼位元儲存以表 示此位元序列被反轉。例如，在第5B圖中，在記憶胞512 中記憶體元件514代表邏輯”1”編碼位元（例如，高電阻記 24 200305165 玖、發明說明 憶體元件），以顯示在經反轉位元序列510中各資料位元 508之邏輯狀態是如同由記憶體元件504所代表者。 雖然方法700說明儲存用於8位元序列之資料位元與資 料最適化技術，熟習此技術之人士瞭解，可以實施資施資 5 料最適化技術以儲存任何數目的資料位元序列，例如·· 2 位元序列、16位元序列、32位元序列等。以下之編碼表說 明資料最適化之實施，用於儲存兩個資料位元以及編碼位 元而用於在兩個資料位元與未故障記憶胞（即，，，1 1 ”），一 或其他故障記憶胞（即，”01，，或”10”），或兩個故障記憶胞（ 10 即，”00”）之間的各種關係。 例如，當將位元序列”01”儲存於兩個未故障記憶胞 11”中時，將第一記憶胞程式化以代表邏輯” 〇，，資料位元 。此編碼字元代表邏輯，，〇，，以顯示此位元序列未被反轉， 且此編碼位元加上兩個資料位元是儲存作為”001 ”，而編 15碼位元是在兩個資料位元之前（即，編碼位元是在兩個資 料位元之左方）。 此外，當將位元序列”01”儲存於兩個記憶胞中且第二 圮憶胞為故障（即，”10”）時，此各兩個資料位元從”〇1，，轉 換成”10”，以致於邏輯，，〇，，資料位元對應於故障記憶胞之 20 〇邏輯狀態。此編碼位元代表邏輯”1”以顯示此位元序列 被反轉，且此編碼位元加兩個經反轉位元是作為”ιι〇，，而 儲存，此編碼位元是置於兩個資料位元之前。 編碼表亦說明可以將位元序列健存於具有兩個或更多 故障記憶胞之記憶胞陣列中。例如，可以將資料位元，，〇〇” 25 200305165 玖、發明說明 與編碼位元館存於兩個故障記憶胞（即，，，⑻，，）中，此編瑪 位元代表邏輯，，〇，，’以顯示此位元序列，，〇〇，，未被反轉。此 外’可以將資料位元”η”與編碼位域存於兩個故障記憶 包（Ρ 00 )中，此編碼位元代表邏輯”1”以顯示此位元序 列”11”被反轉。 編碼表 ------1 料位元序^丨丨 記憶胞 (〇=故障） 編碼位元 所儲存眘_ 11 0 000 00 01 1 Λ 0 000 1U 0 000 00 0 000 11 0 001 01 01 0 001 10 l Π0 00 無法取得 無法取得 11 0 010 10 01 1 Λ I ιοί ΙΟ 0 010 -- 00 無法取得 無法取得 ll 0 Oil 11 οι I 100 ΙΟ I 100 00 I 100 第8圖說明方法_，用於由具有故障記憶胞之記憶體 裝置擷取位元資料，此記憶胞是以在此所說明之資料最適 10化技術儲存。此所說明方法之順序，λ用意不在被認作為 限制，可以任何順序組合任何數目之所說明之方法方塊以 執行用於反轉資料最適化之方法。此外，可以任何合適的 硬體、軟體、軔體或組合實施此方法。 在方塊802，從記憶體裝置中之記憶胞陣列讀取位元 序列。例如在第5Β圖中，從記憶體裝置5〇〇中之記憶胞5〇2 200305165 玖、發明說明 讀取位元序列510。此外，在第5C圖中，從記憶體裝置500 中之記憶胞502讀取位元序列516。 在方塊804，由此編碼位元決定此位元序列是否被反 轉。例如在第5B圖中，在記憶胞512之記憶體元件514代表 5 邏輯”1”編碼位元（例如，高電阻記憶體元件），以顯示在位 元序列510中各資料位元508之邏輯狀態被反轉。此外，在 第5C圖中，在記憶胞512中之記憶體元件514代表邏輯，，〇，， 編碼位元（例如，低電阻記憶體元件），以顯示在位元序列 516中各資料位元518之邏輯狀態未被反轉。 10 如果此編碼位元顯示此位元序列未被反轉（即，來自 方塊804之”否”），則在方塊806將此編碼位元從此位元序 列去除。例如在第5C圖中，將此由在記憶胞512中記憶體 元件514所代表之邏輯”〇”編碼位元從位元序列516去除， 此位元序列如同由記憶胞502中記憶體元件504所代表而為 15 ”00010111” 。 如果此編碼位元顯示此位元序列被反轉（即，來自方 塊804之’’是”），則在方塊808將此位元序列反轉。例如在 第5B圖中，此由在記憶胞512中記憶體元件514所代表之邏 輯”1”編碼位元顯示，此在位元序列510中各資料位元508 20 之邏輯狀態如同由記憶體元件504所表示地反轉。此各資 料位元508之邏輯狀態從”1110000”反轉以形成（或重新形成 )為”0001111”之位元序列506，在方塊810將編碼位元從字 元序列移除。 典型多位準ROM裝置 27 200305165 玖、發明說明 第9A與9B圖為典型非依電性多位準尺〇1^裝置9〇〇之概 要圖，此概要圖說明具有兩層（第一層9〇2與第二層9〇4)之 記憶體裝置。記憶體裝置900之第一層9〇2具有導電軌線， 其形成作為與導電材料之行908(1_3)相交之導電材料之列 5 906(1-2)。 此第一層902亦具有如同於此概要圖中電阻記憶元件 5兒明之δ己憶體元件91 〇( 1 -6)。各記憶體元件9丨〇是連接介於 導電材料之列與導電材料之行之間。例如，記憶體元件 910(1)是連接介於導電材料之列9〇6(1)與導電材料之行 10 9〇8(1)之間。此在第9Α與9Β圖中所說明之記憶體元件可以 用在此說明之任何典型記憶體元件實施，例如：於第1圖 中所示之電阻記憶體元件104，如同於第2圖中所示與控制 元件208串聯之電阻記憶體元件206，或者如同第3圖中所 示與二極體308串聯之抗熔合接合裝置3〇6。熟習此技術之 15人士瞭解，此等材料與設計之許多不同組合可供使用以製 造此等記憶體元件。 同樣的，第二層904具有導電軌線，形成作為與導電 材料之行914(1-3)相交之導電材料之列912(1-2)。記憶體元 件916(1-6)連接介於導電材料之列與導電材料之行之間而 20稱為記憶胞。例如，記憶胞918包括連接介於導電材料之 列912(1)與導電材料之行914(丨）之間之記憶體元件916(丨）。 記憶體裝置900之各層具有多個記憶胞，且各記憶胞 具有記憶體元件。當將電壓跨記憶體元件而施加時，各記 憶體元件具有可確定之電阻值。可以將在任何交點之任一 28 200305165 玖、發明說明 記憶體元件之電阻值設計成相當的高（例如，龐Μ 〇h㈣ ”轉換成邏輯位％值”Γ’ ；或料成相當低（例如，⑽k 钟其轉換成邏輯位元值，，〇、將相當高之電阻記憶體 元件關聯對應於邏輯I且將相當低之電阻記憶體關聯 5對應於邏輯”〇，’是一種實施設計選擇。因此，可將相當高 之電阻記憶體元件界定為邏輯”〇，，，且可將相當低的電阻 記憶體元件界定為邏輯”丨”。 第一層記憶胞902與第二層記憶胞904是以不導電材料 920而電性絕緣。雖然在概要圖中顯示作為在記憶胞之間 10個別的絕緣體920，&不導電材料92〇可以形成作為介於第 一層902與第二層904之間牢固的層。 為了簡化說明，第9A與9B圖只顯示記憶體裝置9〇〇之 兩層以及每層之數個記憶胞，其包括在列導電軌線與行導 電軌線之間（或在其交點）之記憶體元件。雖然並未圖示， 15此等列導電軌線及/或行導電執線亦可朝垂方向。熟習此 技術之人士瞭解，可以任何數目之層以及以每層任何數目 之記憶胞製成記憶體裝置900，以符合以較小記憶體裝置 提供更大記憶體容量之須求。 結論 雖然本發明以對結構特徵及/或方法為特殊之語言描 述說明，然而應瞭解以所附申請專利範圍中所界定之本發 明並無必要受限於此等所說明之特殊特徵與方法。而是， 此等所揭示之特殊特徵與方法為實施所主張本發明之較佳 形式。 29 200305165 玖、發明說明 【圖式簡單說^明】 第1圖說明非依電性記憶體陣列，其具有包括電阻器 記憶體元件之記憶胞。 第2圖說明非依電性記憶體陣列，其具有包括與控制 元件串聯之電阻器之記憶胞。 第3圖說明具有可程式寫一次記憶胞之非依電性記憶 體陣列’此圮憶胞包括與二極體串聯之抗熔合裝置。 第4A與4B圖言兒明被設計以儲存位元序狀記憶胞 陣列之實施例； 第5A，5B與5(：圖說明以具有故障記憶胞且被設計用於 儲存位兀序列之記憶胞陣列作資料最適化與反轉資料最適 化之實施例； 第ό圖為方塊圖說明典型計算裝置各種元件。 第7圖為流程圖其說明一種方法，用於儲存資料位元 15而在具有故障記憶胞之記憶體裝置中實施資料最適化技術。 第8圖為流程圖說明從以執行資料最適化技術而儲存 於具有故障記憶胞之記憶體裝置擷取資料位元之方法； 第9Α與9Β圖說明使用於實施資料最適化實施例之非 依電性（non-volatiled)多層記憶體裝置之概要圖。 20【圖式之主要元件代表符號表】 100…非依電性記憶體裝置 108…導電材料行 102…記憶胞 110…X-方向 104···電阻器記憶體元件 112…Y-方向 106···導電材料列 114…接地 30 200305165 玖、發明說明 116···感測放大器 118···信號電流 120···電阻器記憶體元件 122···寄生電流 124···電阻器記憶體元件 200…記憶體陣列 202…記憶體 204…記憶體元件 206···電阻器 208···控制元件 210,310…導電材料列 212,312…導電材料行 214,314…X-方向 216,316…Y-方向 2 2 0，3 2 0…接地 218,910,916…記憶體元件 222,322…感測放大器 224,324…信號電流 300…非依電性記憶體 302,402…記憶體 303,404,504,512···記憶體元件 306…抗溶合裝置 308…二極體 400,500…記憶體裝置 406,506,510,516,608 …八位 元序列 408···邏輯，，〇，，資料位元 502···記憶胞 508,518···資料位元 514···編碼位元 600···計算裝置 602···處理器 604…介面 606…使用者輸入裝置 610…磁碟機 612…軟磁碟機 614 …CD-ROM/DVD播放器 616…應用元件 618…顯示器 700,800···方法 702,704,706,708,710,712,714 …方塊 802,804,806,808,810···方塊 900…ROM裝置 902…第一層 904…第二層 920…絕緣體 31