TH9698A - ระบบรักษาหน่วยความจำสำหรับอุปกรณ์ที่หน่วยความจำลบเลือนได้ - Google Patents
ระบบรักษาหน่วยความจำสำหรับอุปกรณ์ที่หน่วยความจำลบเลือนได้Info
- Publication number
- TH9698A TH9698A TH8901000289A TH8901000289A TH9698A TH 9698 A TH9698 A TH 9698A TH 8901000289 A TH8901000289 A TH 8901000289A TH 8901000289 A TH8901000289 A TH 8901000289A TH 9698 A TH9698 A TH 9698A
- Authority
- TH
- Thailand
- Prior art keywords
- aforementioned
- energy loss
- bias voltage
- path
- oscillator
- Prior art date
Links
- 238000004321 preservation Methods 0.000 title 1
- 238000001514 detection method Methods 0.000 claims 4
- 239000003990 capacitor Substances 0.000 claims 1
- 238000013500 data storage Methods 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 230000004044 response Effects 0.000 claims 1
- 230000003584 silencer Effects 0.000 claims 1
- 230000014759 maintenance of location Effects 0.000 abstract 1
- 239000003381 stabilizer Substances 0.000 abstract 1
Abstract
ระบบรักษาหน่วยความจำสำหรับเครื่องอิเล็กทรอนิกส์ที่มีอุปกรณ์เชิงตรรกหลาย ๆ ชิ้นที่ถูกขับโดยออสซิลเลเตอร์ที่รวมถึงอุปกรณ์สำหรับรักษาแรงเคลื่อนที่อุปกรณ์เชิงตรรกอย่างน้อยชิ้นหนึ่งและอุปกรณ์สำหรับทำให้ออสซิลเลเตอร์หยุดทำงานขณะที่กำลังไฟฟ้าตก
Claims (2)
1. ระบบรักษาหน่วยความจำ ประกอบด้วยแหล่งของแรงดันไบแอสที่หนึ่งและสอง ซึ่งจะแสดงค่าการลดลงของแรงดันและค่าในระหว่างการสูญเสียพลังงาน วงจรร่วมที่หนี่งและที่สอง ที่มีขั้นอินพุทแรงดันไบแอสแต่ละค่าที่ถูกต่อเข้าเพื่อรับแรงดันไบแอสที่หนึ่งแลสองดังกล่าวตามลำดับ และมีขั้วอินพุทออสซิลเลเตอร์แต่ละอันซึ่งถูกต่อเข้าด้วยกันเพื่อรับสัญญาณนาฬิกาธรรมดา ออสซิลเลเตอร์สำหรับให้กำเนิดสัญญาณนาฬิกาธรรมดาดังกล่าวจะประกอบด้วยชิ้นส่วนที่หนึ่งภายในไอซีที่หนึ่งดังกล่าวและชิ้นส่วนที่สองภายนอกของไอซีที่หนึ่งดังกล่าว ชิ้นส่วนออสซิลเลเตอร์ดังกล่าว จะถูกต่อเข้ากับขั้วอินพุทออสซิเล เตอร์ดังกล่าวของไอซีที่หนึ่งดังกล่าวเพื่อจัดให้มีสัญญาณนาฬิกาธรรดาดังกล่าวที่ขั้วไอซีที่หนึ่งและสองดังกล่าว วิถีทางหน่วยความจำภายในตัวที่หนึ่งดังกล่าวสำหรับจัดเก็บข้อมูลและเกี่ยวกับการสูญหายของข้อมูลที่ถูกจัดเก็บเมื่อแรงดันไบแอสที่หนึ่งดังกล่าว แสดงการลดลงของแรงดันดังกล่าวในระหว่างการสูญเสียพลังงาน และ วิถีทางเก็บประจุต่อเข้ากับแรงดันไบแอสดังกล่าว ของไอซีที่หนึ่งดังกล่าวเพื่อรักษาแรงดันไบแอสที่หนึ่งดังกล่าวไว้อย่างแท้จริงเป็นระยะเวลาตามที่กำหนดไว้ล่วงหน้า ในระหว่างการสูญเสียพลังงาน เพื่อป้องกันการสูญเสียของข้อมูลที่จัดเก็บไว้ในวิถีทางหน่วยความจำดังกล่าวอย่างน้อยเป็นเวลาตามที่กำหนดไว้ล่วงหน้า ไอซีที่สองดังกล่าวจะตอบสนองต่อการลดลงของแรงดันดังกล่าวของแรงดันไบแอสที่สองดังกล่าวในระหว่างการสูญเสียพลังงานเพื่อจัดให้มีอิมพีแดนซ์ต่ำที่อินพุทออสซิลเลเตอร์ดังกล่าวของไอซีที่สองดังกล่าว อิมพีแดนซ์ที่ต่ำดังกล่าวจะโหลดออสซิลเลเตอร์ดังกล่าวและหยุดการให้กำเนิดสัญญาณนาฬิกาดังกล่าว
2. ระบบตามข้อถือสิทธิที่ 1 ยังประกอบด้วยวิถีทางที่รวมอยู่ในแหล่งดังกล่าว ของแรงดันไบแอสที่หนึ่งและที่สองดังกล่าวสำหรับตรวจจับการสูญเสียพลังงานดังกล่าววิถีทางตรวจจับการสูญเสียพลังงานดังกล่าวจะจัดให้มีแรงดันไบแอสที่สองดังกล่าวแก่ไอซีที่สองดังกล่าว สวิทช์ที่ถูกต่อเข้ากับวิถีทางตรวจจับการสูญเสียพลังงานดังกล่าว เพื่อต่อแบบเลือกได้ของสัญญาณปรับตั้งเข้ากับขั้วปรับตั้งของปรับตั้งของไอซีที่หนึ่งดังกล่าว ในการตอบสนองต่อการตรวจจับการสูญเสียพลังงานดังกล่าว และ วิถีทางที่ถูกต่อเข้ากับวิถีทางตรวจจับการสูญเสียพลังงานดังกล่าว และต่อเข้ากับไอซีที่สองดังกล่าว เพื่อหน่วงการให้การลดลงของแรงดันดังกล่าวในแรงดันไบแอสที่สองดังกล่าวที่เกิดขึ้นจากการสูญเสียพลังงานแก่ไอซีดังกล่าวจนกระทั่งหลังจากสัญญาณปรับตั้งดังกล่าว ได้ถูกต่อเข้ากับไอซีที่หนึ่งดังกล่าวโดยสวิทช์ดังกล่าวเป็นเวลาตามที่กำหนดไว้ล่วงหน้าค่าที่สอง
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TH9698A true TH9698A (th) | 1991-10-01 |
| TH8440B TH8440B (th) | 1998-09-29 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4716322A (en) | Power-up control circuit including a comparator, Schmitt trigger, and latch | |
| US5072134A (en) | Internal voltage converter in semiconductor integrated circuit | |
| US4757214A (en) | Pulse generator circuit | |
| US4581552A (en) | Power-up clear circuitry having two thresholds | |
| US5942925A (en) | Power-on detection and enabling circuit with very fast detection of power-off | |
| US5019772A (en) | Test selection techniques | |
| KR950030161A (ko) | 반도체 기억장치 | |
| JPH01132213A (ja) | リセット信号発生回路 | |
| US6388479B1 (en) | Oscillator based power-on-reset circuit | |
| KR890007295A (ko) | 파워다운 모드를 갖는 반도체 집적회로 장치 | |
| KR20000000932A (ko) | 기준전압 발생기의 스타트 업 회로 | |
| US6040722A (en) | Power-on reset circuit with adjustable interval | |
| US4902917A (en) | Integrated circuit having mode selection | |
| US6281723B1 (en) | Device and method for power-on/power-off checking of an integrated circuit | |
| US4017747A (en) | First timing circuit controlled by a second timing circuit for generating long timing intervals | |
| US4239991A (en) | Clock voltage generator for semiconductor memory | |
| US5287319A (en) | Nonvolatile semiconductor memory device | |
| TH9698A (th) | ระบบรักษาหน่วยความจำสำหรับอุปกรณ์ที่หน่วยความจำลบเลือนได้ | |
| US4239990A (en) | Clock voltage generator for semiconductor memory with reduced power dissipation | |
| US5686848A (en) | Power-up/power-down reset circuit for low voltage interval | |
| TH8440B (th) | ระบบรักษาหน่วยความจำสำหรับอุปกรณ์ที่หน่วยความจำลบเลือนได้ | |
| KR20010003407A (ko) | 파워 온 리셋 회로 | |
| US6631467B1 (en) | Microcomputer timing control circuit provided with internal reset signal generator triggered by external reset signal | |
| KR100567526B1 (ko) | 메모리 칩의 파워업 리세트 회로 | |
| KR100231139B1 (ko) | 리세트 신호 발생 회로 |